KR100419359B1 - 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 - Google Patents

반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 Download PDF

Info

Publication number
KR100419359B1
KR100419359B1 KR10-1998-0053847A KR19980053847A KR100419359B1 KR 100419359 B1 KR100419359 B1 KR 100419359B1 KR 19980053847 A KR19980053847 A KR 19980053847A KR 100419359 B1 KR100419359 B1 KR 100419359B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor element
hole
wiring
semiconductor
Prior art date
Application number
KR10-1998-0053847A
Other languages
English (en)
Other versions
KR19990062915A (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19990062915A publication Critical patent/KR19990062915A/ko
Application granted granted Critical
Publication of KR100419359B1 publication Critical patent/KR100419359B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

복수개의 범프(bump) 및 이것에 접속되는 배선이 형성된 절연 필름과, 배선에 접속되어 절연 필름에 부착되는 반도체 칩과, 반도체 칩과 절연 필름과의 접속부에 설치되는 에폭시 수지와, 반도체 칩에 접착되는 방열판을 갖고, 절연 필름 및 방열판 사이에 공간이 형성되어 절연 필름에는 공간과 대응하는 위치에 외부와의 통풍이 가능한 구멍이 형성된다.

Description

반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
본 발명은 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기에 관한 것이다.
(종래 기술)
반도체 장치의 소형화를 추구하면 베어 칩 실장이 이상적이지만, 품질의 보증 및 취급이 어렵기 때문에, 패키지 형태로 가공함으로 대응하여 왔다. 특히, 다단자화의 요구에 따른 패키지 형태로서 근년, BGA(ball grid array)형 패키지가 적용되어 왔다. BGA 패키지는 기판의 기재에 의해 수종류로 나누어지지만, 특히 좁은 피치 패드의 반도체 소자를 실장해야 할 필요나, 제조에 있어서 테이프 형상으로 제조를 함으로 연속성을 갖게 하는 것이 가능해진다는 제조 효율상의 요구로부터 플랙시블(가요성) 기재를 기판의 기재로서 사용한 플랙시블 테이프를 이용한 BGA 패키지가 존재한다. 이 BGA 패키지는 플랙시블 기판에 외부 단자인 범프(bump)를 에어리어(area) 어레이 형상으로 배치하여 면실장할 수 있도록 한 것이다.
또한, 소형화 및 고속화에 따라 반도체 장치의 발열량도 커져 왔기 때문에, 열을 냉각하기 위해서 히트 스프레더(방열판)를 반도체 칩으로 접합하는 것도 행하여지고 있다.
이 BGA 패키지에 의하면, 히트 스프레더 및 플랙시블 테이프에 의해 폐영역이 형성됨으로, 이 폐영역으로부터의 공기를 빼낼 수 없으므로, 그 후의 리플로 공정에서의 가열에 의해 내부 공간이 팽창하여 크랙이 생길 때가 있었다.
이것에 대응하여, 히트 스프레드에 구멍을 형성하거나, 히트 스프레드에 볼록부를 형성하여 공기를 빼는 유로를 형성하는 것이 행하여지고 있지만, 어떻든간에 히트 스프레드를 가공하여야만 하였다. 히트 스프레드는 열전도율이 높은 금속으로 구성되어 있고, 가공이 어려운 뿐만 아니라, 가공에 의해 변형할 때도 있었다. 또, 이 문제점은 히트 스프레드에 한하지 않고, 여러가지의 지지 부재를 설치할 때에도 생긴다.
본 발명은 이 문제점을 해결하는 것이며, 그 목적은 히트 스프레드를 갖더라도 리플로 공정에서의 가열에 의한 크랙의 발생을 간단히 피할 수가 있는 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기를 제공하는 데에 있다.
본 발명에 따른 반도체 장치는 배선이 형성됨과 동시에 관통구멍이 형성된 절연 필름과, 상기 배선에 접속되어 절연 필름에 부착되는 반도체 소자와, 상기 반도체 소자와 상기 절연 필름과의 접속부에 설치되는 수지와, 상기 반도체 소자에 접착되는 지지 부재를 갖고, 상기 절연 필름 및 상기 지지 부재를 포함하는 부재로 공간이 구획되며, 상기 공간은 상기 관통구멍을 거쳐 외부와의 통풍이 가능하게 된다.
본 발명에 의하면 절연 필름 및 지지 부재를 포함하는 부재로 구획되는 공간에 대응하고 절연 필름에 관통구멍이 형성되어 있다. 따라서, 이 공간에 있던 공기가 리플로 공정 등으로 가열되어 팽창하더라도 절연 필름의 관통구멍에서 이것을 뺄 수 있다. 절연 필름은 지지 부재에 비하여 관통구멍의 형성 가공이 간단하기 때문에, 제조 공정을 대폭 늘리거나 제품 비율의 저하를 초래하지 않는다.
상기 수지는 상기 관통구멍을 피하여 설치되는 것이 바람직하다.
상기 지지 부재는 상기 반도체 소자로부터의 열의 발산을 촉진하는 것이어도 좋다.
상기 절연 필름 및 상기 지지 부재의 외형은 상기 반도체 소자보다도 크게 형성되고, 상기 절연 필름에는 상기 반도체 소자를 피하는 위치에 상기 절연 필름보다도 평면 유지 강도가 높은 플레이트가 접착되고, 상기 공간은 상기 절연 필름 및 상기 지지 부재의 각 대향면과, 상기 반도체 소자의 외주 단면과, 상기 플레이트에서의 상기 반도체 소자측 단면에 의해 구획되는 영역에 형성될 수 있다.
이 구성에 의하면 반도체 소자 주위에 공간이 형성되고, 이것에 대응하여 절연 필름에 관통구멍이 형성된다. 또한, 플레이트가 절연 필름에 접착되어 있기 때문에, 이 절연 필름의 평면성을 유지할 수 있다.
상기 절연 필름의 상기 배선에 능동면을 향하여 상기 반도체 소자가 접속되고, 상기 절연 필름의 상기 배선을 갖는 면과는 반대측 면이고, 상기 반도체 소자의 외측에 대응하는 위치로부터 상기 절연 필름을 관통하여 상기 배선에 접속되는 외부 전극이 형성되고, 상기 플레이트는 상기 절연 필름의 상기 배선을 갖는 면이고, 상기 반도체 소자 외측에 접착되고, 상기 지지 부재는 상기 반도체 소자의 능동면과는 반대측인 면과, 상기 플레이트의 상기 절연 필름과의 접착면과는 반대측인 면에 접착될 수 있다.
상기 절연 필름 및 상기 지지 부재의 외형은 상기 반도체 소자보다도 크게 형성되고, 상기 지지 부재는 상기 절연 필름보다도 평면 유지 강도가 높고, 상기 절연 필름 및 상기 반도체 소자에 접착되고, 상기 공간은 상기 절연 필름 및 상기 지지 부재의 각 대향면과, 상기 반도체 소자의 외주 단면과, 상기 지지 부재에서의 상기 반도체 소자측 단면에 의해 구획되는 영역에 형성될 수도 있다.
상기 절연 필름에는 직사각형의 디바이스 홀이 형성되고, 상기 배선은 상기 절연 필름에서의 상기 디바이스 홀의 각도를 규정하는 단부 및 해당 단부의 근방을 제외하고 형성되며, 상기 관통구멍은 상기 디바이스 홀의 각도를 규정하는 상기 단부 또는 해당 단부 근방에 형성될 수도 있다.
이 구성에 의하면, 디바이스 홀의 각부를 규정하는 단부 및 그 근방에 배선을 형성하기 어려운 것에서, 이 영역을 피하여 배선이 형성되어 있고, 이 영역에 관통구멍이 형성되어 공기를 뺄 수 있도록 되어 있다.
본 발명에 따른 반도체 장치는 배선이 형성된 절연 필름과, 상기 배선에 접속되어 절연 필름에 부착되는 반도체 소자와, 상기 반도체 소자와 상기 절연 필름과의 접속부에 설치되는 수지와, 상기 반도체 소자에 접착되는 지지 부재를 갖고, 상기 절연 필름 및 상기 지지 부재를 포함하는 부재로 공간이 구획되며, 상기 절연 필름은 상기 공간과 외부와의 통풍을 가능하게 하는 부위를 갖는다.
본 발명에 따른 반도체 장치의 제조 방법은 배선과 디바이스 홀과 해당 디바이스 홀 이외의 관통구멍이 형성된 필름 캐리어 테이프를 준비하는 공정과, 상기 배선에 반도체 소자를 접속하는 공정과, 해당 반도체 소자와 상기 필름.캐리어 테이프와의 접속부에 수지를 설치하는 공정과, 상기 필름 캐리어 테이프를 상기 반도체 소자보다도 큰 절연 필름의 형상으로 천공하는 공정과, 상기 반도체 소자에 해당 반도체 소자보다도 큰 지지 부재를 접착하는 공정을 포함하며, 상기 지지 부재를 접착하는 공정은 상기 절연 필름 및 상기 지지 부재를 포함하는 부재로 상기 관통구멍에 대응하는 위치에서 공간이 구획되는 것을 허용하여 진행된다.
이 방법에 의해 공간에서 공기를 빼는 관통구멍을 갖는 반도체 장치를 제조할 수가 있다.
이 제조 방법으로서는 상기 관통구멍을 피하여 상기 수지를 설치하는 것이 바람직하다.
이 제조 방법에 있어서, 상기 필름 캐리어 테이프의 상기 배선을 갖는 면으로 상기 반도체 소자를 피하는 위치에 상기 절연 필름보다도 평면 유지 강도가 높은 플레이트를 접착하는 공정을 포함할 수 있다.
본 발명에 따른 회로 기판은 상기 반도체 장치가 실장되어 이루어진다.
본 발명에 따른 전자 기기는 상기 회로 기판을 갖는다.
도 1은 본 실시예에 따른 반도체 장치를 도시하는 도면.
도 2는 본 실시예에 따른 필름 캐리어 테이프를 도시하는 도면.
도 3은 본 실시예의 변형예를 도시하는 도면.
도 4는 본 실시예의 변형예를 도시하는 도면.
도 5는 본 실시예에 따른 회로 기판을 도시하는 도면.
도 6은 본 발명에 따른 방법을 적용하여 제조된 반도체 장치를 실장한 회로 기판을 구비하는 전자 기기를 도시하는 도면.
* 도면 주요 부분에 대한 부호의 설명 *
12 : 절연 필름 14 : 범프
16 : 반도체 칩 18 : 전극
24 : 플레이트 26 : 절연 접착제
28 : 방열판
(실시예)
이하, 본 발명의 양호한 실시예에 관해서 도면을 참조하여 설명한다.
도 1은 본 실시예에 따른 반도체 장치를 도시하는 도면이다. 이 반도체 장치(10)는 BGA 패키지를 적용한 것이다. 즉, 같은 도에 있어서, 절연 필름(12)에 복수개의 범프(14; bump)가 형성되고, 반도체 칩(16)의 전극(18)과 범프(14)를 접속하는 배선(20)이 형성되어 있다.
절연 필름(12)은 도 2에 도시하는 긴 필름 캐리어 테이프(30)를 같은 도에 도시하는 2점 쇄선으로 펀칭하여 얻어지는 것으로, 반도체 칩(16)보다도 크게 형성되어 있다. 또한, 절연 필름(12)은 예를 들면, 폴리이미드 수지로 형성된다. 또, 도 2는 필름 캐리어 테이프(30)를 배선(20)측에서 본 도면이다.
절연 필름(12)에는 도 1에 도시하는 바와 같이 관통구멍(12a)이 형성되어 있다. 관통구멍(12a)은 절연 필름(12) 한쪽 면에 형성되는 배선(20)의 위이고, 도 2에 도시하는 랜드(20a) 위에 형성된다. 그리고, 이 관통구멍(12a)을 거쳐 범프(14)는 배선(20)으로부터 절연 필름(12)의 다른쪽 면에 돌출하도록 형성된다. 즉, 범프(14)는 배선(20)과는 반대측 면에 돌출한다. 이렇게 함으로, 범프(14)가 형성되는 측에는 배선(20)이 노출되지 않은 구성이 된다. 또, 범프(14)는 예를 들면 솔더(solder)로 형성되고 상부는 폴 형상으로 형성되어 있다. 범프(14)는 관통구멍(12a)내까지 솔더를 사용하여 일체 형성될 수도 있고, 다른 도전 부재가 적어도 관통구멍(12a) 내에 설치되고 그 상부에 솔더 등으로 이루어지는 범프(14)가 탑재될 수 있다. 또한, 솔더 이외로 예를 들면 구리 등이 사용될 수도 있다.
또한, 절연 필름(12)에는 디바이스 홀(12b)이 형성되어 있고, 배선(20)의 단부(20b)가 디바이스 홀(12b) 안쪽에 돌출한다. 디바이스 홀(12b)은 배선(20) 단부(20b)와 반도체 칩(16)의 전극(18)을 접속하기 위해 사용된다. 즉, 절연 필름(12)에서 배선(20)이 형성되는 측의 면이고, 또한, 디바이스 홀(12b) 안쪽에 전극(18)이 위치하도록 반도체 칩(16)을 배치하여 배선(20)의 단부(20b)와 전극(18)이 본딩된다.
그리고, 반도체 칩(16)과 절연 필름(12)과의 접속부가 에폭시 수지(22)의 포팅에 의해 밀봉된다. 또한, 에폭시 수지(22)는 디바이스 홀(12b) 및 반도체 칩(16)의 외주에도 둘러진다.
또한, 본 실시예에서는 범프(14)와는 반대측에서 절연 필름(12)에 플레이트(24)가 설치된다. 플레이트(24)는 구리나 스테인레스강이나 구리계 합금 등으로 형성되어 평면 형상을 유지할 수 있는 강도를 갖고, 배선(20) 위에 절연 접착제(260를 거쳐 부착된다. 또한, 플레이트(24)는 반도체 칩(16)을 피하여 절연 필름(12) 한쪽 면 전체에 부착된다. 이렇게 함으로, 배선(20)이 절연 접착제(26) 및 플레이트(24)로 덮여 보호된다. 특히, 절연 접착제(26)는 솔더 레지스트와 같은 보호층이 된다.
절연 접착제(26)는 열경화성 또는 열가소성의 필름으로서 형성하여 미리 플레이트(24)에 부착하여 둘 수 있다. 그리고, 플레이트(24)를 절연 필름(12)에서의 배선 패턴(20)을 갖는 면에 열압착할 수가 있다.
또한, 플레이트(24)를 설치함으로, 절연 필름(12)의 비뚤어짐, 굴곡이 없어지고, 범프(14)의 높이가 일정하게 되어 평면 안정성이 향상하고, 회로 기판에의 실장제품 비율이 향상한다.
이 플레이트(24)는 레지스트를 배선(20)에 설치하고 나서, 그 위에 절연 접착제(26)를 거쳐 부착할 수 있다. 이렇게 함으로, 불순물이 들어 간 채로 플레이트(24)를 부착하는 것을 방지할 수 있다.
또한, 반도체 칩(16)의 실장면과는 반대측 면에는 은 페이스트 등의 열전도 접착 부재를 거쳐 방열판(28)이 접착되어 있다. 방열판(28)은 반도체 칩(16)의 열 발산을 촉진하는 부재이고, 예를 들면 구리계 합금이나 알루미늄 등으로 구성된다. 이것에 의해서, 반도체 칩(16)의 방열성을 올릴 수 있다. 방열판(28)은 반도체 칩(16)보다도 크게 형성되어 있고, 플레이트(24) 위에도 접착되도록 되어 있다. 또, 도1에는 도시되어 있지 않지만, 플레이트(24)와 방열판(28) 사이에는 접착제가 존재하여 양자가 부착되어 있다. 따라서, 이 접착제로써 방열판(28)과 반도체 칩(16)을 접착할 수 있다.
본 실시예에서는 반도체 칩(16)보다도 큰 절연 필름(12) 및 방열판(28) 사이에 반도체 칩(16)이 위치하고 반도체 칩(16) 외주에 플레이트(24)가 위치하고 있다. 그리고, 절연 필름(12) 및 방열판(28)의 각 대향면과, 반도체 소자(16)의 외주 단면과, 플레이트(24)에서의 반도체 칩(16)측의 단면에 의해서 공간(40)이 구획되어 있다.
이 공간(40)에 대응하여, 절연 필름(12)에 구멍(32)이 형성되어 있다. 구멍(32)을 제외하고 공간(40)은 기밀로 되어 있고, 구멍(32)을 형성함으로 공간(40)내의 공기 또는 수분이 가열되어 팽창하였을 때, 구멍(32)으로부터 이들을 뺄 수 있다. 따라서, 본 실시예에 따른 반도체 장치(10)를 회로 기판에 실장할 때의 리플로 공정에서 이 반도체 장치(10)를 가열하더라도 내부의 공기 또는 수분의 팽창에 의한 공간(40) 부근의 크랙 발생을 피할 수 있다.
구멍(32)은 도 2에 도시하는 바와 같이, 절연 필름(12)의 직사각형의 디바이스 홀(12b)의 각부 부근에 형성되어 있다. 일반적으로 반도체 칩(16)의 전극(18)은 각 변을 따라 나란히 있으므로, 이것에 대응하여 배선(20)의 단부(20b)도 디바이스 홀(12b)의 각 변에서 나란히 돌출한다. 즉, 디바이스 홀(12b)의 각부 부근에는 배선(20)이 형성하기 어려운 영역이므로, 구멍(32)을 형성하는 데 지장이 없다. 구멍(32)은 원 이외에 삼각형이나 사각형이어도 좋고, 그 수는 도 1에 도시하는 바와 같은 4개에 한하지 않고, 그 이상이어도 그 이하이어도 된다. 혹은, 구멍(32)을 디바이스 홀(12b)과 일체화하도록 형성할 수 있다. 이 경우에는 디바이스 홀(12b) 각부의 형상을 바꿈으로 구멍(32)이 형성된다.
본 실시예는 상기와 같이 구성되어 있고, 이하 그 제조 방법을 설명한다. 우선, 도 2에 도시하는 필름 캐리어 테이프(30)를 형성한다. 그 제조 공정은 주지이므로 설명을 생략한다. 단, 디바이스 홀(12b) 및 구멍(32)은 동시에 형성하는 것이 바람직하다. 디바이스 홀(12b)은 주지와 같이 천공하여 형성되므로, 동시에 구멍(32)도 천공하는 것으로 하여도 공정이 늘어나지 않는다. 또한, 구멍(32)의 형성은 필름 캐리어 테이프(30)에 반도체 칩(16)을 실장하기 전에 행하여도 반도체 칩(16)를 실장한 뒤에 행할 수도 있다. 특히, 반도체 칩(16)를 실장하고, 또한, 에폭시 수지(22)를 설치하고 나서 구멍(32)을 형성하면 구멍(32)이 에폭시 수지(22)에 의해 막히는 것을 방지할 수가 있다.
다음에, 배선(20) 단부(20b)에 반도체 칩(16)의 전극(18)을 본딩하는 공정과, 절연 필름(12; 필름 캐리어 테이프(30))에 플레이트(24)를 부착하는 공정과, 반도체 칩(16)과 절연 필름(12; 필름 캐리어 테이프(30))과의 접속부에 에폭시 수지(22)를 설치하는 공정과, 필름 캐리어 테이프(30)를 절연 필름(12)의 형상으로 천공하는 공정과, 반도체 칩(16)에 방열판(28)을 접착하는 공정을 행한다. 이들의 공정은 순서를 교체할 수도 있다.
이상의 공정에 의해, 상술한 반도체 장치(10)를 얻을 수 있다.
본 실시예는 반도체 칩(16)이 범프(14) 형성면과는 반대측에 실장된 내부 TAB 형이지만, 범프(14) 형성면측에 반도체 칩(16)를 실장한 외부 TAB형으로 할 수도 있다. 또한, 상기 절연 필름(12) 대신에 배선측에 돌기가 일체 형성된 소위 B-TAB 형의 절연 필름을 사용할 수도 있다.
또한, 상기 실시예에서는 판 형상의 방열판(28)이 사용되고 있지만, 그 대신에 복수개의 핀을 갖고 판 형상을 이루지 않는 방열 부재를 사용하여도 좋다. 또는 방열판(28) 대신에 방열성을 갖지 않는 지지 부재를 사용할 수도 있다.
또는, 방열판(28)과 플레이트(24)가 일체화한 형상의 부재를 사용할 수 있다. 예를 들면, 도 3에 도시하는 반도체 장치(100)는 도 1에 도시하는 플레이트(24)및 방열판(28)이 일체화한 형상의 설치판(110)을 갖고 있다. 설치판(110)은 절연 필름(12)의 평탄성을 확보함과 동시에, 반도체 칩(16)의 방열을 촉진한다. 설치판(110)에는 반도체 칩(16)과의 접착부에서 얇아지도록 오목부(112)가 형성되어 있다. 이 오목부(112)는 에칭에 의해 형성할 수 있다.
또한, 도 4에 도시하는 반도체 장치(200)는 플레이트(24) 및 방열판(28)의 기능을 갖는 설치판(210)을 갖고 있다. 설치판(210)은 절연 필름(12)에 접착되는 부위(212)와 반도체 칩(16)에 접착되는 부위(214)가 일체화하도록 굴곡 형성되어 있다. 이러한 설치판(210)은 금형을 사용하는 굴곡 가공으로 형성할 수 있다.
도 5에는 본 발명을 적용한 반도체 장치(1100)를 실장한 회로 기판(1000)이 도시되어 있다. 회로 기판에는 예를 들면 유리에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판에는 예를 들면 구리로 이루어지는 배선 패턴이 원하는 회로가 되도록 형성되어 있고, 이들의 배선 패턴과 반도체 장치의 범프를 기계적으로 접속함으로 그들의 전기적 도통을 꾀한다. 이 경우, 상술의 반도체 장치에 외부와의 열팽창 차에 의해 생기는 비뚤어짐을 흡수하는 구조를 설치하면, 본 반도체 장치를 회로 기판에 실장하여도 접속시 및 그 이후의 신뢰성을 향상할 수 있다. 또한 반도체 장치의 배선에 대하여도 연구가 이루어지면, 접속시 및 접속후의 신뢰성을 향상시킬 수 있다. 또 실장 면적도 베어 칩으로 실장한 면적까지 작게 할 수 있다. 이 때문에, 이 회로 기판을 전자 기기에 사용하면 전자 기기 자체의 소형화를 꾀할 수 있다. 또한, 동일 면적내에서는 보다 더 실장 스페이스를 확보할 수 있고 고기능화를 꾀하는 것도 가능하다.
그리고, 이 회로 기판(1000)을 구비하는 전자 기기로서 도 6에는 노트형 퍼스널 컴퓨터(1200)가 도시되어 있다.
그리고, 상기 본 발명을 응용하여 반도체 장치와 같이 복수개의 범프를 필요로 하는 면실장용 전자 부품(능동 부품인지수동 부품일지를 문제삼지 않는다)를 제조할 수 있다. 전자 부품으로서 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨 또는 퓨즈 등이 있다.

Claims (21)

  1. 배선이 형성됨과 함께 관통구멍이 형성된 절연 필름과,
    상기 배선에 접속되는 반도체 소자와,
    상기 반도체 소자와 상기 절연 필름과의 접속부에 설치되는 수지와,
    상기 반도체 소자에 접착되는 지지 부재를 갖고,
    상기 절연 필름 및 상기 지지 부재를 포함하는 부재로 공간이 구획되며, 상기 공간은 상기 관통구멍을 거쳐 외부와의 통풍이 가능하게 되는 반도체 장치.
  2. 제 1 항에 있어서, 상기 수지는 상기 관통구멍을 피하여 설치되는 반도체 장치.
  3. 제 1 항에 있어서, 상기 지지 부재는 상기 반도체 소자로부터의 열의 발산을 촉진하는 반도체 장치.
  4. 제 2 항에 있어서, 상기 지지 부재는 상기 반도체 소자로부터의 열 발산을 촉진하는 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 절연 필름 및 상기 지지 부재의 외형은 상기 반도체 소자보다도 크게 형성되고,
    상기 절연 필름에는 상기 반도체 소자를 피하는 위치에, 상기 절연 필름보다도 평면 유지 강도가 높은 플레이트가 접착되며,
    상기 공간은 상기 절연 필름 및 상기 지지 부재의 각 대향면과, 상기 반도체의 외주 단면과, 상기 플레이트에서의 상기 반도체 소자측 단면에 의해 구획되는 영역에 형성되는 반도체 장치.
  6. 제 5 항에 있어서, 상기 절연 필름의 상기 배선에 능동면을 향하여 상기 반도체 소자가 접속되고,
    상기 절연 필름의 상기 배선을 갖는 면과는 반대측 면이면서 상기 반도체 소자의 외측에 대응하는 위치로부터 상기 절연 필름을 관통하여 상기 배선에 접속되는 외부 전극이 형성되며,
    상기 플레이트는 상기 절연 필름의 상기 배선을 갖는 면이고, 상기 반도체 소자의 외측에 접착되고,
    상기 지지 부재는 상기 반도체 소자의 능동면의 반대측 면과, 상기 플레이트의 상기 절연 필름과의 접착면의 반대측 면에 접착되는 반도체 장치.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 절연 필름 및 상기 지지 부재의 외형은 상기 반도체 소자보다도 크게 형성되고,
    상기 지지 부재는 상기 절연 필름보다도 평면 유지 강도가 높고, 상기 절연필름 및 상기 반도체 소자에 접착되며,
    상기 공간은 상기 절연 필름 및 상기 지지 부재의 각 대향면과, 상기 반도체 소자의 외주 단면과, 상기 지지 부재에서의 상기 반도체 소자측 단면에 의해 구획되는 영역에 형성되는 반도체 장치.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 절연 필름에는 직사각형의 디바이스 홀이 형성되고,
    상기 배선은 상기 절연 필름에서의 상기 디바이스 홀의 각을 규정하는 단부 및 해당 단부의 근방을 제외하고 형성되며,
    상기 관통구멍은 상기 디바이스 홀의 각을 규정하는 상기 단부 또는 해당 단부 근방에 형성되는 반도체 장치.
  9. 제 5 항에 있어서, 상기 절연 필름에는 직사각형의 디바이스 홀이 형성되고,
    상기 배선은 상기 절연 필름에서의 상기 디바이스 홀의 각을 규정하는 단부 및 해당 단부의 근방을 제외하고 형성되고,
    상기 관통구멍은 상기 디바이스 홀의 각을 규정하는 상기 단부 또는 해당 단부 근방에 형성되는 반도체 장치.
  10. 제 6 항에 있어서, 상기 절연 필름에는 직사각형의 디바이스 홀이 형성되고, 상기 배선은 상기 절연 필름에서의 상기 디바이스 홀의 각을 규정하는 단부 및 해당 단부의 근방을 제외하고 형성되며,
    상기 관통구멍은 상기 디바이스 홀의 각을 규정하는 상기 단부 또는 해당 단부 근방에 형성되는 반도체 장치.
  11. 제 7 항에 있어서, 상기 절연 필름에는 직사각형의 디바이스 홀이 형성되고,
    상기 배선은 상기 절연 필름에서의 상기 디바이스 홀의 각을 규정하는 단부 및 해당 단부 근방을 제외하고 형성되며,
    상기 관통구멍은 상기 디바이스 홀의 각을 규정하는 상기 단부 또는 해당 단부의 근방에 형성되는 반도체 장치.
  12. 배선이 형성된 절연 필름과,
    상기 배선에 접속되어 절연 필름에 부착되는 반도체 소자와,
    상기 반도체 소자와 상기 절연 필름과의 접속부에 설치되는 수지와,
    상기 반도체 소자에 접착되는 지지 부재를 갖고,
    상기 절연 필름 및 상기 지지 부재를 포함하는 부재로 공간이 구획되며,
    상기 절연 필름은 상기 공간과 외부와의 통풍을 가능하게 하는 부위를 갖는 반도체 장치.
  13. 배선과 디바이스 홀과 해당 디바이스 홀 이외의 관통구멍이 형성된 필름 캐리어 테이프를 준비하는 공정과,
    상기 배선에 반도체 소자를 접속하는 공정과,
    해당 반도체 소자와 상기 필름 캐리어 테이프와의 접속부에 수지를 설치하는 공정과,
    상기 필름 캐리어 테이프를 상기 반도체 소자보다도 큰 절연 필름의 형상으로 천공하는 공정과,
    상기 반도체 소자에 해당 반도체 소자보다도 큰 지지 부재를 접착하는 공정을 포함하며,
    상기 지지 부재를 접착하는 공정은 상기 절연 필름 및 상기 지지 부재를 포함하는 부재로 상기 관통구멍에 대응하는 위치에서 공간이 구획되는 것을 허용하여 진행되는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 관통구멍을 피하여 상기 수지를 설치하는 반도체 장치의 제조 방법.
  15. 제 13 항 또는 제 14 항에 있어서, 상기 필름 캐리어 테이프의 상기 배선을 갖는 면으로 상기 반도체 소자를 피하는 위치에 상기 절연 필름보다도 평면 유지 강도가 높은 플레이트를 접착하는 공정을 포함하는 반도체 장치의 제조 방법.
  16. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 반도체 장치가 실장된 회로 기판.
  17. 제 12 항에 기재된 반도체 장치가 실장된 회로 기판.
  18. 제 13 항에 기재된 반도체 장치가 실장된 회로 기판.
  19. 제 16 항에 기재된 회로 기판을 갖는 전자 기기.
  20. 제 17 항에 기재된 회로 기판을 갖는 전자 기기.
  21. 제 18 항에 기재된 회로 기판을 갖는 전자 기기.
KR10-1998-0053847A 1997-12-12 1998-12-09 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 KR100419359B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36274997A JP3460559B2 (ja) 1997-12-12 1997-12-12 半導体装置及びその製造方法、回路基板並びに電子機器
JP97-362749 1997-12-12

Publications (2)

Publication Number Publication Date
KR19990062915A KR19990062915A (ko) 1999-07-26
KR100419359B1 true KR100419359B1 (ko) 2004-04-17

Family

ID=18477643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0053847A KR100419359B1 (ko) 1997-12-12 1998-12-09 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기

Country Status (5)

Country Link
US (1) US6410977B1 (ko)
JP (1) JP3460559B2 (ko)
KR (1) KR100419359B1 (ko)
SG (1) SG74105A1 (ko)
TW (1) TW400629B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456013B (en) * 2000-07-04 2001-09-21 Advanced Semiconductor Eng Heat spreader substrate structure and the process thereof
AU2002217987A1 (en) * 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
KR20020069288A (ko) * 2001-02-24 2002-08-30 삼성전자 주식회사 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP2006261519A (ja) * 2005-03-18 2006-09-28 Sharp Corp 半導体装置及びその製造方法
GB2453765A (en) 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
CN105140189B (zh) * 2015-07-08 2019-04-26 华进半导体封装先导技术研发中心有限公司 板级扇出型芯片封装器件及其制备方法
CN110364496A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法
JP7186955B2 (ja) * 2021-03-31 2022-12-12 株式会社Flosfia 半導体装置および半導体システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
JP3297567B2 (ja) * 1995-02-09 2002-07-02 京セラ株式会社 半導体素子収納用パッケージおよびその実装構造
JP3549294B2 (ja) * 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5773884A (en) * 1996-06-27 1998-06-30 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US5973389A (en) * 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly

Also Published As

Publication number Publication date
JPH11176993A (ja) 1999-07-02
SG74105A1 (en) 2000-07-18
US6410977B1 (en) 2002-06-25
KR19990062915A (ko) 1999-07-26
TW400629B (en) 2000-08-01
JP3460559B2 (ja) 2003-10-27

Similar Documents

Publication Publication Date Title
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
US5777386A (en) Semiconductor device and mount structure thereof
JP3110922B2 (ja) マルチチップ・モジュール
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US6002169A (en) Thermally enhanced tape ball grid array package
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
EP3051584B1 (en) Heat spreader with down set leg attachment feature
US5362679A (en) Plastic package with solder grid array
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
KR100473816B1 (ko) 반도체장치 및 그 제조방법과 전자기기
KR100419359B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP2004140275A (ja) 半導体装置及びその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100388291B1 (ko) 반도체패키지 구조
JPH0823049A (ja) 半導体パッケージ
US20020030272A1 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
KR20010034214A (ko) 반도체장치와 그 제조방법 및 반도체장치의 실장구조
JP4328978B2 (ja) 半導体装置の製造方法
JP3314139B2 (ja) 半導体装置
JP2002016102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee