JP3360492B2 - 電子回路基板 - Google Patents
電子回路基板Info
- Publication number
- JP3360492B2 JP3360492B2 JP16945095A JP16945095A JP3360492B2 JP 3360492 B2 JP3360492 B2 JP 3360492B2 JP 16945095 A JP16945095 A JP 16945095A JP 16945095 A JP16945095 A JP 16945095A JP 3360492 B2 JP3360492 B2 JP 3360492B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- pattern
- element chip
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
ップ等が、ベアチップの形で実装され、各素子間の配線
を形成した電子回路基板に関する。
ップや抵抗、コンデンサなどの受動素子のチップが、ベ
アチップの形でマウントされているプリント基板(PW
B)やメモリ、パワー、マルチチップ等の各種モジュー
ル(以下プリント基板やモジュールをマザー基板と称す
る)の各素子間の電気的接続を行う方法としては、幾つ
かの方法が行われている。
2上の各々の能動、受動素子チップ9の電極上にAlワ
イヤ25を超音波ボンディングしたAlワイヤボンディ
ングの例である。約200℃の加熱機能をもつ超音波ボ
ンダにより、直径30〜500μmのAlワイヤで、マ
ザー基板上の素子チップ表面のAl電極同士、或いはA
l電極と基板上の回路端子とを結線していた。この時使
用するAlワイヤは電流容量により複数本ボンディング
する必要があり、多い時は100本にもなる。24は外
部と接続するための端子である。
ち抜き端子26の図である。Alワイヤに変えて、それ
ぞれの打ち抜き端子26を、例えば半田等で接合するも
のである。図8は、バンプ電極をもつ導体パターン28
の形成されたフレキシブル基板27で、図6のAlワイ
ヤに代えてこのフレキシブル基板27のバンプ電極とチ
ップ上の電極とを半田或いは導電性接着剤で接合し、電
子回路を構成するものである。
ては、いずれも問題がある。Alワイヤは表面が酸化さ
れ易く、強固な表面酸化皮膜をつくるため、熱圧着しに
くい。そこで図6の方法は、超音波の作用下で双方の金
属を擦り合わせることにより、強固な酸化皮膜を破り、
加熱エネルギにより、双方の金属間の結合を促進させ、
加圧接合するものであるが、毎度細かな条件設定が必要
となり、その上、シリコンチップのクレタリング(微小
クラックの発生のこと)、ワイヤ外れが生じ易い。ま
た、その作業は昔の田植えのように一本、一本行わなけ
ればならず、工数および信頼性の点で問題がある。
電極間の距離に応じた端子を加工せねばならず、また、
微細化によるスケールダウンが困難である。図8のフレ
キシブル基板では、例えばパワーラインと、ゲートライ
ンとが入り組んだような回路を平面的に構成するのが困
難な場合がある。また、厚さの厚い導体パターンが形成
できず、大電流用のパワーテバイスには適さない。
数のチップの配線を一度に一括して行うことができ、大
電流用のパワーデバイスにも適し、しかも信頼性の高い
接続がされる電子回路基板を提供することにある。
本発明は、配線用の導電体がパターン形成された絶縁板
を積層した多層配線基板の電極と、能動素子チップ、受
動素子チップをマウントしたマザー基板の素子チップ上
の電極とが接続された電子回路基板において、多層配線
基板は能動素子チップと受動素子チップ間を結ぶパワー
ラインと、能動素子チップと受動素子チップの信号線で
あるゲートラインとの異なる配線用の導電体のパターン
を少なくとも有し、該異なる配線用の導電体のパターン
が任意の箇所のビアホール内面の電極と接続されてお
り、ビアホールに挿入された半田球または半田コートし
た球状導体によって素子チップ上の任意の電極がビアホ
ール内面の電極を介して任意のパターンと接合されるも
のとする。
出して形成されたビアホール半田によって素子チップ上
の任意の電極がビアホール内面の電極を介して任意のパ
ターンと接合されるものとすることもできる。更に、素
子チップ上の電極上にリード線を設け、素子チップ上の
任意のリード線がビアホールに形成されたビアホール半
田とビアホール内面の電極を介して任意のパターンと接
合されるものとすることもできる。
ーホール内面の電極と素子チップ上の電極とを、ビアホ
ールに挿入された半田球または半田コートした球状導体
によって接合すれば、ビアスルーホール内面の電極は任
意のパターンと接続されているので素子間等の接続がな
される。また、多層配線基板のビアホール内面の電極と
素子チップ上の電極とが、ビアホールに多層配線基板よ
り突き出して形成されたビアホール半田によって接合し
ても、同じく素子間等の接続がなされる。
設け、素子チップ上の任意のリード線がビアホールに形
成されたビアホール半田とビアホール内面の電極を介し
て任意のパターンと接合しても、同じく素子間等の接続
がなされる。
について説明する。図2(a)ないし(e)は、本発明
第一の実施例の電子回路基板を構成する部品の分解図で
ある。図2(e)は、基板11上のヒートシンク10上
にトランジスタ、IC等の能動素子チップ9および抵
抗、コンデンサ等の受動素子チップを取りつけたマザー
基板12である。図2(a)は、薄いガラス繊維シート
にエポキシ樹脂を含浸させたガラスエポキシシート(厚
さ200μm)に、厚さ約100μmの銅箔が接着され
たものに、図2(e)のマザー基板12上の能動、受動
素子チップ間を結ぶパワーラインとなるように、銅箔を
パターニングしたパワーライン基板14である。図2
(b)は、やはりガラスエポキシシートに銅箔を接着し
たシートに、ほぼ全面に銅箔を残すことにより、シール
ド効果を持たせたシールド基板15である。図2(c)
は図2(e)のマザー基板12上の能動、受動素子チッ
プのゲートライン(信号)を結線できるように銅箔をパ
ターニングしたゲートライン基板16である。図2
(d)は、図2(b)と同様にしたシールド基板17で
ある。パワーライン基板14、ゲートライン基板16、
シールド基板15および17の各層の銅箔のパターニン
グは、通常エッチングにより行われている。図2(a)
ないし(d)および必要によりグランドライン基板等を
積層し、接着したものが配線用の電極基板1となる。ま
た、パワーライン、ゲートラインおよびシールド等の各
層の配線パターンの外部取り出し用には、電極基板1を
貫通するビアホール6を設け、そのビアホール6の内面
に銅薄膜を無電解メッキして、ビアホール電極として用
いる。ガラスエポキシシートには、例えばFR−4、F
R−5などの種類がある。またガラスエポキシシートの
他に、ポリイミドシート、セラミクスシート或いはBT
レジンなどが用いられる。パワーライン、ゲートライ
ン、グランドライン、シールライン等を必ず各層毎に分
離させなければならないわけではなく、場合によって
は、同一の基板上に同居できる場合もある。
板の、接続前の断面図であり、図2の電極基板1とマザ
ー基板12との相対関係を示している。図1(a)にお
いて、ビアホール6は、電極基板1を貫通する穴(スル
ーホール)で、上層のパワーライン2、中間層の信号ラ
イン3などの配線の接続用に、その側面にスルーホール
メッキ法により、ビアホール電極30が形成されてい
る。基板11上のヒートシンク10上にマウントされた
素子チップ9の電極7上に、半田付けできるように例え
ばCr/Cu/Auの三層電極8を形成した上に、ビア
ホール6が位置するように予め位置合わせをした後、ビ
アホール6に半田層5でコートした銅の球状導体4を落
とし込む。このとき、ビアホール6は貫通しているの
で、位置合わせが容易に行える。例えばビアホール6の
直径は、1.8mm、球状導体4の直径は1.5mmで
ある。
し、約250℃で半田付けを行うと、マザー基板12上
の素子チップ9と電極基板1のビアホール電極30はビ
アホール6内の球状導体4および半田接合13により、
図1(b)のように接合され、素子チップ間の配線が、
一括して一度に簡単にしかも信頼性高く行われる。本発
明では、図5に示したような従来のワイヤボンディング
に比べ、接続の信頼性の向上と、工数の低減が可能にな
った。
薄くし、フレキシビリティを持たせておけば、パワーラ
イン2で発生した熱による熱応力が回避できる。さら
に、ビアホール6の形状を長円形にしておき、複数個の
球状導体4を用いれば、接着力、放熱性の向上が図れ
る。ビアホール6がそれほど大きくないときは、半田層
5で被覆した球状導体4の代わりに、半田球を用いるこ
ともできる。半田層5でコートした球状導体4を用いる
メリットは、Cuなど電気伝導度の優れた材料を球状導
体4として、接触抵抗の低減を図ることと、球状導体4
があれば、溶融した半田の保持に有効な点である。
板の接続部について、図3(a)は接合前、図3(b)
は接合後の状態を示した断面図である。図3(a)にお
いて、第一実施例のように配線基板1のビアホール6に
球状導体を入れる代わりに、ビアホール半田18が形成
されており、しかも、電極基板1より約100μm突出
して形成されている。このような形状は、半田メツキに
より形成される。図3(a)のように、電極基板1のビ
アホール6をマザー基板12の素子チップの三層電極8
に合わせた状態で、リフロー炉に通し、半田付けを行う
と、マザー基板12上の素子チップ9と電極基板1はビ
アホール6内のビアホール半田18により、図3(b)
のように半田接合13で接続され、素子チップ間や端子
との配線が、一括して一度に簡単にしかも信頼性高く行
われる。電極基板1より約100μm突出して形成され
たビアホール半田18の、下方の部分は、マザー基板1
2との接合に使われるが、上方の突き出し部分で、別の
ヒートシンクを接合することができる。
板の組立前の分解図である。図5の上部は前出のような
配線だけの電極基板でなく、ある程度の部品を取り付け
たドータ基板21、下部はマザー基板12である。第
一、第二の実施例では電極基板のビアホール6を通じて
マザー基板12上の能動、受動素子チップの各々の三層
電極8を半田層5をもった球状導体やビアホール半田に
より、半田リフロー炉で接合されたが、この例では、マ
ザー基板12上の能動、受動素子チップの各々の電極7
に設けた半田付けできる三層電極8と、銀メッキ銅線等
より成るリード線20をカーボン治具などを用いて図の
ように半田付けで取り付ける。リード線20には、ドー
タ基板21のストッパとして、突起が設けられている。
部の素子に対応した制御回路パターン部22と駆動回路
パターン23の施されたドータ基板21であり、ビアホ
ール6を加工してあり、そのビアホール6内にビアホー
ル半田が形成されている。この場合は、リード線20
で、ドータ基板21とマザー基板12との間隔を決める
ことができるので、ドータ基板21側にも素子や回路部
品を取りつけることができ、電子回路基板の小型化が図
れる。
リード線20と点線で結ばれているドータ基板21の対
応するビアホール6に通し、リフロー炉でビアホール半
田18を溶融し、接合する。図4は接合後の電子回路基
板の断面図である。ドータ基板21がずり落ちるのを防
止するためリード線20に設けられたストッパとしての
突起31が見られる。マザー基板12の素子チップ9上
のリード線20とドータ基板21のビアホール6との間
の接続が、半田接合13により一括して一度に簡単にし
かも信頼性高く行われる。
通穴としたが、必ずしも貫通していなければならないわ
けではなく、各基板間の接続が行われていれば一方で閉
鎖している穴でもよい。その場合、第一の実施例では、
組立て方法を工夫する必要がある。
Cなどの能動素子、抵抗、コンデンサなどの受動素子を
取りつけたマザー基板の素子チップ上の電極と、導電体
のパターンが形成された絶縁板を積層した多層配線基板
の電極との接続に、多層配線基板の任意のパターンと接
続されたビアホール内面の電極と素子チップ上の電極と
を、ビアホールに半田球または半田コートした球状導体
を挿入し、半田を溶融接合することによって、素子チッ
プ間の配線が、一括して一度に簡単にしかも信頼性高く
行われる。
形成されたビアホール半田によって接合し、或いは素子
チップの電極上にリード線を設け、そのリード線と多層
配線基板のビアホール内面の電極とをビアホール半田に
よって接合しても、ビアスル ーホール内面の電極は任意
のパターンと接続されているので素子チップ間の配線
が、一括して一度に簡単にしかも信頼性高く行われる。
本発明の電子回路基板は、組立工数の低減と信頼性の向
上に資すること大である。
ー前の断面図、(b)はそのハンダリフロー後の断面図
ー前の断面図、(b)はそのハンダリフロー後の断面図
Claims (4)
- 【請求項1】配線用の導電体のパターンが形成された絶
縁板を積層した多層配線基板の電極と、能動素子チッ
プ、受動素子チップをマウントしたマザー基板の素子チ
ップ上の電極とが接続された電子回路基板において、前
記多層配線基板は能動素子チップと受動素子チップ間を
結ぶパワーラインと、能動素子チップと受動素子チップ
の信号線であるゲートラインとの異なる配線用の導電体
のパターンを少なくとも有し、該異なる配線用の導電体
のパターンが任意の箇所のビアホール内面の電極と接続
されており、該ビアホールに挿入された半田球によって
素子チップ上の任意の電極がビアホール内面の電極を介
して任意のパターンと接合されていることを特徴とする
電子回路基板。 - 【請求項2】配線用の導電体のパターンが形成された絶
縁板を積層した多層配線基板の電極と、能動素子チッ
プ、受動素子チップをマウントしたマザー基板の素子チ
ップ上の電極とが接続された電子回路基板において、前
記多層配線基板は能動素子チップと受動素子チップ間を
結ぶパワーラインと、能動素子チップと受動素子チップ
の信号線であるゲートラインとの異なる配線用の導電体
のパターンを少なくとも有し、該異なる配線用の導電体
のパターンが任意の箇所のビアホール内面の電極と接続
されており、該ビアホールに挿入された半田コートした
球状導体によって素子チップ上の任意の電極がビアホー
ル内面の電極を介して任意のパターンと接合されている
ことを特徴とする電子回路基板。 - 【請求項3】配線用の導電体のパターンが形成された絶
縁板を積層した多層配線基板の電極と、能動素子チッ
プ、受動素子チップをマウントしたマザー基板の素子チ
ップ上の電極とが接続された電子回路基板において、前
記多層配線基板は能動素子チップと受動素子チップ間を
結ぶパワーラインと、能動素子チップと受動素子チップ
の信号線であるゲートラインとの異なる配線用の導電体
のパターンを少なくとも有し、該異なる配線用の導電体
のパターンが任意の箇所のビアホール内面の電極と接続
されており、該ビアホールに多層配線基板より突き出し
て形成されたビアホール半田によって素子チップ上の任
意の電極がビアホール内面 の電極を介して任意のパター
ンと接合されていることを特徴とする電子回路基板。 - 【請求項4】配線用の導電体のパターンが形成された絶
縁板を積層した多層配線基板の電極と、能動素子チッ
プ、受動素子チップをマウントしたマザー基板の素子チ
ップ上の電極とが接続された電子回路基板において、前
記多層配線基板は能動素子チップと受動素子チップ間を
結ぶパワーラインと、能動素子チップと受動素子チップ
の信号線であるゲートラインとの異なる配線用の導電体
のパターンを少なくとも有し、該異なる配線用の導電体
のパターンが任意の箇所のビアホール内面の電極と接続
されており、素子チップ上の電極上にリード線が設けら
れ、素子チップ上の任意のリード線がビアホールに形成
されたビアホール半田とビアホール内面の電極を介して
任意のパターンと接合されていることを特徴とする電子
回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16945095A JP3360492B2 (ja) | 1995-07-05 | 1995-07-05 | 電子回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16945095A JP3360492B2 (ja) | 1995-07-05 | 1995-07-05 | 電子回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0923055A JPH0923055A (ja) | 1997-01-21 |
JP3360492B2 true JP3360492B2 (ja) | 2002-12-24 |
Family
ID=15886835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16945095A Expired - Lifetime JP3360492B2 (ja) | 1995-07-05 | 1995-07-05 | 電子回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3360492B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7491897B2 (en) | 2002-09-30 | 2009-02-17 | Fujitsu Ten Limited | Electronic equipment provided with wiring board into which press-fit terminals are press-fitted |
JP4735823B2 (ja) * | 2004-09-30 | 2011-07-27 | 富士フイルム株式会社 | 液体吐出ヘッド及びその製造方法並びに画像形成装置 |
JP5755196B2 (ja) * | 2012-07-27 | 2015-07-29 | 三菱電機株式会社 | 電力用半導体装置 |
-
1995
- 1995-07-05 JP JP16945095A patent/JP3360492B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0923055A (ja) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
JP2501019B2 (ja) | フレキシブル回路ボ―ド | |
US6594891B1 (en) | Process for forming multi-layer electronic structures | |
US6297141B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
US6635960B2 (en) | Angled edge connections for multichip structures | |
EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
JP2003522401A (ja) | 積層型集積回路パッケージ | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
WO1998040915A1 (fr) | Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime | |
US6992395B2 (en) | Semiconductor device and semiconductor module having external electrodes on an outer periphery | |
JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
US6406939B1 (en) | Flip chip assembly with via interconnection | |
US6441486B1 (en) | BGA substrate via structure | |
US20050116322A1 (en) | Circuit module | |
JP3378171B2 (ja) | 半導体パッケージの製造方法 | |
JP3360492B2 (ja) | 電子回路基板 | |
JP3938017B2 (ja) | 電子装置 | |
JP3297959B2 (ja) | 半導体装置 | |
JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 | |
US6433415B2 (en) | Assembly of plurality of semiconductor devices | |
JP2002261194A (ja) | 半導体装置 | |
JP2000133745A (ja) | 半導体装置 | |
JP2010251566A (ja) | 配線基板、半導体装置、半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |