JP2015106609A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015106609A
JP2015106609A JP2013247145A JP2013247145A JP2015106609A JP 2015106609 A JP2015106609 A JP 2015106609A JP 2013247145 A JP2013247145 A JP 2013247145A JP 2013247145 A JP2013247145 A JP 2013247145A JP 2015106609 A JP2015106609 A JP 2015106609A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
semiconductor device
central region
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013247145A
Other languages
English (en)
Other versions
JP6081903B2 (ja
Inventor
健治 藤本
Kenji Fujimoto
健治 藤本
一原　主税
Chikara Ichihara
主税 一原
俊幸 三井
Toshiyuki Mitsui
俊幸 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Sanken Electric Co Ltd
Shinko Leadmikk Co Ltd
Original Assignee
Kobe Steel Ltd
Sanken Electric Co Ltd
Shinko Leadmikk Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Sanken Electric Co Ltd, Shinko Leadmikk Co Ltd filed Critical Kobe Steel Ltd
Priority to JP2013247145A priority Critical patent/JP6081903B2/ja
Publication of JP2015106609A publication Critical patent/JP2015106609A/ja
Application granted granted Critical
Publication of JP6081903B2 publication Critical patent/JP6081903B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リードフレームと半導体チップとの線膨張係数の差によって発生する応力に起因する破損が抑制された半導体装置を提供する。
【解決手段】半導体チップと、半導体チップが配置される中央領域及び中央領域の周囲に隣接する外周領域を有するリードフレームと、リードフレームと半導体チップを固着するダイアタッチ材と、半導体チップを覆ってリードフレーム上に配置される封止樹脂とを備え、リードフレームの外周領域に、中央領域と外周領域との境界から外周領域の外縁に向かって旋回しながら放射状に延伸する複数のスリットが形成され、スリットの幅が中央領域から遠ざかるにつれて広くなるように形成されている。
【選択図】図１

Description

本発明は、リードフレームに搭載された半導体チップが樹脂封止された半導体装置に関する。
樹脂封止型の半導体装置では、リードフレーム上にダイアタッチ材によって半導体チップを固着した後、半導体チップが樹脂によって封止される。このとき、リードフレームと半導体チップとの線膨張係数の差によって発生する応力歪みが、ダイアタッチ材に集中する。このため、ダイアタッチ材の一部が剥離してリードフレームと半導体チップ間の接触面積が減少する場合がある。その結果、電流集中による発熱や放熱性の低下によって半導体チップが破損するなどの問題が生じる。
このため、リードフレームにスリットを形成して応力を緩和する方法が提案されている（例えば、特許文献１参照。）。
特開平８−２１３５３８号公報
しかしながら、従来のスリットをリードフレームに形成する方法ではダイアタッチ材に集中する応力の緩和が十分ではなく、半導体装置の破損が防止できないという問題があった。
上記問題点に鑑み、本発明は、リードフレームと半導体チップとの線膨張係数の差によって発生する応力に起因する破損が抑制された半導体装置を提供することを目的とする。
本発明の一態様によれば、（ア）半導体チップと、（イ）半導体チップが配置される中央領域及び中央領域の周囲に隣接する外周領域を有するリードフレームと、（ウ）リードフレームと半導体チップを固着するダイアタッチ材と、（エ）半導体チップを覆ってリードフレーム上に配置される封止樹脂とを備え、リードフレームの外周領域に、中央領域と外周領域との境界から外周領域の外縁に向かって旋回しながら放射状に延伸する複数のスリットが形成され、スリットの幅が中央領域から遠ざかるにつれて広くなる半導体装置が提供される。
本発明によれば、リードフレームと半導体チップとの線膨張係数の差によって発生する応力に起因する破損が抑制された半導体装置を提供できる。
本発明の実施形態に係る半導体装置の構造を示す模式的な平面図である。 図１のＩＩ−ＩＩ方向に沿った模式的な断面図である。 実験に用いた封止樹脂の特性を示す表である。 図３に示した封止樹脂４０Ａを用いた半導体装置の実験結果を示すグラフである。 図３に示した封止樹脂４０Ｂを用いた半導体装置の実験結果を示すグラフである。 本発明のその他の実施形態に係る半導体装置の構造を示す模式的な断面図である。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施形態に係る半導体装置１は、図１及び図２に示すように、半導体チップ１０と、半導体チップ１０が搭載される搭載部２１を有するリードフレーム２０と、リードフレーム２０と半導体チップ１０を固着するダイアタッチ材３０と、半導体チップ１０を覆ってリードフレーム２０上に配置される封止樹脂４０とを備える。
半導体チップ１０の電極１１とリードフレーム２０のインナーリード２２とは、ボンディングワイヤ６０によって電気的に接続されている。インナーリード２２の一部は封止樹脂４０の外部に露出されており、インナーリード２２を介して半導体装置１の外部から半導体チップ１０に電力を供給したり、電気信号を入出力させたりできる。
リードフレーム２０の搭載部２１の主面（以下において、「搭載面２００」という。）には、半導体チップ１０が配置される中央領域２０１、及び中央領域２０１の周囲に隣接する外周領域２０２が定義されている。
そして、リードフレーム２０の外周領域２０２に、中央領域２０１と外周領域２０２との境界から外周領域２０２の外縁に向かって旋回しながら放射状に延伸する複数のスリット５０が形成されている。
即ち、複数のスリット５０は、共通の１つの中心点から放射状にそれぞれが直線的に延伸しているのではない。例えば、中央領域２０１の中心点を中心とする円の円周上をスリット５０の起点として、円の中心から直線的にスリット５０を放射状に延伸させた状態から円を回転させることで旋回放射状にスリット５０が配置される。このため、中央領域２０１と外周領域２０２との境界線２１０と鋭角をなして、スリット５０が放射状に延伸している。
このため、外周領域２０２の外縁に近づくほど、隣接するスリット５０間の距離が徐々に広がる。また、複数のスリット５０が隣接して形成されているため、図１に示したように、外周領域２０２の一部では中央領域２０１を囲んでスリット５０が幾重にも配置される。
また、図１に示したように、スリット５０の幅は一定ではなく、中央領域２０１から遠ざかるにつれて幅が広くなるようにスリット５０が形成されている。このような形状にスリット５０を形成することによって、リードフレーム２０の変形性が高くなる。幅を広くする程度は、放熱性とのバランスで決定される。更に、スリット５０の幅を中心に向かって徐々に狭くすることにより、幅が一定の場合に対して放熱性が向上する。
なお、図１に示したように、スリット５０は曲線状でもよいし、屈曲部を有してもよい。或いは、スリット５０が直線状であってもよい。スリット５０の幅、長さ、間隔は、リードフレーム２０の変形性と放熱性のバランスで決定される。
上記のように、半導体装置１では、半導体チップ１０が配置された中央領域２０１の周囲に旋回放射状に複数のスリット５０が形成される。これにより、リードフレーム２０と半導体チップ１０との間に線膨張係数差によって応力が発生した場合に、半導体チップ１０及びダイアタッチ材３０が搭載面２００の面法線方向（以下において、「Ｚ軸方向」という。）に変位する。
半導体チップ１０及びダイアタッチ材３０がＺ軸方向に変位することにより、半導体チップ１０とリードフレーム２０の境界部分への応力集中が緩和される。その結果、半導体チップ１０とリードフレーム２０との剥離が抑制される。
一方、境界線２１０と垂直或いは並行にスリット５０を形成した場合には、半導体チップ１０及びダイアタッチ材３０のＺ軸方向への変位が少なく、半導体チップ１０が搭載面２００と平行な方向に沿って変位する。
このため、半導体チップ１０とリードフレーム２０間のダイアタッチ材３０に応力が集中する。その結果、半導体チップ１０とリードフレーム２０とが剥離し、接合不良が発生する。例えば、接合面積の減少による電流集中によって半導体チップ１０が発熱したり、半導体チップ１０からリードフレーム２０への放熱性が低下して半導体チップ１０の温度上昇が生じたりする。これにより、半導体装置の特性変動や破損が発生する。或いは、半導体装置の製品寿命が短くなる。
ところで、封止樹脂４０の弾性率が高い場合には、封止樹脂４０のＺ軸方向への変位が生じにくい。封止樹脂４０のＺ軸方向への変位が小さいと、封止樹脂４０とリードフレーム２０間の密着性が悪化する。これにより、封止樹脂４０とリードフレーム２０が剥離して、半導体チップ１０とリードフレーム２０間を電気的に接続するボンディングワイヤ６０の接合部へのせん断応力が増大する場合がある。その結果、ボンディングワイヤ６０と半導体チップ１０やリードフレーム２０間の接合不良が発生する。
一方、封止樹脂４０の弾性率が低いほど、リードフレーム２０に生じた変位量に応じて封止樹脂４０が変形する。これにより、ボンディングワイヤ６０の接合部に加わる応力を小さくできる。その結果、 ボンディングワイヤ６０での接合不良の発生が抑制される。
図３に示したように封止樹脂４０のヤング率が異なる半導体装置１を用いて温度サイクル試験を行った結果を、図４及び図５に示す。この温度サイクル試験では、電界効果トランジスタ（ＦＥＴ）が搭載された半導体チップ１０を使用して、オン抵抗の変化率を調査した。図４及び図５の縦軸はオン抵抗の変化率であり、横軸は温度サイクルの回数である。
図４は、ヤング率が１３．７ＧＰａの封止樹脂４０Ａを使用した場合について、スリット５０が形成されていないサンプルＡ１とスリット５０が形成されたサンプルＡ２のオン抵抗の変化率を示す。図５は、ヤング率が２３．５ＧＰａの封止樹脂４０Ｂを使用した場合について、スリット５０が形成されていないサンプルＢ１とスリット５０が形成されたサンプルＢ２のオン抵抗の変化率を示す。
図４と図５に示したように、封止樹脂４０のヤング率の大小に関わらず、スリット５０が形成されていない場合よりも、スリット５０が形成された場合の方が変化率は小さい。例えば、２１００サイクル目で比較すると、封止樹脂４０Ａの場合には変化率が３％から２．５％に改善され、封止樹脂４０Ｂの場合には変化率が１７％から１２％に改善されている。
特許文献１の図２〜図６、図９などと比較して、本発明の実施形態に係る半導体装置１の旋回放射状スリットは平面方向の放熱性を確保できるメリットがある。また、特許文献１の図８に示されたスリットの形状は放射状ではあるが、チップ下面にもスリットが入っている。このため、厚さ方向の放熱性が阻害される。これに対し、半導体装置１の旋回放射状スリットではチップ下面にスリットは入らないため、厚さ方向の放熱性は阻害されない。
上記のように、旋回放射状にスリット５０を形成することによって、半導体装置の特性変化が抑制されることが実験により示された。
また、図４と図５を比較すると、ヤング率が低い封止樹脂４０Ａを使用した場合には、ヤング率が高い封止樹脂４０Ｂを使用した場合に比べて変化率が小さい。これは、既に述べたように、封止樹脂４０の弾性率が高い場合に、半導体チップ１０やリードフレーム２０とボンディングワイヤ６０間に接続不良が発生し、放熱性が低下したためである。
したがって、 封止樹脂４０の弾性率は低いほど好ましく、例えば図３に示すようにヤング率が１４Ｇｐａ以下である材料が封止樹脂４０に好ましい。
リードフレーム２０には、銅（Ａｕ）やアルミニウム（Ａｌ）、又はこれらの合金が使用される。ダイアタッチ材３０には、スズ（Ｓｎ）、鉛（Ｐｄ）、銀（Ａｇ）などの金属又はこれらの合金を含有する導電性接着剤などが使用される。例えば、ダイアタッチ材３０には半田が使用可能である。半導体チップ１０の基体は、シリコン（Ｓｉ）基板、窒化ガリウム（ＧａＮ）基板、炭化ケイ素（ＳｉＣ）基板などである。
なお、リードフレーム２０の成形には、スタンピング加工やエッチング加工などを採用可能である。
以上に説明したように、本発明の実施形態に係る半導体装置１では、リードフレーム２０の半導体チップ１０が配置された中央領域２０１の周囲に、境界線２１０と鋭角をなして延伸する複数のスリット５０が隣接して形成される。このように外周領域２０２に複数のスリット５０を旋回放射状に形成することによって、リードフレーム２０と半導体チップ１０との間に応力が発生した場合に、半導体チップ１０及びダイアタッチ材３０が搭載面２００のＺ軸方向に変位する。その結果、半導体チップ１０とリードフレーム２０の境界面への応力集中が緩和される。
したがって、半導体装置１によれば、半導体チップ１０とリードフレーム２０との剥離を抑制することができる。その結果、リードフレーム２０と半導体チップ１０との線膨張係数差によって発生する応力に起因する半導体装置１の破損や特性変動を抑制できる
また、弾性率の低い封止樹脂４０を使用することによって、リードフレーム２０に生じた変位量に応じて封止樹脂４０が変形しやすいようにする。これにより、半導体装置１の特性変動を更に抑制することができる。
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、図６に示すように、搭載面２００に対向する搭載部２１の裏面に、絶縁膜７０を介してヒートシンク８０を配置してもよい。ヒートシンク８０によって、半導体チップ１０で発生した熱を効果的に放熱することができる。
また、リードフレーム２０に１つの半導体チップ１０が搭載された例を示したが、リードフレーム２０に複数の半導体チップ１０を搭載してもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…半導体装置
１０…半導体チップ
１１…電極
２０…リードフレーム
２１…搭載部
２２…インナーリード
３０…ダイアタッチ材
４０…封止樹脂
５０…スリット
６０…ボンディングワイヤ
７０…絶縁膜
８０…ヒートシンク
２００…搭載面
２０１…中央領域
２０２…外周領域
２１０…境界線

Claims (4)

  1. 半導体チップと、
    前記半導体チップが配置される中央領域及び前記中央領域の周囲に隣接する外周領域を有するリードフレームと、
    前記リードフレームと前記半導体チップを固着するダイアタッチ材と、
    前記半導体チップを覆って前記リードフレーム上に配置される封止樹脂と
    を備え、
    前記リードフレームの前記外周領域に、前記中央領域と前記外周領域との境界から前記外周領域の外縁に向かって旋回しながら放射状に延伸する複数のスリットが形成され、前記スリットの幅が前記中央領域から遠ざかるにつれて広くなることを特徴とする半導体装置。
  2. 前記スリットが屈曲部を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記スリットが曲線状であることを特徴とする請求項１に記載の半導体装置。
  4. 前記封止樹脂のヤング率が１４Ｇｐａ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
JP2013247145A 2013-11-29 2013-11-29 半導体装置 Expired - Fee Related JP6081903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013247145A JP6081903B2 (ja) 2013-11-29 2013-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013247145A JP6081903B2 (ja) 2013-11-29 2013-11-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2015106609A true JP2015106609A (ja) 2015-06-08
JP6081903B2 JP6081903B2 (ja) 2017-02-15

Family

ID=53436579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013247145A Expired - Fee Related JP6081903B2 (ja) 2013-11-29 2013-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JP6081903B2 (ja)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834931A (ja) * 1981-08-26 1983-03-01 Toshiba Corp 半導体装置
JPS60118252U (ja) * 1984-01-18 1985-08-09 沖電気工業株式会社 樹脂封止半導体装置用リ−ドフレ−ム
JPS63249341A (ja) * 1987-04-06 1988-10-17 Tomoegawa Paper Co Ltd 半導体装置
JPH01147836A (ja) * 1987-12-03 1989-06-09 Shinko Electric Ind Co Ltd 半導体装置
JPH01227462A (ja) * 1988-03-08 1989-09-11 Matsushita Electron Corp リードフレーム
JPH05114688A (ja) * 1991-10-23 1993-05-07 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH08204106A (ja) * 1995-01-25 1996-08-09 Nec Corp 樹脂封止型半導体装置
JPH09289269A (ja) * 1996-04-19 1997-11-04 Hitachi Ltd 半導体装置
JPH10313090A (ja) * 1997-05-14 1998-11-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JP2002198486A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 半導体装置
JP2002217358A (ja) * 2001-01-12 2002-08-02 Kyocera Corp 半導体装置
JP2004312053A (ja) * 2004-08-09 2004-11-04 Renesas Technology Corp 半導体装置
JP2007311579A (ja) * 2006-05-19 2007-11-29 Matsushita Electric Ind Co Ltd リードフレームおよびこれを使用した半導体装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834931A (ja) * 1981-08-26 1983-03-01 Toshiba Corp 半導体装置
JPS60118252U (ja) * 1984-01-18 1985-08-09 沖電気工業株式会社 樹脂封止半導体装置用リ−ドフレ−ム
JPS63249341A (ja) * 1987-04-06 1988-10-17 Tomoegawa Paper Co Ltd 半導体装置
JPH01147836A (ja) * 1987-12-03 1989-06-09 Shinko Electric Ind Co Ltd 半導体装置
JPH01227462A (ja) * 1988-03-08 1989-09-11 Matsushita Electron Corp リードフレーム
JPH05114688A (ja) * 1991-10-23 1993-05-07 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
US5874773A (en) * 1994-09-01 1999-02-23 Hitachi, Ltd. Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH08204106A (ja) * 1995-01-25 1996-08-09 Nec Corp 樹脂封止型半導体装置
US5712507A (en) * 1995-01-25 1998-01-27 Nec Corporation Semiconductor device mounted on die pad having central slit pattern and peripheral slit pattern for absorbing
JPH09289269A (ja) * 1996-04-19 1997-11-04 Hitachi Ltd 半導体装置
JPH10313090A (ja) * 1997-05-14 1998-11-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JP2002198486A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 半導体装置
JP2002217358A (ja) * 2001-01-12 2002-08-02 Kyocera Corp 半導体装置
JP2004312053A (ja) * 2004-08-09 2004-11-04 Renesas Technology Corp 半導体装置
JP2007311579A (ja) * 2006-05-19 2007-11-29 Matsushita Electric Ind Co Ltd リードフレームおよびこれを使用した半導体装置

Also Published As

Publication number Publication date
JP6081903B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
US7834433B2 (en) Semiconductor power device
JP5900620B2 (ja) 半導体装置
JP6520437B2 (ja) 半導体装置
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
US20090189261A1 (en) Ultra-Thin Semiconductor Package
WO2018154635A1 (ja) 半導体装置
US20180158758A1 (en) Leadframe and method of manufacturing the same
WO2013140928A1 (ja) 半導体デバイス
JP5387715B2 (ja) 半導体デバイス
JP7192789B2 (ja) 半導体装置
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
CN109216312B (zh) 半导体组件
WO2014132826A1 (ja) 半導体装置
WO2013172139A1 (ja) 半導体デバイス
WO2013150890A1 (ja) 半導体デバイス
JP6081903B2 (ja) 半導体装置
JPH0357251A (ja) 半導体装置
TWI351745B (en) Semiconductor package and heat slug thereof
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2015097237A (ja) 半導体装置
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
JP2008311326A (ja) 半導体装置
KR100920052B1 (ko) 반도체 패키지용 리드 프레임
JP2016031948A (ja) 半導体装置
JP2008205336A (ja) 樹脂封止型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170119

R150 Certificate of patent or registration of utility model

Ref document number: 6081903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees