JPH0357251A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0357251A
JPH0357251A JP1191426A JP19142689A JPH0357251A JP H0357251 A JPH0357251 A JP H0357251A JP 1191426 A JP1191426 A JP 1191426A JP 19142689 A JP19142689 A JP 19142689A JP H0357251 A JPH0357251 A JP H0357251A
Authority
JP
Japan
Prior art keywords
lead frame
heat
semiconductor device
pellet
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1191426A
Other languages
English (en)
Inventor
Yoshinori Murata
村田　義則
Heiji Moroshima
諸島　平治
Akihiro Koike
明弘 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1191426A priority Critical patent/JPH0357251A/ja
Publication of JPH0357251A publication Critical patent/JPH0357251A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に適用して有効な技術に関するも
ので、例えば、パワー型のダイオードに利用して有効な
技術に関するものである。
［従来の技術］ 整流性を有する半導体装置として、ＰＮ接合型のツェナ
ーダイオードや、金属と半導体との接触により形威され
るショットキーダイオード等が知られており、上記ＰＮ
接合型のダイオードにはペレットのＰＮ接合形或側に突
起電極を有するものが知られている。このＰＮ接合形成
側に突起電極を有するダイオードの一例を示したのが第
５図である、 同図において，符号１はペレットを示しており、このペ
レット■には、第６図に拡大して示されるように，点線
で示されるＰＮ接合而２形或側に突起電極３が形成され
ている。該ペレット１は、第５図に示されるように，上
記突起電極３を上にして外部リード４ａと一体となった
リードフレーム４のインナ一部分４ｂに載置されており
、このペレット１の突起電極３の反対側に形威される裏
面電極（図示せず）は、上記インナ一部分４ｂに、例え
ば半田（またはＡｇペースト、Ａｕ−Ｓｊ共晶等）６に
より接着されている。一方上記突起電極３は、上記リー
ドフレーム４に対峙する他方のリードフレーム５のイン
ナ一部分５ｂに一端が載置，固着されるアーム（または
ワイヤー）８の他端に，例えば半田７等により接着され
ており，上記ペレット１，リードフレーム４，５のイン
ナー部分４ｂ，５ｂ、アーム（またはワイヤー）８はレ
ジン９によりモールドされた状態となっている。
なお、第５図における符号５ａはリードフレーム５のア
ウタ一部分を、５１はアーム８とリードフレーム５とを
接合する、例えば半田をそれぞれ示している。
ここで、上記半導体装置が動作を行なうと、主に整流作
用が行なわれるＰＮ接合部２において発熱が行なわれ、
この熱は、レジン９の熱伝導性が悪いために該レジン９
からはあまり放熱されず、主に第７図に示される２種類
の伝熱経路１３，１４を伝ってパッケージ外に放熱され
る。一方の経路１３は、ＰＮ接合部２からシリコン基板
．接着ＷＪ６、リードフレーム４を介してパッケージ外
に出る経路であり、他方の経路１４は、ＰＮ接合部２か
ら突起電極３、接着［７．アーム（またはワイヤー）８
，リードフレーム５を介してパッケージ外に出る経路で
ある。
なお，上記経路を示す矢印１３．１４の太さは伝熱量を
示している。
［発明が解決しようとする課題］ しかしながら、上記半導体装置においては以下の問題点
がある。
すなわち、一方の経路ｌ３は熱伝導性の悪いシリコン基
板を介しているために，経路１３を伝ってのパッケージ
外部への放熱効率が悪いという問題がある。また、ＰＮ
接合部２に近く、しかも上記の理由から発熱量の大半が
通過することになる突起電極３側の他方の経路１４は，
アーム８を介しているために伝熱距離が長く、しかも該
アーム８はリードフレーム５より小さいために熱抵抗が
大きくなっており、こちら側を伝ってのパッケージ外部
への放熱効率も悪いという問題点がある。
その上、アーム８の代わりに細いワイヤーを使用してい
る半導体装置においては熱抵抗がさらに大きくなること
から，その放熱効率がより悪くなるという問題点がある
６ このように、上記従来技術の半導体装置においては、何
れの経路１３．１４も放熱性が悪いといった問題点があ
り、しかもこの放熱性の悪さからサージ耐量が低くなる
といった問題点もあった。
本発明は係る問題点に鑑みなされたものであって、放熱
性及びサージ耐量が向上された半導体装置を提供するこ
とを目的としている。
［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば，下記のとおりである。
すなわち、ＰＮ接合形成側に突起電極を有するペレット
をリードフレーム上に搭載してなる半導体装置において
、前記ペレットを前記リードフレーム上に前記突起電極
を介して搭載するようにしたものである。
［作用］ 上記した手段によれば、ペレットをリードフレーム上に
突起電極を介して搭載するようにしたので、ＰＮ接合部
に近く，発熱量の大半が通過することになる突起電極が
直接リードフレームに接触し、この突起電極側の伝熱経
路の距離が無５駄なく短くされて熱抵抗が低減されると
共に，該リードフレームの熱伝導性は比較的良いという
作用により、良好に突起電極側の伝熱経路より伝熱が行
なわれるようになり、放熱性及びサージ耐量を向上する
という上記目的が達或されることになる。
［実施例］ 以下、本発明の実施例を図面を参照しながら説明する。
第１図には本発明に係る半導体装置の第１実施例が示さ
れている。
この第１実施例の半導体装置はＰＮ接合型のツェナーダ
イオードで、ＰＮ接合形戒面２２側に突起電極２３を有
するものであって、この第１実施例の半導体装置にあっ
ては，ペレット２ｌはリードフレーム２４上に突起電極
２３を介して搭載されている。すなわち、従来技術で説
明したべレソト１を逆さにしてリードフレーム２４上に
搭載した格好になっている。この突起電極２３とリード
フレーム２４のインナ一部分２４ｂとは電気的にかつ熱
的に導通となるように，例えば半田２６により接着され
ており，ペレット２１の突起電極２３の反対側に形成さ
れる裏面電極（図示せず）は、上記リードフレーム２４
に対峙する他方のリードフレーム２５のインナ一部分２
５ｂに一端が載置、固着されるアーム２８の他端に、例
えば半田２７等により接着されている。そして、上記ペ
レット２１、リードフレーム２４．２５のインナ一部分
２４ｂ，２５ｂ、アーム２８はレジン２９によりモール
ドされた状態となっている。
むお、第１図における符号２４ａ，２５ａはリードフレ
ーム２４．２５のアウタ一部分を、５０はアーム２８と
リードフレーム２５とを接合する，例えば半田をそれぞ
れ示している。
従って、該半導体装置が動作を行なうと、主に整流作用
が行なわれるＰＮ接合部２２において発熱が行なわれ、
この熱は、レジン２９の熱伝導性が悪いために該レジン
２９からはあまり放出されず、主に第２図に示される２
種類の伝熱経ｇ１１，１２を伝ってパッケージ外に放出
される。一方の経路１２は、ＰＮ接合部２２からシリコ
ン基板、接着層２７、アーム２８、リードフレーム２５
を介してパッケージ外に出る経路であり，他方の経路１
工は、ＰＮ接合部２２から突起電極２３、接着暦２６，
リードフレーム２４を介してパノケージ外に出る経路で
ある。
なお、上記経路を示す矢印１１．１２の太さは第７図と
同様に伝熱量を示しており，その太さは第７図のものと
比較できるものとなっている。
ここで，上記経路ｌ２は，前述のように伝熱性の悪いシ
リコン基板，伝熱距離を長くし熱抵抗を大きくするアー
ム２８を介しているので．こちら側の経路の放熱効率は
従来技術（第７図参照）に比べてさほど改善されていな
いが，突起電極２３側の経路工１は．ＰＮ接合部２２に
近く，シかも逆側には熱伝導性の悪いシリコン基板があ
るために発熱量の大半が通過することになる突起電極２
３が直接リードフレーム２４に接触し、この突起電極２
３側の伝熱経路工１の距離が無駄なく短くされており、
しかもリードフレーム２４の熱伝導性はそれ自体ワイヤ
ーやアームに比べて太くされており比較的良いので，こ
ちら側の放熱効率は従来技術（第７図参照）に比べて極
めて向上されており，それに伴いサージ耐量の増大（向
上）も図られている。
囚に、本発明者の実験によれば、その数値は製品によっ
て異なるが、ｌワット（Ｗ）クラスのツェナーダイオー
ドの場合，熱抵抗で最高１０％、サージ耐量で最高１５
％の向上が確認された。
このように構成される半導体装置によれば次のような効
果を得ることができる。
すなわち、ペレット２１をリードフレーム２４上に突起
電極２３を介して搭載するようにしたので、ＰＮ接合部
２２に近く、発熱量の大半が通過することになる突８電
極２３が直接リードフレーム２４に接触し、この突起電
極２３側の伝熱経路の距離が無駄なく短くされて熱抵抗
が低減されると共に、該リードフレーム２４の熱伝８性
は比較的良いという作用により、良好に突起電極２３側
の伝熱経路１１より伝熱が行なわれるようになり、放熱
性及びサージ耐量の向上が図られるようになる． しかもこの第１実施例においては，第２図に示されるよ
うに、突起電極２３の高さＸは７０μｍ以上とされ，従
来技術のそれの高さ４０〜５０μｍの約１．５倍とされ
ており，すなわちリードフレーム２４のインナ一部分２
４ｂの上面とペレット２１の突起電極２３側の端面との
間の長さＹが従来に比べて長くされており、長さＹが短
い従来技術において往々に生じていた半田２６のペレッ
ト２１の側端面への接触がなされないようになっている
。つまり、シリコンが剥き出しになっているペレット２
１の側端面への半田２６の接触が回避されるようになっ
ており、その接触により発生するショート不良の防止が
なされるようになっている。
また、この第１実施例においては、ア〜ム２８のペレッ
ト２１に対する接合部分２７の面積が、従来技術で説明
した突起電極３に対する接合部分７のそれより大きくな
っているので，組立歩留りが向上するという効果も期待
できるようになっている。
第３図には本発明に係る半導体装置の第２実施例が示さ
れている。
この第２実施例の半導体装置が第１実施例のそれと違う
点は、ペレット２１の突起電極２３、裏面電極にそれぞ
れ接続されるリードフレーム２４，２５を、インナーの
部分からその裏面がレジン２９より外部に露出するリー
ドフレーム３４．３５に代えた点である。
このように構威しても先の第１実施例と同様な効果を得
ることができるというのはいうまでもなく、その上、上
述のようにインナーの部分からその裏面がレジン２９よ
り外部に露出しているので，その放熱効率は第１実施例
のそれよりさらに高められている。
第４図には本発明に係る半導体装置の第３実施例が示さ
れている． この第３実施例の半導体装置が第工実施例のそれと違う
点は，ペレット２ｌの裏面電極をアーム２８を介さずに
、直接リードフレーム４５に接続した点である。
このように構威しても先の第１実施例と同様な効果を得
ることができるというのはいうまでもなく、その上、上
述のようにペレット２１の裏面電極を直接リードフレー
ム４５に接続するようにしているので、太さが多少細く
されているアーム２８において生じる熱抵抗の増大が回
避され、その放熱効率は第１実施例のそれよりさらに高
められるようになっており、しかも別体のアーム２８の
コスト分を削減することが可能となっている。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例おいては、半導体装置をツェナーダ
イオードとしているが，これに限定されるものではなく
、ＰＮ接合形成側に突起電極を有するペレットをリード
フレーム上に搭載してなる半導体装置全てに対して適用
可能であり、発熱量の大きいパワー型のダイオード等に
適用すれば特に有効である。
［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、ＰＮ接合形成側に突起電極を有するペレット
をリードフレーム上に搭載してなる半導体装置において
、前記ペレットを前記リードフレーム上に前記突起電極
を介して搭載するようにしたので、ＰＮ接合部に近く、
発熱量の大半が通過することになる突起電極が直接リー
ドフレームに接触し、この突起電極側の伝熱経路の距離
が然駄なく短くされて熱抵抗が低減されると共に、該リ
ードフレームの熱伝導性は比較的良いということから，
良好に突起電極側の伝熱経路より伝熱が行なわれるよう
になる。その結果、放熱性及びサージ耐量の向上を図る
ことが可能になる。
【図面の簡単な説明】
第ｌ図は本発明に係る半導体装置の第ｌ実施例の縦断面
図， 第２図は同上実施例の半導体装置の伝熱経路図、第３図
は本発明に係る半導体装置の第２実施例の縦断面図、 第４図は本発明に係る半導体装置の第３実施例の縦断面
図、 第５図は従来技術に係る半導体装置の縦断面図、第６図
は従来技術に係る半導体装置に用いられるペレットの拡
大図、 第７図は従来技術に係る半導体装置の伝熱経路図である
。 ２１・・・・ペレット、２２・・・・ＰＮ接合面、２３
・・・・突起電極、２４．３４・・・・リードフレーム
。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図

Claims (1)

  1. 【特許請求の範囲】 １、ＰＮ接合形成側に突起電極を有するペレットをリー
    ドフレーム上に搭載してなる半導体装置において、前記
    ペレットを前記リードフレーム上に前記突起電極を介し
    て搭載するようにしたことを特徴とする半導体装置。 ２、前記半導体装置はダイオードであることを特徴とす
    る特許請求の範囲第１項記載の半導体装置。 ３、前記ペレットはレジンモールドされていることを特
    徴とする特許請求の範囲第１項または第２項記載の半導
    体装置。
JP1191426A 1989-07-26 1989-07-26 半導体装置 Pending JPH0357251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1191426A JPH0357251A (ja) 1989-07-26 1989-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1191426A JPH0357251A (ja) 1989-07-26 1989-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0357251A true JPH0357251A (ja) 1991-03-12

Family

ID=16274417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1191426A Pending JPH0357251A (ja) 1989-07-26 1989-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0357251A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999063594A1 (fr) * 1998-05-29 1999-12-09 Rohm Co., Ltd. Dispositif a semi-conducteurs
EP1187204A2 (en) * 2000-09-04 2002-03-13 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
KR100444172B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 멀티 칩 반도체 패키지
US6833607B2 (en) * 2001-11-30 2004-12-21 Oki Electric Industry Co., Ltd. Resin-molded semiconductor device that includes at least one additional electronic part
JP2006060106A (ja) * 2004-08-23 2006-03-02 Origin Electric Co Ltd リード部材及び表面実装型半導体装置
KR100483500B1 (ko) * 1996-03-06 2006-05-04 제너랄 세미컨덕터 아일랜드 전자소자제조용프레임과,전자소자의제조방법및그전자소자
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
WO2009150787A1 (ja) 2008-06-11 2009-12-17 株式会社コスモス 容器の蓋開け器
DE10393769B4 (de) * 2002-11-22 2012-09-27 International Rectifier Corporation Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483500B1 (ko) * 1996-03-06 2006-05-04 제너랄 세미컨덕터 아일랜드 전자소자제조용프레임과,전자소자의제조방법및그전자소자
WO1999063594A1 (fr) * 1998-05-29 1999-12-09 Rohm Co., Ltd. Dispositif a semi-conducteurs
US6603148B1 (en) 1998-05-29 2003-08-05 Rohm Co., Ltd. Semiconductor device
EP1187204A2 (en) * 2000-09-04 2002-03-13 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
EP1187204A3 (en) * 2000-09-04 2004-05-06 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US6833607B2 (en) * 2001-11-30 2004-12-21 Oki Electric Industry Co., Ltd. Resin-molded semiconductor device that includes at least one additional electronic part
KR100444172B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 멀티 칩 반도체 패키지
DE10393769B4 (de) * 2002-11-22 2012-09-27 International Rectifier Corporation Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
JP2006060106A (ja) * 2004-08-23 2006-03-02 Origin Electric Co Ltd リード部材及び表面実装型半導体装置
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
WO2009150787A1 (ja) 2008-06-11 2009-12-17 株式会社コスモス 容器の蓋開け器

Similar Documents

Publication Publication Date Title
US8466548B2 (en) Semiconductor device including excess solder
TWI255532B (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
JP2004172489A (ja) 半導体装置およびその製造方法
JP7238277B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP3630070B2 (ja) 半導体チップおよび半導体装置
JPH09260550A (ja) 半導体装置
JP2008543055A (ja) バックサイド・ヒートスプレッダを用いる集積回路ダイ取り付け
JP2010171181A (ja) 半導体装置
US20100123243A1 (en) Flip-chip chip-scale package structure
JPH0357251A (ja) 半導体装置
JP3922809B2 (ja) 半導体装置
KR950006970B1 (ko) 반도체 장치 및 그 제조방법
US6876067B2 (en) Semiconductor device
JPS6149446A (ja) 樹脂封止型半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
TW582106B (en) Package and manufacturing method thereof
JPH01115127A (ja) 半導体装置
TWI351745B (en) Semiconductor package and heat slug thereof
JPH04174547A (ja) 表面実装型電力用半導体装置
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JPS6129162A (ja) 半導体装置
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
TWI237361B (en) Chip package structure
JPH04317360A (ja) 樹脂封止型半導体装置
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法