JP2531963B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2531963B2
JP2531963B2 JP30646187A JP30646187A JP2531963B2 JP 2531963 B2 JP2531963 B2 JP 2531963B2 JP 30646187 A JP30646187 A JP 30646187A JP 30646187 A JP30646187 A JP 30646187A JP 2531963 B2 JP2531963 B2 JP 2531963B2
Authority
JP
Japan
Prior art keywords
semiconductor device
metal film
layer
die pad
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30646187A
Other languages
English (en)
Other versions
JPH01147836A (ja
Inventor
満晴 清水
浩文 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP30646187A priority Critical patent/JP2531963B2/ja
Publication of JPH01147836A publication Critical patent/JPH01147836A/ja
Application granted granted Critical
Publication of JP2531963B2 publication Critical patent/JP2531963B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関するもので、特にダイパッド
の改良された構造を有する半導体装置に関するものであ
る 〔従来の技術〕 従来の半導体装置は、第1図に示すようなダイパッド
1、リード2およびサポートバー3を備えたリードフレ
ームが用いられ、そのダイパッド1の上に第2図に示す
ようにダイボンディング接着層5を介して半導体ペレッ
ト4を固着し、該ペレット上に形成された電極7とリー
ド2とを接続したボンディングワイヤー6とを共に封止
用樹脂8により一体化した構造を有する。
〔発明が解決しようとする問題点〕
この場合、ダイパッド1と、封止用樹脂8の熱膨張係
数に差があるために封止用樹脂8とリードフレームのダ
イパッド1の裏面との間の密着性が悪く、この間にリー
ド2と封止用樹脂8との界面などの外部から侵入した水
分が溜まり易く、半導体装置を回路基板などに実装する
際のはんだ付け工程の加熱処理の際、これがもとで水分
が急激に膨張して内部応力が生じ封止用樹脂にクラック
が発生するなどの問題点を有する。
〔問題点を解決するための手段〕
本発明は上記の実情に鑑みてなされたものであり、本
発明の半導体装置は、厚さ方向に貫通孔が設けられたダ
イパッドの上に、金属膜よりなる支持体と、該支持体を
ダイパッドに固定するための接着層とからなる金属フィ
ルムが接合されており、該金属製フィルムを介して半導
体ペレットが固着され、該半導体ペレットが樹脂封止さ
れてなることを特徴とする。
また、支持体の半導体ペレットが固着される面に表面
処理層が形成されていることを特徴とする。
また、表面処理層が、めっき層、樹脂層、または粗面
処理層であることを特徴とする。
〔実施例〕
次に本発明を図面により説明する。
本発明の半導体装置の一例は第3図(A)、(B)に
示す断面図のとおりで、同図(A)はダイパッドとして
厚さ方向に貫通孔1−2を設けたダイパッド1−1を用
い、このダイパッドの上に支持体9の下面に接着層10を
設けた金属製フィルムを重ねて接合し、更に支持体9の
もう一方の面にダイボンディング接着剤5を介して半導
体ペレット4を固着してある。又、半導体ペレット4上
の電極7とリード2とはボンディングワイヤー6によっ
て接続され、これらは封止用樹脂8により一体化されて
いる。又、同図(B)は厚さ方向に貫通孔1−2を設け
たダイパッド1−1の上に、下面に接着層10を付し、上
面にめっき層11a、又は樹脂層11b、又は粗面処理層11c
からなる表面処理層11を設けた支持体9からなる金属製
フィルムを重ねて接合し、その上にダイボンディング接
着剤5を介して半導体ペレット4が固着され、これらは
封止用樹脂8で一体化されている。
本発明の半導体装置のダイパッド1−1は貫通孔1−
2を有するため封止用樹脂8がこの中に入りこみ強固に
一体に結合しうるものであり、密着性を高めるものであ
る。
本発明の実施に当たっては、貫通孔を有するダイパッ
ドを備えた半導体装置であれば半導体ペレットの固着は
樹脂系接着剤に限定されるものではなく、例えばAu−Si
共晶合金などを用いた固着によるものであってもよい。
金属製フィルムには先に述べたように、半導体ペレッ
トを固着する側に表面処理層11を設けた方がより接着性
が完全となり、半導体装置の信頼性を高めることができ
る。
又、ダイパッドの厚さ方向に貫通孔1−2を穿孔する
手段は、例えばタングステンカーバイド等の素材のポン
チを用いてプレスにより打ち抜き加工することにより容
易に加工することができる。
次に本発明で用いられるダイパッドの平面図を示せば
第4図のとおりである。
すなわち(A)はダイパッド1−1に孔径φ0.3〜0.5
mmの貫通孔1−2を多数穿孔したものである。又(B)
はこれより大径の貫通孔を穿孔した場合、(C)、
(D)は正方形の貫通孔を穿孔した場合、(E)は三角
形の貫通孔を穿孔した場合、(F)は十字状の貫通孔を
穿孔した場合を示す。
次に本発明において用いられる金属製フィルムを構成
する材料について述べる。
支持体9は例えば厚さ10〜150μm、好ましくは25〜7
5μmの無酸素銅、42合金などの鉄−ニッケル合金、鉄
−ニッケル−コバルト合金、ステンレス等の金属膜が使
用される。
半導体ペレットを固着するダイボンディング接着剤5
は、金属製フィルムを構成する支持体9に十分接着力の
あるものを選択使用することが望ましく、この接着剤を
適当に選択することにより金属製フィルムに表面処理層
を設けることなく目的とする半導体装置を得られるが、
更に金属製フィルムの支持体9とダイボンディング接着
剤5との接着性を向上させるには、第3図(B)に示す
ように金属製フィルム表面が改良されていなければなら
ない。
すなわち、この接着性の向上を達成するために、金め
っき、銀めっき、ニッケルめっきなどのめっき層11a
が、1〜10μmのめっき厚となるように施される。又、
このめっき層に代えてポリイミド樹脂、エポキシ樹脂、
ポリエステル樹脂等の熱硬化性樹脂もしくは約300℃以
上の融点を有する熱可塑性樹脂からなる樹脂層11bが、
通常1〜10μmとなるように塗布し、熱硬化される。
このように金属製フィルム表面にめっき層11aを形成
したり、樹脂層11bの材質を前記のダイボンディング接
着剤5と親和性のあるものを選択することにより極めて
容易にかつ強力に接着し、ダイボンディングの信頼性を
高めることができる。又、更に、このめっき層11aや樹
脂層11bに代えて圧延加工などによるマット加工、化学
エッチング、エンボス加工、マット艶消し加工等の粗面
処理を施すことにより、微細な凹凸を有する粗面処理層
11cを設けて接着性を向上させることができる。これに
よればダイパッド1−1の厚さや重量を増大させること
なく、強固な接着を実現した半導体装置を提供すること
ができる。
このように支持体9の表面にめっき層11a、又は樹脂
層11b、又は粗面処理層11cの表面処理層11を設けること
によりダイボンディングの信頼性を向上させることがで
きる。
なお、ダイボンディング接着剤5を、金属製フィルム
の半導体ペレット4が固着される側の表面にあらかじめ
ダイボンディング用接着層として形成しておくことによ
り、該フィルムをダイパッドに接着して半導体ペレット
を搭載する際の工程を簡略化することができる。
ダイパッド1−1上の金属製フィルムの下面の接着層
10には耐熱性エポキシ樹脂、ポリイミド樹脂等を5〜50
μm、好ましくは20〜30μmの塗布厚となるように半硬
化の状態で塗布して形成される。この場合、接着層10と
しては、これらの樹脂に代えて、はんだなどのろう材を
用いたり、スポット溶接などの方法により、金属製フィ
ルムを直接ダイパッドに接着してもよい。このような層
構成および材料よりなる金属製フィルムは通常例えば原
反を幅3〜10mm、長さ200〜300mのフィルム状に加工さ
れ、リールに巻回されて供給することができ、その場
合、半導体ペレットの寸法に合わせて裁断した上で所定
のリードフレームに適用され接着される。
このようにして得られた金属製フィルム/リードフレ
ーム積層体は前記第3図に示した構成に組み込まれ、本
発明の半導体装置を得ることができる。
実施例1. 厚さ76μmの無酸素銅フィルム(C102古河電工社製)
からなる支持体9の片面に接着層10としてアクリル樹脂
(巴川製紙所製)を半硬化(Bステージ)になるよう
に、かつ150℃、3分間加熱条件で乾燥後の塗布厚が25
μmとなるように塗布し、金属製フィルムを作成した。
得られた金属製フィルムを所望の大きさに切断して第
4図(A)に示す形状のダイパッド1−1(リードフレ
ームは鉄系、銅系等の金属板例えば、鉄−ニッケル合金
板を打ち抜き加工してなる)に接着層10により加熱接着
した後、第3図(A)に示すような半導体装置を組立て
た。
得られた半導体装置について、実装試験による信頼性
を見たところ、安定した接着性が確認された。又、ワイ
ヤーボンダビリティーも良好で樹脂封止したときワイヤ
ー流れもなく信頼性のある半導体装置を構成することが
でき、又85℃、85%RH(相対湿度)の雰囲気にて24時間
放置後260℃のはんだ浴に3秒間浸漬したのちプレッシ
ャークッカーテスター(PCT)にて250時間試験したが全
く異常がなかった。
実施例2. 実施例1における支持体9としてステンレスフィルム
(三菱金属社製)を使用した以外は実施例1と同様にし
て本発明の半導体装置を組立てた。
得られた半導体装置について実装試験による信頼性を
見たところ、安定した接着が確認された。又、ワイヤー
ボンダビリティーも良好で信頼性のある半導体装置を構
成することができた。又85℃、85%RHの雰囲気にて24時
間放置後、260℃のはんだ浴に3秒間浸漬したのちPCTに
て250時間試験したが、全く異常がなかった。
実施例3. 厚さ76μmの無酸素銅フィルム(C102古河電工社製)
からなる支持体9の片面にめっき層11aとして銀めっき
皮膜を設けた。
この際めっき厚は3μmで、10A/dm2の陰極電流密
度、浴温75℃の条件にてめっきを行った。
次に前記めっき層11aの反対側の支持体面に接着層10
としてアクリル樹脂(巴川製紙所製)を半硬化(Bステ
ージ)になるよう、かつ150℃、3分間の加熱条件で乾
燥後の塗布厚が25μmとなるように塗布し本発明の金属
製フィルムを作成した。得られた金属製フィルムを第4
図(B)に示したリードフレームのダイパッドに接着層
10により加熱接着した後、第3図(B)に示す半導体装
置を組立てた。得られた半導体装置について、実装試験
による信頼性を見たところ、安定した接着が確認され
た。又、ワイヤーボンダビリティーも良好で信頼性のあ
る半導体装置を構成することができた。
実施例4. 実施例1の支持体9の片面に樹脂層11bとしてポリエ
ステル樹脂からなる熱硬化性樹脂層を設けた。この際の
塗布厚は5μmで、150℃、2分間の乾燥後、250℃、5
分間の条件で完全に硬化した。しかる後、反対側面に実
施例1に使用した接着層10を設けて本発明の金属製フィ
ルムを作成しした。
得られた金属製フィルムを第4図(C)に示したリー
ドフレームのダイパッドに接着層10により加熱接着した
後第3図(B)に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性
を見たところ、安定した接着が確認された。又、ワイヤ
ーボンダビリティーも良好で信頼性のある半導体装置を
構成することができた。
実施例5. 実施例1の支持体9に表面粗さRaが0.2〜0.3μm、Rm
axが1〜2μmとなるように圧延加工によるマット処理
を施し、粗面処理槽11cを設けた金属製フィルムを作成
し、得られた金属製フィルムを第4図(D)に示したリ
ードフレームのダイパッドに接着層10により加熱接着し
た後、第3図(B)に示す半導体装置を組立てた。
得られた半導体装置について実装試験による信頼性を
見たところ、安定した接着が確認された。又ワイヤーボ
ンダビリティーも良好で信頼性のある半導体装置を構成
することができた。
実施例6. 実施例1の支持体9の片面に銀粉末とポリイミド樹脂
とを混合した導電性の樹脂からなる樹脂層5を設けた。
この際の塗布厚は5μmで、150℃、2分間の乾燥後、2
50℃、5分間の条件で完全に硬化した。しかる後、反対
側面に実施例1に使用した接着層10を設けて本発明の金
属製フィルムを作成した。
得られた金属製フィルムを第4図(E)に示したリー
ドフレームのダイパッドに接着層10により加熱接着した
後、第3図(A)に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性
を見たところ、安定した接着が確認された。又、ワイヤ
ーボンダビリティーも良好で信頼性のある半導体装置を
構成することができた。
〔発明の効果〕
本発明は上記の構成よりなるのでダイパッドと封止用
樹脂との密着性、すなわち封止性が向上し、ダイパッド
と封止用樹脂との熱膨張係数の差に伴う封止用樹脂のク
ラックの発生等を防止することができる。
特に本発明においては厚さ方向に貫通孔を有するダイ
パッドの上に金属製フィルムを介在させたのでペースト
状ダイボンディング接着剤を用いて半導体ペレットをダ
イパッドに搭載する際、該ダイボンディング接着剤が貫
通孔を通してダイパッドの裏面に垂れることを防止する
ことができる。
さらに、金属製フィルムは、熱伝導性が優れているた
め、半導体ペレットより発生する熱の放散性を向上させ
ることができる。
又、金属製フィルムの表面にあらかじめダイボンディ
ング接着剤を形成しておくことにより、金属製フィルム
をダイパッドに接着して半導体ペレットを搭載する際の
工程を簡略化することも可能である。
又、金属製フィルムを構成する支持体の表面側にめっ
き層、樹脂層又は粗面処理層といった表面処理層を設け
たものは、十分強固なダイボンディング強度を得ること
ができるし、層厚が薄くて済むので半導体装置の軽量小
型化に有効である。
又、導電性のダイボンディング接着剤を用いることに
より支持体が金属膜よりなることから、サポートバーあ
るいはリードのうちのグランドリードより金属製フィル
ムの支持体、めっき層または粗面処理層へワイヤーボン
ディングすることにより半導体ペレット裏面からグラン
ドをとることが可能となる。
【図面の簡単な説明】
第1図はリードフレームの平面図、第2図は従来の半導
体装置の断面図、第3図(A)、(B)は本発明の半導
体装置の断面図、第4図(A)、(B)、(C)、
(D)、(E)、および(F)は本発明を構成するダイ
パッドの平面図である。 1,1−1……ダイパッド、1−2……貫通孔、2……リ
ード、3……サポートバー、4……半導体ペレット、5
……ダイボンディング接着剤、6……ボンディングワイ
ヤー、7……電極、8……封止用樹脂、9……支持体、
10……接着層、11……表面処理層。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】厚さ方向に貫通孔が設けられたダイパッド
    の上に、金属膜よりなる支持体と、該支持体をダイパッ
    ドに固定するための接着層とからなる金属製フィルムが
    接合されており、 該金属製フィルムを介して半導体ペレットが固着され、
    該半導体ペレットが樹脂封止されてなることを特徴とす
    る半導体装置。
  2. 【請求項2】支持体の半導体ペレットが固着される面に
    表面処理層が形成されていることを特徴とする特許請求
    の範囲第1項記載の半導体装置。
  3. 【請求項3】表面処理層が、めっき層、樹脂層、または
    粗面処理層であることを特徴とする特許請求の範囲第2
    項記載の半導体装置。
JP30646187A 1987-12-03 1987-12-03 半導体装置 Expired - Lifetime JP2531963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30646187A JP2531963B2 (ja) 1987-12-03 1987-12-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30646187A JP2531963B2 (ja) 1987-12-03 1987-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH01147836A JPH01147836A (ja) 1989-06-09
JP2531963B2 true JP2531963B2 (ja) 1996-09-04

Family

ID=17957289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30646187A Expired - Lifetime JP2531963B2 (ja) 1987-12-03 1987-12-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2531963B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
JPH05136320A (ja) * 1991-11-08 1993-06-01 Mitsui High Tec Inc リードフレームの製造方法
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
JP6063689B2 (ja) * 2012-10-01 2017-01-18 株式会社ニコン 中空パッケージ用容器及びその製造方法
JP6081903B2 (ja) * 2013-11-29 2017-02-15 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPH01147836A (ja) 1989-06-09

Similar Documents

Publication Publication Date Title
JP3285815B2 (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
US6291271B1 (en) Method of making semiconductor chip package
WO2007061112A1 (ja) 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US5994212A (en) Semiconductor device and method of manufacturing the same
JPH11328352A (ja) アンテナとicチップとの接続構造、及びicカード
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
WO2006009029A1 (ja) 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
US9147665B2 (en) High bond line thickness for semiconductor devices
US5403785A (en) Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US7825501B2 (en) High bond line thickness for semiconductor devices
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
JP2531963B2 (ja) 半導体装置
JP4403661B2 (ja) 放熱板を用いた部品の実装構造及びその製造方法
JP3812275B2 (ja) Tab用テープおよびbga構造
JPH08316641A (ja) 一括接続法による多層配線基板
JPS63249341A (ja) 半導体装置
JPH03206633A (ja) 半導体装置
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JPH0855856A (ja) 半導体装置とその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP2604621B2 (ja) 半導体素子収納用パッケージの製造方法
JP2005158771A (ja) 半導体装置およびその製造方法
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JP3403221B2 (ja) 配線基板付リードフレーム
JP2556881B2 (ja) 電気回路装置