JP2891427B2 - 半導体素子のＡｌ電極パッド構造 - Google Patents

半導体素子のＡｌ電極パッド構造

Info

Publication number
JP2891427B2
JP2891427B2 JP2497990A JP2497990A JP2891427B2 JP 2891427 B2 JP2891427 B2 JP 2891427B2 JP 2497990 A JP2497990 A JP 2497990A JP 2497990 A JP2497990 A JP 2497990A JP 2891427 B2 JP2891427 B2 JP 2891427B2
Authority
JP
Japan
Prior art keywords
alloy
pad
solder
solder bump
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2497990A
Other languages
English (en)
Other versions
JPH03229422A (ja
Inventor
俊典 小柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to JP2497990A priority Critical patent/JP2891427B2/ja
Publication of JPH03229422A publication Critical patent/JPH03229422A/ja
Application granted granted Critical
Publication of JP2891427B2 publication Critical patent/JP2891427B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子のAl電極パッド構造、詳しくは半
導体素子に半田バンプを接合するために形成されたパッ
ド構造に関する。
（従来技術とその課題） 従来一般的なAl電極パッド構造は、第３図（ｉ）に示
す如く半導体素子であるSiチップ１上に下地材２を形成
し、その上面にAl合金パッド３を形成した構造である。
尚、図中の４はSiO2層であり、前記下地材２は多結晶
Si、又はTi,TiN,W,Ti-W,Taなどである。
このAl電極パッド構造はフリップチップ法又はテープ
キャリア法により外部リードを接続するために、前記Al
合金パッド３上に半田バンプ５を接合してバンプ電極を
形成するものである（第３図（ii））。
本発明者は上記半田バンプ５を接合する方法として、
ワイヤボンディング法の採用を可能ならしめる半田材
料、すなわちPb,Sn,Inの何れか１つを主要元素とし、か
つ急冷凝固法によりワイヤー状に形成した半田材料を開
発し（特開昭63-301535号）、またAl合金パッド３上
に、その表面層の酸化物を除去する処理をすることなく
直接に前記バンプ５を接合させる方法及び半田材料を開
発している（特願平1-113977号）。
上記半田材料（ワイヤ）はその先端を加熱溶融してボ
ールを形成し該ボールをAl合金パッド３上に圧着してバ
ンプ５が形成され（第３図（ii））、その後にフラック
ス中にて加熱溶融（リフロー処理）して球状化させ（第
３図（iii））、あるいはリフロー処理することなく
（第３図（iv））、外部リード６にボンディングさせる
ものである。しかるに上記半田バンプ５が接合するAl合
金パッド３は、バンプ５接合時の加熱及びリフロー処理
の加熱又はボンディング時の加熱によって、その金属成
分が半田パンプ５にくわれる現象が起り（第３図（ii
i）（vi））、半田バンプ５の接合強度が低下する不具
合がみられた。本発明は斯る不具合を解消して半田バン
プの接合強度（半田ぬれ性）を確保し、半導体製品の信
頼性を高めるAl電極パッド構造を提供することを目的と
する。
（課題を解決するための手段） 斯る本発明のAl電極パッド構造は、半導体素子上に、
多結晶Si,Ti,TiN,W,Ti-W,Taの１種からなる下地材を形
成し、該下地材上にAl合金パッドを形成し、該パッド上
に半田バンプを接合させるパッド構造において、前記Al
合金パッドと下地材の間に、半田材料に対して相互溶解
度の小さな元素からなる下地膜を介在させたことを要旨
とする。上記下地膜としては、Cu,Ni,Ag,Pd,Au,Ptがあ
げられるが、後述の理由からCu又はNiが適当であり、ま
た接合強度を確保するために、下地膜の膜厚を100Å以
上とする。
（作用） 本発明によれば、Al合金パッドが半田バンプにその一
部又は全部がくわれた場合でも、半田バンプは下地膜に
堅固に接合して、その接合強度を確保する。
下地膜の厚さが100Å未満の場合には、薄すぎて、あ
るいはそれ自体も半田バンプにくわれて所定の接合強度
が得られない。半田バンプの材料との関係から、下地膜
としてCu又はNiを使用した場合、金属間化合物（CuSn,N
iSn）の粒界析出が促進され好ましい。
（実施例） 本発明の実施例を図面により説明すれば、第１図にお
いて、１はSiチップ、２は多結晶Siなどからなる下地
材、３はAl合金パッド、４はSiO2層、５は半田バンプ、
10は下地膜である。
Al合金パッド３はAl-SiまたはAl-Cu-Si等からなるAl
合金である。
半田バンプ５はPb,Sn,Inの何れかを１つを主要元素と
し、かつ急冷凝固法により作製された細い合金ワイヤー
を、前記Al合金パッド３上にワイヤボンディング法によ
り接合して形成せしめる。
上記半田バンプ５の素材である合金ワイヤーは所望に
より、Be,B,C,Mg,Sbなどの添加元素を含有せしめる。
下地膜10は前記Al合金パッド３と下地材２との間に介
在して形成される。半田バンプ５の材料との関係から、
Cu又はNiからなる下地膜10とした場合、金属間化合物
（CuSn,NiSn）の粒界析出が促進され好ましい。
而して、上記Al合金パッド３上に半田バンプ５を接合
した後に、リフロー処理を施こした場合、Al合金パッド
３は半田バンプ５にくわれるが（半田中に拡散する）、
該半田バンプ５は下地膜10に接合保持される（第２図
（ｉ））。
又、上記リフロー処理を施こすことなく、半田バンプ
５に外部リード６をボンディングした場合でも、Al合金
パッド３の一部が半田バンプ５にくわれるが、半田バン
プ５は残るAl合金パッド３及び下地膜10に接合して強固
に保持される（第２図（ii））。
尚、半田バンプ５に拡散したAl合金は該バンプ５の脆
化の要因になるが、半田バンプ５の材料に前述の如くSb
を添加させておくことにより、その脆化を防止すること
ができる。
今、下地膜10にCu,Niを使用して、その膜厚とリフロ
ー処理後の接合強度（半田ぬれ性）との関係を測定した
ら、次表の通りであった。
以上の結果から、下地膜10を形成しない試験番号１、
下地膜10の膜厚が100Å未満である試験番号2,試験番号
５は本発明の課題を達成し得ず、従って、下地膜10の膜
厚を100Å以上に設定した。
（効果） 本発明によれば、Al合金パッドがその上面に接合した
半田バンプにくわれた場合でも該バンプはAl合金パッド
下層の下地膜に接合して半導体素子との接合強度を確保
することができ、半田バンプの剥離を防止して歩留り率
を高めるとともに半導体製品の信頼性を向上させること
ができる。
【図面の簡単な説明】
第１図は本発明パッド構造の拡大断面図、第２図は本発
明の作用を説明する断面図、第３図は従来構造及びその
作用を説明する断面図である。 図中、１……Siチップ、２……下地材 ３……Al合金パッド、５……半田バンプ 10……下地膜 である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子に、多結晶Si,Ti,TiN,W,Ti-W,T
    aの１種からなる下地材を介してAl合金パッドを形成
    し、該パッド上に半田バンプを接合させるAl電極パッド
    構造において、上記Al合金パッドと下地材の間に、半田
    材料に対して相互溶解度の小さな元素であるCu又はNiか
    らなり、その膜厚が100Å以上である下地膜を介在させ
    たことを特徴とする半導体素子のAl電極パッド構造。
JP2497990A 1990-02-02 1990-02-02 半導体素子のＡｌ電極パッド構造 Expired - Lifetime JP2891427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2497990A JP2891427B2 (ja) 1990-02-02 1990-02-02 半導体素子のＡｌ電極パッド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2497990A JP2891427B2 (ja) 1990-02-02 1990-02-02 半導体素子のＡｌ電極パッド構造

Publications (2)

Publication Number Publication Date
JPH03229422A JPH03229422A (ja) 1991-10-11
JP2891427B2 true JP2891427B2 (ja) 1999-05-17

Family

ID=12153099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2497990A Expired - Lifetime JP2891427B2 (ja) 1990-02-02 1990-02-02 半導体素子のＡｌ電極パッド構造

Country Status (1)

Country Link
JP (1) JP2891427B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372548B2 (ja) * 1992-12-10 2003-02-04 株式会社豊田中央研究所 半田接合用表面処理構造体及びそれを用いた無フラックス半田付方法
JPH10233408A (ja) * 1997-02-21 1998-09-02 Nec Corp 金属接合構造及び半導体装置
JP3500032B2 (ja) * 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JPH03229422A (ja) 1991-10-11

Similar Documents

Publication Publication Date Title
US6346469B1 (en) Semiconductor device and a process for forming the semiconductor device
EP0435009B1 (en) Semiconductor package connecting method and semiconductor package connecting wires
TWI484608B (zh) 高溫應用所用之銲錫凸塊／凸塊下金屬層結構
US7501337B2 (en) Dual metal stud bumping for flip chip applications
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
JP2001351941A (ja) Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ
JP2001521288A (ja) チップスケールパッケージ及びその形成方法
JP2001196407A (ja) 半導体装置および半導体装置の形成方法
TW201115700A (en) Integrated circuit structure
JP3998703B2 (ja) 半導体装置用リードフレーム
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
JP2003338517A (ja) 基板上に無鉛はんだ合金を形成する方法
US5249732A (en) Method of bonding semiconductor chips to a substrate
JP2891427B2 (ja) 半導体素子のＡｌ電極パッド構造
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
JP2813409B2 (ja) 半導体チップの接続方法
Chen et al. Interfacial reactions of Ag and Ag-4Pd stud bumps with Sn-3Ag-0.5 Cu solder for flip chip packaging
JPH0845940A (ja) 半田ワイヤ及び半田バンプ電極
JPH028459B2 (ja)
JPS638136Y2 (ja)
JPS5815252A (ja) バンプ構造
JP3142912B2 (ja) はんだ材料
JP3308060B2 (ja) 半導体装置の実装方法
JP3091076B2 (ja) バンプ用微小金ボール
JPH05144872A (ja) バンプ電極の接合方法