JPH03229422A - 半導体素子のＡｌ電極パッド構造 - Google Patents
半導体素子のＡｌ電極パッド構造Info
- Publication number
- JPH03229422A JPH03229422A JP2497990A JP2497990A JPH03229422A JP H03229422 A JPH03229422 A JP H03229422A JP 2497990 A JP2497990 A JP 2497990A JP 2497990 A JP2497990 A JP 2497990A JP H03229422 A JPH03229422 A JP H03229422A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- solder
- pad
- solder bump
- alloy pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title 1
- 229910052782 aluminium Inorganic materials 0.000 title 1
- 229910000679 solder Inorganic materials 0.000 claims abstract description 41
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 17
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 5
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 5
- 229910052709 silver Inorganic materials 0.000 claims abstract description 5
- 229910052802 copper Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 12
- 229910045601 alloy Inorganic materials 0.000 abstract description 8
- 239000000956 alloy Substances 0.000 abstract description 8
- 229910052718 tin Inorganic materials 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 229910052738 indium Inorganic materials 0.000 abstract description 3
- 229910052745 lead Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 4
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 229910017758 Cu-Si Inorganic materials 0.000 abstract 1
- 229910017931 Cu—Si Inorganic materials 0.000 abstract 1
- 229910052697 platinum Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007712 rapid solidification Methods 0.000 description 2
- 229910005887 NiSn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子のＡｌ電極パッド構造、詳しくは半
導体素子に半田バンプを接合するために形成されたパッ
ド構造に関する。
導体素子に半田バンプを接合するために形成されたパッ
ド構造に関する。
（従来技術とその課題）
従来一般的なＡｌ電極パッド構造は、第３図（１）に示
す如く半導体素子であるｓ１チップ１上に下地材２を形
成し、その上面にＡＩ！合金パッド３を形成した構造で
ある。
す如く半導体素子であるｓ１チップ１上に下地材２を形
成し、その上面にＡＩ！合金パッド３を形成した構造で
ある。
尚、図中の４はＳｉ ０２層であり、前記下地材２は多
結晶Ｓ１、又はＴｉ 、 Ｔｉ Ｎ、 Ｗ、 ＴｉＷ、
Ｔａなどである。
結晶Ｓ１、又はＴｉ 、 Ｔｉ Ｎ、 Ｗ、 ＴｉＷ、
Ｔａなどである。
このＡｌ電極パッド構造はフリップチップ法又はテープ
キャリア法により外部リードを接続するために、前記１
１合金パツド３上に半田バンプ５を接合してバンプ電極
を形成するものである（第３図（ｉｉ） ）。
キャリア法により外部リードを接続するために、前記１
１合金パツド３上に半田バンプ５を接合してバンプ電極
を形成するものである（第３図（ｉｉ） ）。
本発明者は上記半田バンプ５を接合する方法として、ワ
イヤボンディング法の採用を可能ならしめる半田材料、
すなわちＰｂ、Ｓｎ、Ｉｎの何れか１つを主要元素とし
、かつ急冷凝固法によりワイヤー状に形成した半田材料
を開発しく特開昭６３−３０１５３５号）、またＡＩ！
合金パッド３上に、その表面層の酸化物を除去する処理
をすることなく直接に前記バンプ５を接合させる方法及
び半田材料を開発している（特願平１− 号）。
イヤボンディング法の採用を可能ならしめる半田材料、
すなわちＰｂ、Ｓｎ、Ｉｎの何れか１つを主要元素とし
、かつ急冷凝固法によりワイヤー状に形成した半田材料
を開発しく特開昭６３−３０１５３５号）、またＡＩ！
合金パッド３上に、その表面層の酸化物を除去する処理
をすることなく直接に前記バンプ５を接合させる方法及
び半田材料を開発している（特願平１− 号）。
上記半田材料（ワイヤ）はその先端を加熱溶融してボー
ルを形成し該ボールをＡＡ合金パッド３上に圧着してバ
ンプ５が形成され（第３図（ｉｉ））、その後にフラッ
クス中にて加熱溶融（リフロー処理）して球状化させ（
第３図（ｉｉｉ） ） 、あるいはりフロー処理するこ
となく （第３図（ｉｖ） ） 、外部リード６にボン
ディングさせるものである。しかるに上記半田バンプ５
が接合するＡｌ合金パッド３は、バンプ５接合時の加熱
及びリフロー処理の加熱又はホンディング時の加熱によ
って、その金属成分が半田バンプ５にくわれる現象が起
り（第３図（ｉｉｉ） （ｖｉ） ） 、半田バンプ５
の接合強度か低下する不具合がみられた。本発明は斯る
不具合を解消して半田ハンプの接合強度（半田ぬれ性）
を確保し、半導体製品の信頼性を高めるＡｌ電極パッド
構造を提供することを目的とする。
ルを形成し該ボールをＡＡ合金パッド３上に圧着してバ
ンプ５が形成され（第３図（ｉｉ））、その後にフラッ
クス中にて加熱溶融（リフロー処理）して球状化させ（
第３図（ｉｉｉ） ） 、あるいはりフロー処理するこ
となく （第３図（ｉｖ） ） 、外部リード６にボン
ディングさせるものである。しかるに上記半田バンプ５
が接合するＡｌ合金パッド３は、バンプ５接合時の加熱
及びリフロー処理の加熱又はホンディング時の加熱によ
って、その金属成分が半田バンプ５にくわれる現象が起
り（第３図（ｉｉｉ） （ｖｉ） ） 、半田バンプ５
の接合強度か低下する不具合がみられた。本発明は斯る
不具合を解消して半田ハンプの接合強度（半田ぬれ性）
を確保し、半導体製品の信頼性を高めるＡｌ電極パッド
構造を提供することを目的とする。
（課題を解決するための手段）
斯る本発明のＡｌ電極パッド構造は、上記Ａｌ合金パッ
ドの下層に、半田材料に対して相互溶解度の小さな元素
からなる下地膜を介在させたことを特徴とする。
ドの下層に、半田材料に対して相互溶解度の小さな元素
からなる下地膜を介在させたことを特徴とする。
上記下地膜としては、Ｃｕ、Ｎｉ 、Ａｇ、Ｐｄ。
Ａｕ、ＰＩが適当であり、その１種又は２種（１層又は
２層）以上を下地膜として形成し、接合強度を確保する
ために膜厚を１００Å以上とする。
２層）以上を下地膜として形成し、接合強度を確保する
ために膜厚を１００Å以上とする。
（作 用）
本発明によれば、Ａｌ合金パッドが半田バンプにその一
部又は前部がくわれた場合でも、半田バンプは下地膜に
堅固に接合して、その接合強度を確保する。
部又は前部がくわれた場合でも、半田バンプは下地膜に
堅固に接合して、その接合強度を確保する。
下地膜の厚さが１００人未満の場合には、薄すぎて、あ
るいはそれ自体も半田バンプにくわれて所定の接合強度
が得られない。
るいはそれ自体も半田バンプにくわれて所定の接合強度
が得られない。
（実施例）
本発明の実施例を図面により説明すれば、第１図におい
て、１はＳ１チツプ、２は多結晶８１などからなる下地
材、３はＡｌ合金パッド、４はＳ ｉ ０２ Ｍ！、５
は半田バンプ、１０は下地膜である。
て、１はＳ１チツプ、２は多結晶８１などからなる下地
材、３はＡｌ合金パッド、４はＳ ｉ ０２ Ｍ！、５
は半田バンプ、１０は下地膜である。
Ａｌ合金パッド３はＡＡ−８ｉ又はＡｌ−Ｃｕ−３ｉ等
からなるＡＩ！合金である。
からなるＡＩ！合金である。
半田バンプ５はＰｂ、Ｓｎ、Ｉｎの何れか１つを主要元
素とし、かつ急冷凝固法により作製された細い合金ワイ
ヤーを、前記Ａｌ合金パッド３上にワイヤボンディング
法により接合して形成せしめる。
素とし、かつ急冷凝固法により作製された細い合金ワイ
ヤーを、前記Ａｌ合金パッド３上にワイヤボンディング
法により接合して形成せしめる。
上記半田バンプ５の素材である合金ワイヤーは所望によ
り、Ｂｅ 、 Ｂ、 Ｃ，Ｍｇ 、 Ｓｂなどの
添加元素を含有せしめる。
り、Ｂｅ 、 Ｂ、 Ｃ，Ｍｇ 、 Ｓｂなどの
添加元素を含有せしめる。
下地膜１０は前記Ａｌ合金パッド３と下地材２との間に
介在して形成され、その材料としてＣｕ。
介在して形成され、その材料としてＣｕ。
Ｎｉ 、Ａｇ、Ｐｄ、Ａｕ、Ｐ＋の中から選択した１種
又は２種以上を使用し、特に半田バンプ５の材料との関
係てはＣｕ又はＮｉを使用した場合、金属間化合物（Ｃ
ｕ Ｓｎ 、 Ｎｉ Ｓｎ ）の粒界析出か促進され
好ましい。
又は２種以上を使用し、特に半田バンプ５の材料との関
係てはＣｕ又はＮｉを使用した場合、金属間化合物（Ｃ
ｕ Ｓｎ 、 Ｎｉ Ｓｎ ）の粒界析出か促進され
好ましい。
而して、上記Ａｌ合金パッド３上に半田バンプ５を接合
した後に１．リフロー処理を施こした場合、Ａｌ合金パ
ッド３は半田バンプ５にくわれるが（半田中に拡散する
）、該半田バンプ５は下地膜１０に接合保持される（第
２図（１））。
した後に１．リフロー処理を施こした場合、Ａｌ合金パ
ッド３は半田バンプ５にくわれるが（半田中に拡散する
）、該半田バンプ５は下地膜１０に接合保持される（第
２図（１））。
又、上記リフロー処理を施こすことなく、半田バンプ５
に外部リード６をボンディングした場合でも、Ａｌ合金
パッド３の一部が半田バンプ５にくわれるが、半田バン
プ５は残るＡｌ合金パッド３及び下地膜１０に接合して
強固に保持される（第２図（ｉｉ））。
に外部リード６をボンディングした場合でも、Ａｌ合金
パッド３の一部が半田バンプ５にくわれるが、半田バン
プ５は残るＡｌ合金パッド３及び下地膜１０に接合して
強固に保持される（第２図（ｉｉ））。
尚、半田バンプ５に拡散したＡｌ合金は該バンプ５の脆
化の要因になるが、半田バンプ５の材料に前述の如（Ｓ
ｂを添加させておくことにより、その脆化を防止するこ
とができる。
化の要因になるが、半田バンプ５の材料に前述の如（Ｓ
ｂを添加させておくことにより、その脆化を防止するこ
とができる。
今、下地膜ｌＯにＣｏ、Ｎ：を使用して、その膜厚とリ
フロー処理後の接合強度（半田ぬれ性）との関係を測定
したら、次表の通りであった。
フロー処理後の接合強度（半田ぬれ性）との関係を測定
したら、次表の通りであった。
又、下地膜１０にＡｇ、Ａｕ、Ｐｄ、Ｐｔを使用した場
合も同様の傾向が見られた。
合も同様の傾向が見られた。
従って、下地膜１０の膜厚を１００Å以上に設定した。
（効 果）
本発明によれば、Ａｌ合金パッドがその上面に接合した
半田バンプにくわれた場合でも該バンプはＡｌ合金パッ
ド下層の下地膜に接合して半導体素子との接合強度を確
保することができ、半田バンプの剥離を防止して歩留り
率を高めるとともに半導体製品の信頼性を向上させるこ
とかできる。
半田バンプにくわれた場合でも該バンプはＡｌ合金パッ
ド下層の下地膜に接合して半導体素子との接合強度を確
保することができ、半田バンプの剥離を防止して歩留り
率を高めるとともに半導体製品の信頼性を向上させるこ
とかできる。
第１図は本発明パッド構造の拡大断面図、第２図は本発
明の詳細な説明する断面図、第３図は従来構造及びその
作用を説明する断面図である。 図中、１・・・Ｓ１チツプ ２・・・下地材３・・
・Ａｌ合金パッド ５・・・半田バンプ１０・・・下地
膜 である。 特 許 出 願 人 田中電子工業株式会社 代 理 人 早 政 名 第１図 第２図 第３図 （ｉ） （ｉｉ） （ｉｉｉ） （１ｖ）
明の詳細な説明する断面図、第３図は従来構造及びその
作用を説明する断面図である。 図中、１・・・Ｓ１チツプ ２・・・下地材３・・
・Ａｌ合金パッド ５・・・半田バンプ１０・・・下地
膜 である。 特 許 出 願 人 田中電子工業株式会社 代 理 人 早 政 名 第１図 第２図 第３図 （ｉ） （ｉｉ） （ｉｉｉ） （１ｖ）
Claims (2)
- （１）半導体素子にＡｌ合金パッドを形成し該パッド上
に半田バンプを接合させるＡｌ電極パッド構造において
、上記Ａｌ合金パッドの下層に、半田材料に対して相互
溶解度の小さな元素からなる下地膜を介在させたことを
特徴とする半導体素子のＡｌ電極パッド構造。 - （２）上記下地膜がＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ、Ｐ
ｔの中の１種又は２種以上であり、その膜厚が１００Å
以上である請求項第１項記載のＡｌ電極パッド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2497990A JP2891427B2 (ja) | 1990-02-02 | 1990-02-02 | 半導体素子のＡｌ電極パッド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2497990A JP2891427B2 (ja) | 1990-02-02 | 1990-02-02 | 半導体素子のＡｌ電極パッド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03229422A true JPH03229422A (ja) | 1991-10-11 |
| JP2891427B2 JP2891427B2 (ja) | 1999-05-17 |
Family
ID=12153099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2497990A Expired - Lifetime JP2891427B2 (ja) | 1990-02-02 | 1990-02-02 | 半導体素子のＡｌ電極パッド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891427B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635764A (en) * | 1992-12-10 | 1997-06-03 | Nippondenso Co., Ltd. | Surface treated structure for solder joint |
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| KR100333573B1 (ko) * | 1997-02-21 | 2002-06-20 | 가네꼬 히사시 | 전극용금속합금을구비한반도체장치 |
-
1990
- 1990-02-02 JP JP2497990A patent/JP2891427B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635764A (en) * | 1992-12-10 | 1997-06-03 | Nippondenso Co., Ltd. | Surface treated structure for solder joint |
| KR100333573B1 (ko) * | 1997-02-21 | 2002-06-20 | 가네꼬 히사시 | 전극용금속합금을구비한반도체장치 |
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2891427B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0435009B1 (en) | Semiconductor package connecting method and semiconductor package connecting wires | |
| US5740956A (en) | Bonding method for semiconductor chips | |
| US7932171B2 (en) | Dual metal stud bumping for flip chip applications | |
| US6346469B1 (en) | Semiconductor device and a process for forming the semiconductor device | |
| JPH0758722B2 (ja) | 半導体装置のチップボンディング方法 | |
| US4907734A (en) | Method of bonding gold or gold alloy wire to lead tin solder | |
| JP3998703B2 (ja) | 半導体装置用リードフレーム | |
| JP2001351941A (ja) | Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ | |
| US5249732A (en) | Method of bonding semiconductor chips to a substrate | |
| JPH09129647A (ja) | 半導体素子 | |
| US20030099767A1 (en) | Bumping process for chip scale packaging | |
| JPH03229422A (ja) | 半導体素子のＡｌ電極パッド構造 | |
| JP3198555B2 (ja) | 半導体装置の実装方法 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JPS638136Y2 (ja) | ||
| TWI292210B (en) | Bonding pad structure | |
| JPH028459B2 (ja) | ||
| JP3284034B2 (ja) | 半導体装置およびその製造方法 | |
| JP3308060B2 (ja) | 半導体装置の実装方法 | |
| TWI224823B (en) | Method for manufacturing a solder ball from stud bump | |
| JP3142912B2 (ja) | はんだ材料 | |
| JP2530360B2 (ja) | 半導体素子用ヒ―トシンク材料 | |
| JP3091076B2 (ja) | バンプ用微小金ボール | |
| JP2911005B2 (ja) | バンプ電極の処理方法 | |
| JPH07122562A (ja) | バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造 |