JPS6034265B2 - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS6034265B2 JPS6034265B2 JP6655376A JP6655376A JPS6034265B2 JP S6034265 B2 JPS6034265 B2 JP S6034265B2 JP 6655376 A JP6655376 A JP 6655376A JP 6655376 A JP6655376 A JP 6655376A JP S6034265 B2 JPS6034265 B2 JP S6034265B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- copper
- film
- nickel
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置等の電子部品の外部１」−ドに関
する。
する。
半導体装置のうち特にパワーＩＣ、パワートランジスタ
などに用いられるリードフレームとしては、熱伝導度の
良好な銅または銅を主成分とする合金体を基材と、これ
にボンダビリティの良好な銀〆ッキを施すことが考えら
れる。
などに用いられるリードフレームとしては、熱伝導度の
良好な銅または銅を主成分とする合金体を基材と、これ
にボンダビリティの良好な銀〆ッキを施すことが考えら
れる。
しかしながらこの種のりードフレームにＩＣチップまた
はトランジスタチップをダイボンデイングする際は、金
一シリコン共晶合金を用いて４３０℃前後の加熱によっ
て行なうために、リードフレームの銅が共晶合金層内や
ＩＣチップまたはトランジスタチップ内に多量に侵入し
てこれらのチップにクラックが発生したりチップを破損
したりする問題がある。
はトランジスタチップをダイボンデイングする際は、金
一シリコン共晶合金を用いて４３０℃前後の加熱によっ
て行なうために、リードフレームの銅が共晶合金層内や
ＩＣチップまたはトランジスタチップ内に多量に侵入し
てこれらのチップにクラックが発生したりチップを破損
したりする問題がある。
これを避けるために銅を主成分とする基体にニッケルメ
ッキ薄膜あるいはニッケル薄膜と金ストライク薄膜を重
畳した薄膜を介して銀〆ツキを施して改善することが考
えられる。しかし前者のリードフレームすなわちニッケ
ルメッキ薄膜を介在したものは、実装組立工程でのパッ
ケージとのはんだ付性すなわち密着性が悪〈なり、実装
組立装置の仕様を変更したり窒素ガス等の不活性ガス中
にて実装組立作業を行なう必要がある等の欠点がある。
また後者のリードフレームすなわちニッケルメッキ薄膜
と金ストライク薄膜を車畳した薄膜を介在したものは、
上述したや諸欠点が解決されるのに反し、高価な金を用
いることによりリードフレームのコストが高いものとな
る欠点を有する。それゆえ本発明の目的は、上述た欠点
を解決した安価でかつ実装組立等において良好な特性を
示す新規なりードフレーム等の電子部品を提供すること
にある。
ッキ薄膜あるいはニッケル薄膜と金ストライク薄膜を重
畳した薄膜を介して銀〆ツキを施して改善することが考
えられる。しかし前者のリードフレームすなわちニッケ
ルメッキ薄膜を介在したものは、実装組立工程でのパッ
ケージとのはんだ付性すなわち密着性が悪〈なり、実装
組立装置の仕様を変更したり窒素ガス等の不活性ガス中
にて実装組立作業を行なう必要がある等の欠点がある。
また後者のリードフレームすなわちニッケルメッキ薄膜
と金ストライク薄膜を車畳した薄膜を介在したものは、
上述したや諸欠点が解決されるのに反し、高価な金を用
いることによりリードフレームのコストが高いものとな
る欠点を有する。それゆえ本発明の目的は、上述た欠点
を解決した安価でかつ実装組立等において良好な特性を
示す新規なりードフレーム等の電子部品を提供すること
にある。
このような目的を達成するために本発明の具体的な構成
においては、ニッケル薄膜またはニッケル系合金薄膜が
被覆されている銅を主成分とする基体上に節薄膜を介し
て銀膜を具備している電子部品とするものである。
においては、ニッケル薄膜またはニッケル系合金薄膜が
被覆されている銅を主成分とする基体上に節薄膜を介し
て銀膜を具備している電子部品とするものである。
以下、本発明にかかる実施例を用いて具体的に説明する
。
。
第１図は、本発明の一実施例であるパワーにのりードフ
レームの平面図、第２図は、第１図のＡＡ′矢視断面の
要部の拡大断面図である。
レームの平面図、第２図は、第１図のＡＡ′矢視断面の
要部の拡大断面図である。
同図において、１は、一連のリードフレームである。本
発明にかかるリードフレームーは、銅または銅を主成分
とする合金体からなる基体（２００〜５００仏ｍ）２に
１〜４仏ｍのニッケル薄膜３がメッキなどにより被覆さ
れ、このニッケル薄膜３表面に０．３〜３．５山ｍの銅
薄膜４が形成され、この銅薄膜４表面に４〜１４山ｍの
銀膜５が設けられたものである。これらの腰すなわちニ
ッケル薄膜３、銅薄膜４、銀膜５は、メッキ法などによ
り容易かつ簡単に銅を主成分とする基体１上に重畳して
形成することができる。したがって本発明にかかるリー
ドフレーム１は、熱伝導度の良好な銅を主成分とした基
体２であるために、放熱体が良い。
発明にかかるリードフレームーは、銅または銅を主成分
とする合金体からなる基体（２００〜５００仏ｍ）２に
１〜４仏ｍのニッケル薄膜３がメッキなどにより被覆さ
れ、このニッケル薄膜３表面に０．３〜３．５山ｍの銅
薄膜４が形成され、この銅薄膜４表面に４〜１４山ｍの
銀膜５が設けられたものである。これらの腰すなわちニ
ッケル薄膜３、銅薄膜４、銀膜５は、メッキ法などによ
り容易かつ簡単に銅を主成分とする基体１上に重畳して
形成することができる。したがって本発明にかかるリー
ドフレーム１は、熱伝導度の良好な銅を主成分とした基
体２であるために、放熱体が良い。
また、この基体２上にボンダビリティ並びに熱伝導度の
良好な銀膜５を設ける際、密着性のよいニッケル薄膜３
および銅薄膜４をそれらの間に介在させている。そのた
めに、このリードフレームーのダイにＩＣチップ（シリ
コンペレツト）を金一シリコン共晶合金を用いてダィボ
ンヂィングする際、基体２の銅がこの共晶合金内やシリ
コンベレット内に侵入しようとするとニッケル薄膜３に
よってブロックできる。したがって本発明にかかるリー
ドフレームは、ダィボンディングの際、基体２の銅によ
りシリコンベレツトすなわちＩＣチップにクラツクが発
生したり破損したりすることはない。なお、本発明にか
かるリードフレーム１においては、銀膜５下に銅薄膜４
があり、これより金一シリコン共晶合金やシリコンペレ
ツトに銅が侵入するが、上記銅薄膜４を０．３〜３．５
仏ｍとするこてにより、その侵入量がわずかとなり、シ
リコンペレツトにクラックや破損を生じさせるまでには
到らない。また、本発明にかかるリードフレームーは、
銀膜５下に銅薄膜４を有するものであるために、実装組
立工程においてこのリードフレーム１をパッケージには
んだ付けする際、４００００以上の高温処理にて行なっ
ても良好なはんだ付け性（良好な密着性）をもって完全
にそれらを固着することができる。このはんだ付け性を
従釆のりードフレーム（銅を基材とし、これにニッケル
薄膜を介してボンダビリティの良好な銀メッキ膜を被覆
したもの）と比較してみると下表のような良好な実験結
果が得られる。なお、上表において、はんだ付け性の判
定条件としては、はんだとして鉛４０％とスズ６０％の
組成のほのでロジンをフラツクスとして使用し、ディツ
プ時間は１回につき５秒間とし、このディップ作業を１
回〜７回まで順次繰り返し行なった、それぞれにおいて
はんだ濡れ面積が９５％以上のものを良品とし、８５〜
９５％のものを普通品とし、８５％未満のものを不良品
とするものである。
良好な銀膜５を設ける際、密着性のよいニッケル薄膜３
および銅薄膜４をそれらの間に介在させている。そのた
めに、このリードフレームーのダイにＩＣチップ（シリ
コンペレツト）を金一シリコン共晶合金を用いてダィボ
ンヂィングする際、基体２の銅がこの共晶合金内やシリ
コンベレット内に侵入しようとするとニッケル薄膜３に
よってブロックできる。したがって本発明にかかるリー
ドフレームは、ダィボンディングの際、基体２の銅によ
りシリコンベレツトすなわちＩＣチップにクラツクが発
生したり破損したりすることはない。なお、本発明にか
かるリードフレーム１においては、銀膜５下に銅薄膜４
があり、これより金一シリコン共晶合金やシリコンペレ
ツトに銅が侵入するが、上記銅薄膜４を０．３〜３．５
仏ｍとするこてにより、その侵入量がわずかとなり、シ
リコンペレツトにクラックや破損を生じさせるまでには
到らない。また、本発明にかかるリードフレームーは、
銀膜５下に銅薄膜４を有するものであるために、実装組
立工程においてこのリードフレーム１をパッケージには
んだ付けする際、４００００以上の高温処理にて行なっ
ても良好なはんだ付け性（良好な密着性）をもって完全
にそれらを固着することができる。このはんだ付け性を
従釆のりードフレーム（銅を基材とし、これにニッケル
薄膜を介してボンダビリティの良好な銀メッキ膜を被覆
したもの）と比較してみると下表のような良好な実験結
果が得られる。なお、上表において、はんだ付け性の判
定条件としては、はんだとして鉛４０％とスズ６０％の
組成のほのでロジンをフラツクスとして使用し、ディツ
プ時間は１回につき５秒間とし、このディップ作業を１
回〜７回まで順次繰り返し行なった、それぞれにおいて
はんだ濡れ面積が９５％以上のものを良品とし、８５〜
９５％のものを普通品とし、８５％未満のものを不良品
とするものである。
そしてこの銅薄膜４は、従来の金薄膜にかわるものであ
るが、金材料に比して極めて安価なものであるためにリ
ードフレーム１のコストをあげることはない。本発明に
かかるリードフレーム１は、上述したりードフレームー
におけるニッケル薄膜３のかわりに、Ｎｉの合金メッキ
膜リン（Ｐ）を含有したニッケル薄膜（無電解〆ッキ法
にて形成できるもの）、スズ（Ｓｎ）またはコバルト（
Ｃｏ）を含有したニッケル薄膜（硬質のリフレ−ムが得
られる）、ボロン（Ｂ）を含有したニッケル薄膜（はん
だ付け性がより改善できる）を用いることができる。
るが、金材料に比して極めて安価なものであるためにリ
ードフレーム１のコストをあげることはない。本発明に
かかるリードフレーム１は、上述したりードフレームー
におけるニッケル薄膜３のかわりに、Ｎｉの合金メッキ
膜リン（Ｐ）を含有したニッケル薄膜（無電解〆ッキ法
にて形成できるもの）、スズ（Ｓｎ）またはコバルト（
Ｃｏ）を含有したニッケル薄膜（硬質のリフレ−ムが得
られる）、ボロン（Ｂ）を含有したニッケル薄膜（はん
だ付け性がより改善できる）を用いることができる。
本発明にかかる電子部品の外部リードは、上述したパワ
ーＩＣのリードフレームに限定されず、種々の態様の半
導体装置、ハイブリッド素子などの電子部品に用いる外
部ＩＪ−ド‘こ適用できるものではない。
ーＩＣのリードフレームに限定されず、種々の態様の半
導体装置、ハイブリッド素子などの電子部品に用いる外
部ＩＪ−ド‘こ適用できるものではない。
第１図は、本発明にかかるパワーＩＣのリードフレーム
を示す平面図、第２図は、第１図のＡＡ′矢視断面の要
部の拡大断面図である。 １・・・・・・リードフレーム、２・・・・・・鋼を主
成分とする基体、３・・・・・・ニッケル薄膜、４・・
・・・・鋼薄膜、５・・・・・・銀膜。 第１図 第２図
を示す平面図、第２図は、第１図のＡＡ′矢視断面の要
部の拡大断面図である。 １・・・・・・リードフレーム、２・・・・・・鋼を主
成分とする基体、３・・・・・・ニッケル薄膜、４・・
・・・・鋼薄膜、５・・・・・・銀膜。 第１図 第２図
Claims (1)
- １ ニツケル薄膜またはニツケル系合金薄膜が被覆され
ている銅を主成分とする基体上に銅薄膜を介して銀膜が
緋覆され、その銀膜上に半導体チツプが取り付けられて
いる電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6655376A JPS6034265B2 (ja) | 1976-06-09 | 1976-06-09 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6655376A JPS6034265B2 (ja) | 1976-06-09 | 1976-06-09 | 電子部品 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14052684A Division JPS60143637A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
| JP14052584A Division JPS60143636A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52149973A JPS52149973A (en) | 1977-12-13 |
| JPS6034265B2 true JPS6034265B2 (ja) | 1985-08-07 |
Family
ID=13319208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6655376A Expired JPS6034265B2 (ja) | 1976-06-09 | 1976-06-09 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034265B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143637A (ja) * | 1984-07-09 | 1985-07-29 | Hitachi Ltd | 電子部品 |
| JPS60143636A (ja) * | 1984-07-09 | 1985-07-29 | Hitachi Ltd | 電子部品 |
| JPS6180844A (ja) * | 1984-09-28 | 1986-04-24 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム用条材 |
| JP2006049698A (ja) * | 2004-08-06 | 2006-02-16 | Denso Corp | 樹脂封止型半導体装置 |
-
1976
- 1976-06-09 JP JP6655376A patent/JPS6034265B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52149973A (en) | 1977-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI230104B (en) | Electronic device | |
| US5550407A (en) | Semiconductor device having an aluminum alloy wiring line | |
| US7879653B2 (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same | |
| TW200423318A (en) | Multi-chip package substrate for flip-chip and wire bonding | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JP2002124533A (ja) | 電極材料、半導体装置及び実装装置 | |
| US10325838B2 (en) | Semiconductor device fabricated by flux-free soldering | |
| JPS6034265B2 (ja) | 電子部品 | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| JPS60143636A (ja) | 電子部品 | |
| JP3191684B2 (ja) | 電気めっきリードを有する半導体素子の製造方法 | |
| JPS60143637A (ja) | 電子部品 | |
| McCann et al. | Package characterization and development of a flip chip QFN package: fcMLF | |
| JPS5838694A (ja) | 半導体ダイボンデイング用はんだ | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JP2530360B2 (ja) | 半導体素子用ヒ―トシンク材料 | |
| Komitsky Jr et al. | Die Attach in Lead Frame Packages | |
| JPH05166881A (ja) | フリップチップ実装方法 | |
| JPS638129Y2 (ja) | ||
| JPS61253840A (ja) | 半導体装置 | |
| JPS6142432B2 (ja) | ||
| JPS5951140B2 (ja) | 半導体装置 | |
| JPH03184353A (ja) | バンプ付フィルムキャリア及びその製造方法 | |
| JPS6080230A (ja) | 半導体装置およびその製法 |