JP3419183B2 - バンプの製造方法と接合方法 - Google Patents
バンプの製造方法と接合方法Info
- Publication number
- JP3419183B2 JP3419183B2 JP32704495A JP32704495A JP3419183B2 JP 3419183 B2 JP3419183 B2 JP 3419183B2 JP 32704495 A JP32704495 A JP 32704495A JP 32704495 A JP32704495 A JP 32704495A JP 3419183 B2 JP3419183 B2 JP 3419183B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- film
- metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はバンプの製造方法と
接合方法に係わり、高集積され高精度化された素子や回
路基板をフラックス無しで接合できるバンプの製造方法
と接合方法に関する。
接合方法に係わり、高集積され高精度化された素子や回
路基板をフラックス無しで接合できるバンプの製造方法
と接合方法に関する。
【０００２】
【従来の技術】図３は従来のフリップチップ接合法の模
式的な説明図である。図３（Ａ）において、半導体素子
が設けられたチップ同士のフリップチップ接合、例え
ば、信号処理回路などが形成された半導体素子30と化合
物半導体からなる赤外線検出素子31をフリップチップ接
合する赤外線検出装置のような場合には、半導体素子30
の第一の下地金属層32の上に設けられた第一のバンプ33
と、赤外線検出素子31の第二の下地金属層34の上に設け
られた第二のバンプ35とを加圧溶融して接合する。
式的な説明図である。図３（Ａ）において、半導体素子
が設けられたチップ同士のフリップチップ接合、例え
ば、信号処理回路などが形成された半導体素子30と化合
物半導体からなる赤外線検出素子31をフリップチップ接
合する赤外線検出装置のような場合には、半導体素子30
の第一の下地金属層32の上に設けられた第一のバンプ33
と、赤外線検出素子31の第二の下地金属層34の上に設け
られた第二のバンプ35とを加圧溶融して接合する。
【０００３】また、図３（Ｂ）において、例えば、セラ
ミックプリント板などの基板36の上に半導体素子30がフ
リップチップ接合される場合には、基板36の上に下地電
極37が設けられている。そして、半導体素子30の第一の
下地金属層32の上に設けられた第一のバンプ33を、下地
電極37に加圧溶融して接合する。
ミックプリント板などの基板36の上に半導体素子30がフ
リップチップ接合される場合には、基板36の上に下地電
極37が設けられている。そして、半導体素子30の第一の
下地金属層32の上に設けられた第一のバンプ33を、下地
電極37に加圧溶融して接合する。
【０００４】つまり、一般に、フリップチップ接合を行
うに際して、素子同士を接合する場合には、両者にバン
プが設けられており、基板に素子を接合する場合には、
素子の方にバンプが設けられる。
うに際して、素子同士を接合する場合には、両者にバン
プが設けられており、基板に素子を接合する場合には、
素子の方にバンプが設けられる。
【０００５】このようなフリップチップ接合では、バン
プ同士、あるいはバンプと下地電極との接合の信頼性を
維持するために、比較的高融点の金属をバンプとして用
いる場合には、例えば、ＡｇバンプにＰｄを被覆するよ
うに、バンプの上にバンプ金属と合金や共晶を形成する
金属を被覆したり、ＡｕバンプにＩｎを含む金属を介在
させたりする提案がなされている。
プ同士、あるいはバンプと下地電極との接合の信頼性を
維持するために、比較的高融点の金属をバンプとして用
いる場合には、例えば、ＡｇバンプにＰｄを被覆するよ
うに、バンプの上にバンプ金属と合金や共晶を形成する
金属を被覆したり、ＡｕバンプにＩｎを含む金属を介在
させたりする提案がなされている。
【０００６】
【発明が解決しようとする課題】しかし、素子の温度が
余り上げられないために、例えば、低融点金属のＩｎを
バンプ金属として用いる場合には、バンプ頭部の接合面
にＩｎの酸化膜が生成してフリップチップ接合における
密着性が低下してしまう。こうした酸化膜の除去には通
常フラックスが用いられる。ところが、バンプのピッチ
が細かくなるとフラックス処理が困難となり、バンプ間
の短絡の原因となったりする。
余り上げられないために、例えば、低融点金属のＩｎを
バンプ金属として用いる場合には、バンプ頭部の接合面
にＩｎの酸化膜が生成してフリップチップ接合における
密着性が低下してしまう。こうした酸化膜の除去には通
常フラックスが用いられる。ところが、バンプのピッチ
が細かくなるとフラックス処理が困難となり、バンプ間
の短絡の原因となったりする。
【０００７】そこで本発明は、低融点金属のバンプを用
いたフリップチップ接合に際して、フラックスを用いず
に安定した接合が可能なバンプの製造方法と接合方法を
提供することを目的としている。
いたフリップチップ接合に際して、フラックスを用いず
に安定した接合が可能なバンプの製造方法と接合方法を
提供することを目的としている。
【０００８】
【課題を解決するための手段】上で述べた課題は、請求
項１において、金属下地層の上にＩｎからなるバンプを
設け、前記バンプの上にＰｄからなる金属層を被せ、前
記バンプを溶融温度を制御しながら加熱し、前記金属層
を前記バンプの表面に粒状に散在させるバンプの製造方
法によって解決される。
項１において、金属下地層の上にＩｎからなるバンプを
設け、前記バンプの上にＰｄからなる金属層を被せ、前
記バンプを溶融温度を制御しながら加熱し、前記金属層
を前記バンプの表面に粒状に散在させるバンプの製造方
法によって解決される。
【０００９】また、請求項２において、請求項１記載の
方法で製造したバンプを、対向するバンプまたはパッド
に押圧して前記金属層によってバンプ表面の酸化膜を突
き破り、加熱する接合方法によって解決される。
方法で製造したバンプを、対向するバンプまたはパッド
に押圧して前記金属層によってバンプ表面の酸化膜を突
き破り、加熱する接合方法によって解決される。
【００１０】つまり、Ｉｎのような低融点金属からなる
バンプは表面に酸化膜が形成し易いので、通常はフラッ
クスを用いて除去しているが、本発明においては、少な
くとも一方のバンプの表面にＰｄのような高融点金属か
らなる金属層を被せるようにしている。そして、加熱温
度を制御して金属層を薄片皿状を経て粒状に散在させる
ようにしている。
バンプは表面に酸化膜が形成し易いので、通常はフラッ
クスを用いて除去しているが、本発明においては、少な
くとも一方のバンプの表面にＰｄのような高融点金属か
らなる金属層を被せるようにしている。そして、加熱温
度を制御して金属層を薄片皿状を経て粒状に散在させる
ようにしている。
【００１１】バンプの表面に粒状に散在した金属層は低
融点金属のバンプよりも硬い。そこで、接合に際して、
少なくとも一方の、粒状に散在した金属層を有する低融
点バンプと対向バンプ、あるいはバンプと基板のパッド
をそれぞれ衝合して押圧すると、粒状の金属層が、自ら
のバンプや対向バンプの表面に形成されている酸化膜を
突き破って接合される。そのあと加熱するとＩｎ−Ｐｄ
の合金が形成され、安定したフリップチップ接合が達成
できる。
融点金属のバンプよりも硬い。そこで、接合に際して、
少なくとも一方の、粒状に散在した金属層を有する低融
点バンプと対向バンプ、あるいはバンプと基板のパッド
をそれぞれ衝合して押圧すると、粒状の金属層が、自ら
のバンプや対向バンプの表面に形成されている酸化膜を
突き破って接合される。そのあと加熱するとＩｎ−Ｐｄ
の合金が形成され、安定したフリップチップ接合が達成
できる。
【００１２】こうして本発明になるバンプによれば、フ
ラックスを用いずに、酸化膜によって覆われたバンプに
よるフリップチップ接合を行うことができる。
ラックスを用いずに、酸化膜によって覆われたバンプに
よるフリップチップ接合を行うことができる。
【００１３】
【発明の実施の形態】図１は本発明になるバンプの製造
方法の模式的工程図、図２は本発明になるフリップチッ
プ接合方法の模式的説明図である。図において、１は素
子、２は下地金属層、3aは第１のレジスト膜、3bは第２
のレジスト膜、４はバンプ、4aはＩｎ膜、５は金属膜、
5aはＰｄ膜、６はフラックス、７は対向素子、８は対向
バンプ、９は基板、10はパッドである。
方法の模式的工程図、図２は本発明になるフリップチッ
プ接合方法の模式的説明図である。図において、１は素
子、２は下地金属層、3aは第１のレジスト膜、3bは第２
のレジスト膜、４はバンプ、4aはＩｎ膜、５は金属膜、
5aはＰｄ膜、６はフラックス、７は対向素子、８は対向
バンプ、９は基板、10はパッドである。
【００１４】図１（Ａ）において、例えば、半導体ＩＣ
などが設けられた素子１の上には、Ａｌ−Ｓｉ配線の上
にＴｉ／Ｐｄの多層膜からなる下地金属層２が設けられ
ている。この素子１の全面に例えば膜厚10〜15μｍのレ
ジストを塗布して第１のレジスト膜3aを形成し、下地金
属層２が露出するようにパターニングする。第１のレジ
スト膜3aには、リフトオフ用としてポジティブレジスト
を用いるとよい。
などが設けられた素子１の上には、Ａｌ−Ｓｉ配線の上
にＴｉ／Ｐｄの多層膜からなる下地金属層２が設けられ
ている。この素子１の全面に例えば膜厚10〜15μｍのレ
ジストを塗布して第１のレジスト膜3aを形成し、下地金
属層２が露出するようにパターニングする。第１のレジ
スト膜3aには、リフトオフ用としてポジティブレジスト
を用いるとよい。
【００１５】次いで、図２（Ｂ）において、素子１の全
面にＩｎ膜4aを例えば10〜15μｍの膜厚になるように蒸
着する。次いで、素子１を有機溶剤に浸漬し、リフトオ
フ法によって第１のレジスト膜3aと共に該第１のレジス
ト膜3a上に被着したＩｎ膜4aを剥離すると、図１（Ｃ）
に示したように、下地金属層２上に残ったＩｎ膜4aがバ
ンプ４となる。
面にＩｎ膜4aを例えば10〜15μｍの膜厚になるように蒸
着する。次いで、素子１を有機溶剤に浸漬し、リフトオ
フ法によって第１のレジスト膜3aと共に該第１のレジス
ト膜3a上に被着したＩｎ膜4aを剥離すると、図１（Ｃ）
に示したように、下地金属層２上に残ったＩｎ膜4aがバ
ンプ４となる。
【００１６】次いで、図１（Ｄ）において、バンプ４が
形成された素子１の全面にレジストを塗布して第２のレ
ジスト膜3bを形成し、バンプ４が露出するようにパター
ニングする。第２のレジスト膜3bも第１のレジスト膜3a
と同様、リフトオフ用としてポジティブレジストを用い
るとよい。そして、バンプ４を形成するＩｎに比べて融
点が高い金属、例えばＰｄを 0.5μｍ以下の膜厚になる
ように電子ビーム蒸着とかスパッタリングによって被着
しＰｄ膜5aを形成する。そして、素子１を有機溶剤に浸
漬し、リフトオフ法によって第２のレジスト膜3bと共に
該第２のレジスト膜3b上に被着したＰｄ膜5aを剥離する
と、図１（Ｅ）に示したように、バンプ４の上に残った
Ｐｄ膜5aが金属膜５となる。Ｐｄ膜5aの被着は、図１
（Ｂ）に示したＩｎ膜4aを被着したあと引き続いて行う
こともできる。
形成された素子１の全面にレジストを塗布して第２のレ
ジスト膜3bを形成し、バンプ４が露出するようにパター
ニングする。第２のレジスト膜3bも第１のレジスト膜3a
と同様、リフトオフ用としてポジティブレジストを用い
るとよい。そして、バンプ４を形成するＩｎに比べて融
点が高い金属、例えばＰｄを 0.5μｍ以下の膜厚になる
ように電子ビーム蒸着とかスパッタリングによって被着
しＰｄ膜5aを形成する。そして、素子１を有機溶剤に浸
漬し、リフトオフ法によって第２のレジスト膜3bと共に
該第２のレジスト膜3b上に被着したＰｄ膜5aを剥離する
と、図１（Ｅ）に示したように、バンプ４の上に残った
Ｐｄ膜5aが金属膜５となる。Ｐｄ膜5aの被着は、図１
（Ｂ）に示したＩｎ膜4aを被着したあと引き続いて行う
こともできる。
【００１７】次いで、図１（Ｆ）において、素子１の全
面にフラックス６を例えば回転塗布法によって30μｍの
膜厚に塗布する。こゝで用いるフラックス６には、素子
１の上にはバンプ４が突出しているので、例えば15Ｐの
高粘度のフラックスを用いるとよい。そして、バンプ４
を構成するＩｎの融点近傍まで加熱する。
面にフラックス６を例えば回転塗布法によって30μｍの
膜厚に塗布する。こゝで用いるフラックス６には、素子
１の上にはバンプ４が突出しているので、例えば15Ｐの
高粘度のフラックスを用いるとよい。そして、バンプ４
を構成するＩｎの融点近傍まで加熱する。
【００１８】先ず、Ｉｎの融点 156.6°Ｃ近傍の例えば
160°Ｃに加熱すると、Ｉｎが溶融してバンプ４が伏せ
た半円球状になると共に、図１（Ｇ）に示したように金
属膜５が薄片皿状になり、さらに、 180°Ｃまで温度を
上げると図１（Ｈ）に示したように金属膜５が粒状に散
在した状態となる。こうして、表面に粒状の高融点金属
が散在する本発明になるバンプ４が形成できる。
160°Ｃに加熱すると、Ｉｎが溶融してバンプ４が伏せ
た半円球状になると共に、図１（Ｇ）に示したように金
属膜５が薄片皿状になり、さらに、 180°Ｃまで温度を
上げると図１（Ｈ）に示したように金属膜５が粒状に散
在した状態となる。こうして、表面に粒状の高融点金属
が散在する本発明になるバンプ４が形成できる。
【００１９】こうして形成したバンプ４によってフリッ
プチップ接合を行うに際して、図２（Ａ）はバンプ同士
のフリップチップ接合を示している。つまり、一方の素
子１のバンプ４は、粒状の金属膜５を有しており、他方
の対向素子７には対向バンプ８が形成されている。この
場合には、まず、両バンプ４、８同士を衝合して素子
１、７を押圧すると、粒状の金属膜５が自身のバンプ４
と衝合する対向バンプ８とに食い込み、バンプ４、８の
表面に自然酸化によって形成された図示してないＩｎ2
Ｏ3 のような酸化膜が突き破られる。そのあと、不活性
ガス雰囲気中で、Ｉｎのバンプ４、８が十分に融解する
温度、例えば 200°Ｃで10分間加熱すると、Ｉｎ−Ｐｄ
の合金が形成され、フラックスを用いずに安定したフリ
ップチップ接合ができる。
プチップ接合を行うに際して、図２（Ａ）はバンプ同士
のフリップチップ接合を示している。つまり、一方の素
子１のバンプ４は、粒状の金属膜５を有しており、他方
の対向素子７には対向バンプ８が形成されている。この
場合には、まず、両バンプ４、８同士を衝合して素子
１、７を押圧すると、粒状の金属膜５が自身のバンプ４
と衝合する対向バンプ８とに食い込み、バンプ４、８の
表面に自然酸化によって形成された図示してないＩｎ2
Ｏ3 のような酸化膜が突き破られる。そのあと、不活性
ガス雰囲気中で、Ｉｎのバンプ４、８が十分に融解する
温度、例えば 200°Ｃで10分間加熱すると、Ｉｎ−Ｐｄ
の合金が形成され、フラックスを用いずに安定したフリ
ップチップ接合ができる。
【００２０】図２（Ｂ）に示したように、一方が、例え
ば、半導体ＩＣが形成された素子１で、バンプ４には粒
状の金属膜５を有し、他方が、例えば、セラミックプリ
ント板のような基板９であり、このようなバンプ−基板
間のフリップチップ接合の場合には、基板９に、例え
ば、Ｃｕ／Ｎｉ／Ａｕのようなパッド10が設ける。そし
て、このパッド10にバンプ４を衝合して押圧すると、粒
状の金属膜５が自身のバンプ４の表面に自然酸化によっ
て形成されている図示してない酸化膜を破壊する。その
あと、不活性ガス雰囲気中で、Ｉｎのバンプ４が十分に
融解する温度、例えば 200°Ｃで10分間加熱すると、バ
ンプ４とパッド10の間でＩｎ−Ｐｄ−Ａｕの合金化が起
こり、フラックスを用いなくても安定した確実なフリッ
プチップ接合ができる。
ば、半導体ＩＣが形成された素子１で、バンプ４には粒
状の金属膜５を有し、他方が、例えば、セラミックプリ
ント板のような基板９であり、このようなバンプ−基板
間のフリップチップ接合の場合には、基板９に、例え
ば、Ｃｕ／Ｎｉ／Ａｕのようなパッド10が設ける。そし
て、このパッド10にバンプ４を衝合して押圧すると、粒
状の金属膜５が自身のバンプ４の表面に自然酸化によっ
て形成されている図示してない酸化膜を破壊する。その
あと、不活性ガス雰囲気中で、Ｉｎのバンプ４が十分に
融解する温度、例えば 200°Ｃで10分間加熱すると、バ
ンプ４とパッド10の間でＩｎ−Ｐｄ−Ａｕの合金化が起
こり、フラックスを用いなくても安定した確実なフリッ
プチップ接合ができる。
【００２１】こゝでは、バンプに低融点金属のＩｎを例
示したが、これは素子が化合物半導体からなる赤外線セ
ンサの場合に、フリップチップ接合に際して、高い温度
に加熱することを嫌ったからである。また、金属層を形
成する高融点金属にＰｄを例示したが、ＴｉやＭｏなど
も用いることができる。
示したが、これは素子が化合物半導体からなる赤外線セ
ンサの場合に、フリップチップ接合に際して、高い温度
に加熱することを嫌ったからである。また、金属層を形
成する高融点金属にＰｄを例示したが、ＴｉやＭｏなど
も用いることができる。
【００２２】
【発明の効果】本発明によれば、Ｉｎのような低融点で
酸化し易いバンプによるフリップチップ接合に対して、
バンプのピッチが細かくなってフラックス処理が厄介な
場合でも、フラックスを用いずに安定した接合を得るこ
とができる。
酸化し易いバンプによるフリップチップ接合に対して、
バンプのピッチが細かくなってフラックス処理が厄介な
場合でも、フラックスを用いずに安定した接合を得るこ
とができる。
【００２３】その結果、例えば、化合物半導体から形成
された赤外線センサを制御回路が設けられた半導体チッ
プと直にフリップチップ接合する工程のように、バンプ
が低融点金属で形成され、バンプのピッチが細かくてフ
ラックス処理が難しく、高温度の加熱処理も避けたい素
子のフリップチップ接合の実現に対して、本発明は寄与
するところが大である。
された赤外線センサを制御回路が設けられた半導体チッ
プと直にフリップチップ接合する工程のように、バンプ
が低融点金属で形成され、バンプのピッチが細かくてフ
ラックス処理が難しく、高温度の加熱処理も避けたい素
子のフリップチップ接合の実現に対して、本発明は寄与
するところが大である。
【図１】 本発明になるバンプの製造方法の模式的工程
図である。
図である。
【図２】 本発明になるフリップチップ接合方法の模式
的説明図である。
的説明図である。
【図３】 従来のフリップチップ接合法の模式的な説明
図である。
図である。
１ 素子
２ 下地金属層
3a 第１のレジスト膜 3b 第２のレジス
ト膜 ４ バンプ 4a Ｉｎ膜 ５ 金属膜 5a Ｐｄ膜 ６ フラックス ７ 対向素子 ８ 対向バンプ ９ 基板 10 パッド
ト膜 ４ バンプ 4a Ｉｎ膜 ５ 金属膜 5a Ｐｄ膜 ６ フラックス ７ 対向素子 ８ 対向バンプ ９ 基板 10 パッド
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/60 311
Claims (2)
- 【請求項１】 金属下地層の上にＩｎからなるバンプを
設け、 前記バンプの上にＰｄからなる金属層を被せ、 前記バンプを溶融温度を制御しながら加熱し、前記金属
層を前記バンプの表面に粒状に散在させることを特徴と
するバンプの製造方法。 - 【請求項２】 請求項１記載の方法で製造したバンプ
を、対向するバンプまたはパッドに押圧して前記金属層
によってバンプ表面の酸化膜を突き破り、加熱すること
を特徴とする接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32704495A JP3419183B2 (ja) | 1995-12-15 | 1995-12-15 | バンプの製造方法と接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32704495A JP3419183B2 (ja) | 1995-12-15 | 1995-12-15 | バンプの製造方法と接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167773A JPH09167773A (ja) | 1997-06-24 |
| JP3419183B2 true JP3419183B2 (ja) | 2003-06-23 |
Family
ID=18194689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32704495A Expired - Fee Related JP3419183B2 (ja) | 1995-12-15 | 1995-12-15 | バンプの製造方法と接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3419183B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4715503B2 (ja) * | 2005-12-22 | 2011-07-06 | パナソニック電工株式会社 | センサモジュールの製造方法 |
-
1995
- 1995-12-15 JP JP32704495A patent/JP3419183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09167773A (ja) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4334647B2 (ja) | 半導体デバイス上に導電性バンプを形成する方法 | |
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
| KR20020005592A (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| JPH03101242A (ja) | フリップチップ・ハンダ接着構造体 | |
| JPH07122594A (ja) | 導電性バンプの形成方法 | |
| JP2910397B2 (ja) | 半田接続方法 | |
| JPH09129647A (ja) | 半導体素子 | |
| JPH0794786A (ja) | 光半導体素子接合構造と接合方法 | |
| JP3419183B2 (ja) | バンプの製造方法と接合方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP2768448B2 (ja) | 半田バンプの形成方法 | |
| JPH10503059A (ja) | アルミニウム接続面を有する電子部品を基板に接続する方法およびこの方法によって製造された電子回路 | |
| JP2762958B2 (ja) | バンプの形成方法 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JP2002083841A (ja) | 実装構造及びその製造方法 | |
| JP3431321B2 (ja) | バンプ形成方法 | |
| JPH0818210A (ja) | はんだバンプ形成方法 | |
| JPS5868945A (ja) | フリツプチツプボンデイング法 | |
| JPH05166881A (ja) | フリップチップ実装方法 | |
| JPH0198238A (ja) | 半導体装置の実装方法 | |
| JPH04236469A (ja) | 超伝導集積回路実装用半田バンプ形成方法 | |
| JPH0855873A (ja) | 電子組立体及び処理方法 | |
| JPH0453096B2 (ja) | ||
| JPH04159739A (ja) | Ｌｓｉ実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030318 |
|
| LAPS | Cancellation because of no payment of annual fees |