JPH0818210A - はんだバンプ形成方法 - Google Patents
はんだバンプ形成方法Info
- Publication number
- JPH0818210A JPH0818210A JP6146492A JP14649294A JPH0818210A JP H0818210 A JPH0818210 A JP H0818210A JP 6146492 A JP6146492 A JP 6146492A JP 14649294 A JP14649294 A JP 14649294A JP H0818210 A JPH0818210 A JP H0818210A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- low melting
- solder bump
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Physical Vapour Deposition (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＩＣチップ等半導体デバイスの
回路基板への実装技術に関し、微細で均一なはんだパン
プの形成方法を提供する。 【構成】 逆テーパー状の開口部１を有する金属マス
ク２を用いて、基板３上の電極４にはんだバンプ形成用
の低融点金属５を蒸着する。また、低融点金属５を蒸着
後、真空を破らずに低融点金属５のリフロー加熱を行
い、はんだバンプ６を形成する。
回路基板への実装技術に関し、微細で均一なはんだパン
プの形成方法を提供する。 【構成】 逆テーパー状の開口部１を有する金属マス
ク２を用いて、基板３上の電極４にはんだバンプ形成用
の低融点金属５を蒸着する。また、低融点金属５を蒸着
後、真空を破らずに低融点金属５のリフロー加熱を行
い、はんだバンプ６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣチップ等半導体デ
バイスの回路基板への実装技術に関し、低融点金属、特
にはんだバンプの形成方法に関する。
バイスの回路基板への実装技術に関し、低融点金属、特
にはんだバンプの形成方法に関する。
【０００２】高密度実装技術においては、一般には、半
導体デバイスをパッケージを用いないで、直接セラミッ
クやプラスチックの回路基板にフリップチップで接合す
る。このフリップチップ接合では、基板の配線電極上に
はんだバンプを形成する必要があり、実装技術の高密度
化によってはんだバンプも微細で均質なものが要求され
るようになり、はんだバンプを高精度で均一に形成する
はんだパンプの形成方法が必要とされる。
導体デバイスをパッケージを用いないで、直接セラミッ
クやプラスチックの回路基板にフリップチップで接合す
る。このフリップチップ接合では、基板の配線電極上に
はんだバンプを形成する必要があり、実装技術の高密度
化によってはんだバンプも微細で均質なものが要求され
るようになり、はんだバンプを高精度で均一に形成する
はんだパンプの形成方法が必要とされる。
【０００３】
【従来の技術】図３は従来例の説明図である。図におい
て、23は基板、24は電極、25は金属マスク、26は低融点
金属、27ははんだバンプ、28はＩＣチップ、29はバンプ
である。
て、23は基板、24は電極、25は金属マスク、26は低融点
金属、27ははんだバンプ、28はＩＣチップ、29はバンプ
である。
【０００４】従来、高密度実装に用いるはんだバンプの
材料としては、Ｉｎ、Ｐｂ、Ｓｎ、Ｂｉ等からなる合金
のはんだが用いられ、図３（ａ）に示すように、セラミ
ック等の基板23上にあらかじめ形成されたＡｕ等の配線
の電極24上に、図３（ｂ）に示すように、電極24に相当
する位置に開口部を有する金属マスク25を密着させて、
蒸着用るつぼの中の低融点金属26からなるはんだを加熱
して、電極24上に低融点金属26を蒸着し、図３（ｃ）に
示すように、基板23を蒸着装置から取り出し、基板23上
の金属マスク25を取り外し、図３（ｄ）に示すように、
無酸素雰囲気状態で基板23上の低融点金属26をリフロー
加熱してはんだバンプ27を形成し、その後、ＩＣチップ
28上のバンプ29を基板23上のはんだバンプに位置合わせ
してフリップチップボンディングを行うことにより、Ｉ
Ｃチップ28を基板23上にフエイスダウンで実装してい
た。
材料としては、Ｉｎ、Ｐｂ、Ｓｎ、Ｂｉ等からなる合金
のはんだが用いられ、図３（ａ）に示すように、セラミ
ック等の基板23上にあらかじめ形成されたＡｕ等の配線
の電極24上に、図３（ｂ）に示すように、電極24に相当
する位置に開口部を有する金属マスク25を密着させて、
蒸着用るつぼの中の低融点金属26からなるはんだを加熱
して、電極24上に低融点金属26を蒸着し、図３（ｃ）に
示すように、基板23を蒸着装置から取り出し、基板23上
の金属マスク25を取り外し、図３（ｄ）に示すように、
無酸素雰囲気状態で基板23上の低融点金属26をリフロー
加熱してはんだバンプ27を形成し、その後、ＩＣチップ
28上のバンプ29を基板23上のはんだバンプに位置合わせ
してフリップチップボンディングを行うことにより、Ｉ
Ｃチップ28を基板23上にフエイスダウンで実装してい
た。
【０００５】このように、高密度実装の要求に応えるた
めに、はんだバンプを高精度で均一に形成する方法とし
て、従来、厚さ 100μｍ以下の薄い金属マスクを基板上
の配線電極に密着させ、低融点金属からなるはんだを蒸
着により基板の電極上に積層して、はんだバンプを形成
するのが一般的であった。
めに、はんだバンプを高精度で均一に形成する方法とし
て、従来、厚さ 100μｍ以下の薄い金属マスクを基板上
の配線電極に密着させ、低融点金属からなるはんだを蒸
着により基板の電極上に積層して、はんだバンプを形成
するのが一般的であった。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
はんだ材料はその組成により融点を変化させるたとがで
きるが、300 ℃以下の低融点はんだを形成しようとする
場合には、はんだ合金のるつぼからの蒸着において、は
んだを均質に蒸発させるためには、はんだの蒸着速度は
毎秒10Å程度であり、数10μｍにも達する厚いはんだを
長時間蒸着するために、るつぼからの輻射熱により、基
板ならびに蒸着したはんだが加熱されて、場合によって
ははんだバンプが溶融状態になり、金属マスクに融着し
て、マスクの取外し時に形が崩れたりして、はんだパン
プが均一な形状に形成できないといった問題を生じ、特
に、融点が低いはんだを蒸着する上では、この問題が顕
在化して、デバイスの高密度実装を制約する要因となっ
ていた。
はんだ材料はその組成により融点を変化させるたとがで
きるが、300 ℃以下の低融点はんだを形成しようとする
場合には、はんだ合金のるつぼからの蒸着において、は
んだを均質に蒸発させるためには、はんだの蒸着速度は
毎秒10Å程度であり、数10μｍにも達する厚いはんだを
長時間蒸着するために、るつぼからの輻射熱により、基
板ならびに蒸着したはんだが加熱されて、場合によって
ははんだバンプが溶融状態になり、金属マスクに融着し
て、マスクの取外し時に形が崩れたりして、はんだパン
プが均一な形状に形成できないといった問題を生じ、特
に、融点が低いはんだを蒸着する上では、この問題が顕
在化して、デバイスの高密度実装を制約する要因となっ
ていた。
【０００７】そのため、低融点はんだの蒸着中に基板上
のはんだの溶融を防ぐために、蒸着中は基板を冷却する
ことが多いが、はんだの溶融を完全に防止することは難
しかった。
のはんだの溶融を防ぐために、蒸着中は基板を冷却する
ことが多いが、はんだの溶融を完全に防止することは難
しかった。
【０００８】本発明は、上記の問題点に鑑み、微細で均
一なはんだパンプを形成する方法を提供することを目的
とする。
一なはんだパンプを形成する方法を提供することを目的
とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１は逆テーパー状の開口部、２
は金属マスク、３は基板、４は電極、５は低融点金属、
６ははんだバンプである。
図である。図において、１は逆テーパー状の開口部、２
は金属マスク、３は基板、４は電極、５は低融点金属、
６ははんだバンプである。
【００１０】上記の問題点は、図１（ａ）に示すよう
に、金属マスク２の開口部の断面を逆テーパー状とし
て、はんだバンプを形成する低融点金属５が溶融して
も、金属マスク２と接触しないような形状にする。これ
により、るつぼから長時間はんだを蒸着して、基板３や
はんだバンプ６が加熱され、例え溶融しても、金属マス
ク２に融着することなく、均質なはんだバンプ６を形成
することができる。
に、金属マスク２の開口部の断面を逆テーパー状とし
て、はんだバンプを形成する低融点金属５が溶融して
も、金属マスク２と接触しないような形状にする。これ
により、るつぼから長時間はんだを蒸着して、基板３や
はんだバンプ６が加熱され、例え溶融しても、金属マス
ク２に融着することなく、均質なはんだバンプ６を形成
することができる。
【００１１】また、はんだの蒸着時に、例えばＩｎ−Ｓ
ｎ系の合金半田では、Ｉｎが先に蒸発するため、はんだ
バンプも下層がＩｎリッチで上層がＳｎリッチなはんだ
となるため、併せて、このはんだバンプの蒸着終了後、
真空を破らずに、そのままはんだバンプ６をリフロー加
熱することにより、はんだバンプ６の形を整え、加熱に
よる対流によってはんだ成分の均質化を促進する。
ｎ系の合金半田では、Ｉｎが先に蒸発するため、はんだ
バンプも下層がＩｎリッチで上層がＳｎリッチなはんだ
となるため、併せて、このはんだバンプの蒸着終了後、
真空を破らずに、そのままはんだバンプ６をリフロー加
熱することにより、はんだバンプ６の形を整え、加熱に
よる対流によってはんだ成分の均質化を促進する。
【００１２】すなわち、本発明の目的は、図１（ａ）に
示すように、逆テーパー状の開口部１を有する金属マス
ク２を用いて、基板３上の電極４にはんだバンプ形成用
の低融点金属５を蒸着することにより、また、図１
（ｂ）に示すように、低融点金属５を蒸着後、真空を破
らずに低融点金属５のリフローを行うことにより、更
に、低融点金属５の融点が300 ℃以下であることにより
達成される。
示すように、逆テーパー状の開口部１を有する金属マス
ク２を用いて、基板３上の電極４にはんだバンプ形成用
の低融点金属５を蒸着することにより、また、図１
（ｂ）に示すように、低融点金属５を蒸着後、真空を破
らずに低融点金属５のリフローを行うことにより、更
に、低融点金属５の融点が300 ℃以下であることにより
達成される。
【００１３】
【作用】上記のように、本発明でははんだ蒸着中に、形
成中のはんだバンプが溶融したとしても、はんだバンプ
が金属マスクと接触しないために、蒸着したはんだ材料
は完全に基板上の電極の所要のパターン位置に完全に残
留して、各はんだバンプには同一組成で、同一量のはん
だ材料が堆積することとなり、結果として均質で均等な
形状のはんだバンプが欠陥なく生成される。
成中のはんだバンプが溶融したとしても、はんだバンプ
が金属マスクと接触しないために、蒸着したはんだ材料
は完全に基板上の電極の所要のパターン位置に完全に残
留して、各はんだバンプには同一組成で、同一量のはん
だ材料が堆積することとなり、結果として均質で均等な
形状のはんだバンプが欠陥なく生成される。
【００１４】
【実施例】図２は本発明の実施例の説明図であり、工程
順模式断面図である。図において、11はセラミック基
板、12はＮｉ膜、13はＰｔ膜、14はＡｕ膜、15は電極、
16は金属マスク、17は低融点金属、18は赤外線、19はは
んだバンプ、20はＩＣチップ、21はＡｌパッド、22はＡ
ｕバンプである。
順模式断面図である。図において、11はセラミック基
板、12はＮｉ膜、13はＰｔ膜、14はＡｕ膜、15は電極、
16は金属マスク、17は低融点金属、18は赤外線、19はは
んだバンプ、20はＩＣチップ、21はＡｌパッド、22はＡ
ｕバンプである。
【００１５】図２を用いて、３インチ角のセラミック基
板11に５〜１０ｍｍサイズのＩＣチップ20を多数フリッ
プフチップボンディングにより搭載した本発明の第１の
実施例について説明する。
板11に５〜１０ｍｍサイズのＩＣチップ20を多数フリッ
プフチップボンディングにより搭載した本発明の第１の
実施例について説明する。
【００１６】図２（ａ）に示すように、回路配線用のセ
ラミック基板11上に電子ビーム蒸着法により、セラミッ
ク基板11との密着の良いニッケル（Ｎｉ) 膜12を1,000
Åの厚さに蒸着し、続いてはんだのバリア層となる白金
（Ｐｔ）膜13を 2,000Åの厚さに積層して蒸着し、更に
はんだとの濡れ性の良い金（Ａｕ）14を 1,000Åの厚さ
に積層して蒸着する。
ラミック基板11上に電子ビーム蒸着法により、セラミッ
ク基板11との密着の良いニッケル（Ｎｉ) 膜12を1,000
Åの厚さに蒸着し、続いてはんだのバリア層となる白金
（Ｐｔ）膜13を 2,000Åの厚さに積層して蒸着し、更に
はんだとの濡れ性の良い金（Ａｕ）14を 1,000Åの厚さ
に積層して蒸着する。
【００１７】次に、図２（ｂ）る示すように、この三層
に積層された金属膜をフォトリソグラフィによりパター
ニングして配線用の電極15を形成する。次に、図２
（ｃ）に示すように、回路配線のセラミック基板11上の
電極15に位置合わせして、はんだパンプ19形成位置に本
発明の逆テーパー状の開口部を有する厚さ３０μｍの金
属マスク16を密着させる。開口部は均一に５０μｍφで
あり、ＩＣチップ20のＡｌパッド21のピッチに合わせた
最も密接したピッチ間隔は１５０μｍである。この開口
部から覗いた電極15上に組成Ｓｎ：Ｉｎ＝0.48：0.52で
融点が 117℃のはんだ合金を図示しないＭｏ製のるつぼ
に入れて加熱し、ゆっくり10Å／秒の蒸発レートで蒸着
しながら10μｍの厚さに蒸着する。従って蒸着には約３
時間ほどを要する。
に積層された金属膜をフォトリソグラフィによりパター
ニングして配線用の電極15を形成する。次に、図２
（ｃ）に示すように、回路配線のセラミック基板11上の
電極15に位置合わせして、はんだパンプ19形成位置に本
発明の逆テーパー状の開口部を有する厚さ３０μｍの金
属マスク16を密着させる。開口部は均一に５０μｍφで
あり、ＩＣチップ20のＡｌパッド21のピッチに合わせた
最も密接したピッチ間隔は１５０μｍである。この開口
部から覗いた電極15上に組成Ｓｎ：Ｉｎ＝0.48：0.52で
融点が 117℃のはんだ合金を図示しないＭｏ製のるつぼ
に入れて加熱し、ゆっくり10Å／秒の蒸発レートで蒸着
しながら10μｍの厚さに蒸着する。従って蒸着には約３
時間ほどを要する。
【００１８】この間、はんだを入れたＭｏ製るつぼから
の輻射熱により、徐々にセラミック基板11が加熱されて
温度が上昇し、はんだの融点である 117℃を越えてしま
うと、はんだは溶融してしまう。
の輻射熱により、徐々にセラミック基板11が加熱されて
温度が上昇し、はんだの融点である 117℃を越えてしま
うと、はんだは溶融してしまう。
【００１９】しかし、本発明の開口部の断面形状が逆テ
ーパー状の金属マスク16では、はんだが例え溶融したと
しても、金属マスク16との接触は起こらない。更に、図
２（ｄ）に示すように、蒸着終了後、チャンバ内の真空
度をそのまま保ち、赤外線ランブ加熱により１０-5程度
の真空中でセラミック基板11をはんだの融点以上の１５
０℃に加熱する。すると、下層がＩｎリッチで上層がＳ
ｎリッチのはんだバンプ19の組成が溶融したはんだの対
流により下層、上層とも均一な組成となり、また表面張
力によりはんだバンプ19に適した丸み帯びた形状とな
る。
ーパー状の金属マスク16では、はんだが例え溶融したと
しても、金属マスク16との接触は起こらない。更に、図
２（ｄ）に示すように、蒸着終了後、チャンバ内の真空
度をそのまま保ち、赤外線ランブ加熱により１０-5程度
の真空中でセラミック基板11をはんだの融点以上の１５
０℃に加熱する。すると、下層がＩｎリッチで上層がＳ
ｎリッチのはんだバンプ19の組成が溶融したはんだの対
流により下層、上層とも均一な組成となり、また表面張
力によりはんだバンプ19に適した丸み帯びた形状とな
る。
【００２０】図２（ｅ）に示すようにこのセラミック基
板11上のはんだバンプに、ＩＣチップ20のＡｌパッド21
上に形成したＡｕバンプ22を位置合わせしてフリップチ
ップボンディングを行い、多数のＩＣチップ20を搭載し
た高密度実装のセラミック基板11が完成する。
板11上のはんだバンプに、ＩＣチップ20のＡｌパッド21
上に形成したＡｕバンプ22を位置合わせしてフリップチ
ップボンディングを行い、多数のＩＣチップ20を搭載し
た高密度実装のセラミック基板11が完成する。
【００２１】次に、逆テーパー状のメタルマスクを用い
て、セラミック基板11からなる多層配線回路基板上にＮ
ｉ／Ｐｔ／Ａｕの三層膜からなる電極を形成した後、こ
の電極上に、低融点金属として、Ｐｂ(37%)-Ｓｎ(63%)
を用い、この低融点金属の薄膜を20μｍの厚さに蒸着す
る第二の実施例について説明する。
て、セラミック基板11からなる多層配線回路基板上にＮ
ｉ／Ｐｔ／Ａｕの三層膜からなる電極を形成した後、こ
の電極上に、低融点金属として、Ｐｂ(37%)-Ｓｎ(63%)
を用い、この低融点金属の薄膜を20μｍの厚さに蒸着す
る第二の実施例について説明する。
【００２２】前述の図２（ｃ）に示すように、低融点金
属の薄膜を堆積するが、ＰｂとＳｎでは蒸気圧の差があ
るため、Ｐｂがまず堆積し、続いて、Ｓｎが堆積する。
Ｓｎの蒸着と共にＳｎの組成比が上昇し、Ｐｂ−Ｓｎ合
金の液相温度が低下し、 200℃前後となる。一方、るつ
ぼからの輻射熱により徐々に基板の温度は上昇し、融点
である 183℃を越えてしまう。従来のメタルマスクで
は、図３に示したように、はんだとメタルマスクは接触
し、はんだはマスクの方に吸い寄せられてしまうが、本
発明の図２に示した逆テーパー状の開口部を有するメタ
ルマスクを使用した場合には、はんだが溶融したとして
も、メタルマスクとは接触しない。
属の薄膜を堆積するが、ＰｂとＳｎでは蒸気圧の差があ
るため、Ｐｂがまず堆積し、続いて、Ｓｎが堆積する。
Ｓｎの蒸着と共にＳｎの組成比が上昇し、Ｐｂ−Ｓｎ合
金の液相温度が低下し、 200℃前後となる。一方、るつ
ぼからの輻射熱により徐々に基板の温度は上昇し、融点
である 183℃を越えてしまう。従来のメタルマスクで
は、図３に示したように、はんだとメタルマスクは接触
し、はんだはマスクの方に吸い寄せられてしまうが、本
発明の図２に示した逆テーパー状の開口部を有するメタ
ルマスクを使用した場合には、はんだが溶融したとして
も、メタルマスクとは接触しない。
【００２３】蒸着終了後に真空中でランプ加熱により、
はんだの融点以上に加熱し、はんだ組成を均一にすると
ともに、その形状を整える。以上のプロセスにより、低
融点のはんだが均一に形成される。この後のプロセスは
図２（ｄ）以降に示した第一の実施例と同様である。
はんだの融点以上に加熱し、はんだ組成を均一にすると
ともに、その形状を整える。以上のプロセスにより、低
融点のはんだが均一に形成される。この後のプロセスは
図２（ｄ）以降に示した第一の実施例と同様である。
【００２４】また、本発明は、融点が300 ℃以下の種々
の組成比のＳｎ−Ｐｂ、Ｐｂ−Ｉｎ、Ｓｎ−Ｂｉ等の各
種低融点はんだにも適用できるものである。
の組成比のＳｎ−Ｐｂ、Ｐｂ−Ｉｎ、Ｓｎ−Ｂｉ等の各
種低融点はんだにも適用できるものである。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
はんだ蒸着中にはんだ材料が溶融したとしても、金属マ
スクの開口部の逆テーパー状の側壁と接触することはな
く、蒸着したはんだ材料は完全に残留して、基板上の各
はんだバンプは同一組成で且つ同一量の大きさ、形状が
全く同じはんだバンプを同時に多数、欠陥なく形成する
ことができる。
はんだ蒸着中にはんだ材料が溶融したとしても、金属マ
スクの開口部の逆テーパー状の側壁と接触することはな
く、蒸着したはんだ材料は完全に残留して、基板上の各
はんだバンプは同一組成で且つ同一量の大きさ、形状が
全く同じはんだバンプを同時に多数、欠陥なく形成する
ことができる。
【００２６】また、合わせて、蒸着後、真空中で加熱
し、はんだバンプをリフローすることで、その後のリフ
ロー工程を簡略化でき、またはんだバンプの表面参加を
防止出来る。
し、はんだバンプをリフローすることで、その後のリフ
ロー工程を簡略化でき、またはんだバンプの表面参加を
防止出来る。
【００２７】従って、本発明は、微細な高密度実装回路
基板の形成に寄与するところが大きい。
基板の形成に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の説明図
【図３】 従来例の説明図
図において １ 逆テーパー状の開口部 ２ 金属マスク ３ 基板 ４ 電極 ５ 低融点金属 ６ はんだバンプ 11 セラミック基板 12 Ｎｉ膜 13 Ｐｔ膜 14 Ａｕ膜 15 電極 16 金属マスク 17 低融点金属 18 赤外線 19 はんだバンプ 20 ＩＣチップ 21 Ａｌパッド 22 Ａｕバンプ
Claims (3)
- 【請求項１】 逆テーパー状の開口部(1) を有する金属
マスク(2) を用いて、基板(3) 上の電極(4) にはんだバ
ンプ形成用の低融点金属(5) を蒸着することを特徴とす
るはんだバンプ形成方法。 - 【請求項２】 前記低融点金属(5) を蒸着後、真空を破
らずに該低融点金属(5) のリフロー加熱を行い、はんだ
バンプ(6) を形成することを特徴とする請求項１記載の
はんだバンプ形成方法。 - 【請求項３】 前記低融点金属(5) の融点が300 ℃以下
であることを特徴とする請求項１または２記載のはんだ
バンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146492A JPH0818210A (ja) | 1994-06-28 | 1994-06-28 | はんだバンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146492A JPH0818210A (ja) | 1994-06-28 | 1994-06-28 | はんだバンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818210A true JPH0818210A (ja) | 1996-01-19 |
Family
ID=15408858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6146492A Withdrawn JPH0818210A (ja) | 1994-06-28 | 1994-06-28 | はんだバンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818210A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0980198A1 (fr) * | 1998-08-13 | 2000-02-16 | Bull S.A. | Outillage amovible pour la réalisation de bossages, conducteurs électriques, sur des composants électroniques |
| US6051273A (en) * | 1997-11-18 | 2000-04-18 | International Business Machines Corporation | Method for forming features upon a substrate |
| CN1078098C (zh) * | 1999-02-01 | 2002-01-23 | 天津大学 | 用于CO低压合成碳酸二甲酯的Pd/NaY催化剂的制备方法 |
| JP2013028835A (ja) * | 2011-07-28 | 2013-02-07 | Kyocera Crystal Device Corp | 膜形成方法 |
-
1994
- 1994-06-28 JP JP6146492A patent/JPH0818210A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051273A (en) * | 1997-11-18 | 2000-04-18 | International Business Machines Corporation | Method for forming features upon a substrate |
| EP0980198A1 (fr) * | 1998-08-13 | 2000-02-16 | Bull S.A. | Outillage amovible pour la réalisation de bossages, conducteurs électriques, sur des composants électroniques |
| FR2782439A1 (fr) * | 1998-08-13 | 2000-02-18 | Bull Sa | Outillage amovible pour la realisation de bossages, conducteurs electriques, sur des composants electroniques |
| CN1078098C (zh) * | 1999-02-01 | 2002-01-23 | 天津大学 | 用于CO低压合成碳酸二甲酯的Pd/NaY催化剂的制备方法 |
| JP2013028835A (ja) * | 2011-07-28 | 2013-02-07 | Kyocera Crystal Device Corp | 膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391514A (en) | Low temperature ternary C4 flip chip bonding method | |
| EP0147576B1 (en) | Process for forming elongated solder connections between a semiconductor device and a supporting substrate | |
| US5480835A (en) | Electrical interconnect and method for forming the same | |
| US5108027A (en) | Flip chip solder bond structure for devices with gold based metallization | |
| US6149122A (en) | Method for building interconnect structures by injection molded solder and structures built | |
| JP2010050470A (ja) | ウエハー | |
| US6902098B2 (en) | Solder pads and method of making a solder pad | |
| US7422973B2 (en) | Method for forming multi-layer bumps on a substrate | |
| JP2011054978A (ja) | Ｚｎを用いた半田付け構造物および方法 | |
| JPH0818210A (ja) | はんだバンプ形成方法 | |
| JPH01217935A (ja) | 半導体装置の製造方法および装置 | |
| JP4590783B2 (ja) | はんだボールの形成方法 | |
| JP3694679B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JP3431321B2 (ja) | バンプ形成方法 | |
| JPH05243232A (ja) | 半田バンプ電極の形成方法 | |
| JPS60180146A (ja) | ソルダバンプの一括形成方法 | |
| JPH05190599A (ja) | 半導体装置の組立方法 | |
| JP2004342904A (ja) | 電子回路装置および電子回路装置の製造方法 | |
| JPS63306634A (ja) | 二元系合金のバンプ形成法 | |
| JPH01264245A (ja) | 半導体装置の製造方法 | |
| JPH03241756A (ja) | 半導体集積回路の実装装置および実装方法 | |
| JPS5868945A (ja) | フリツプチツプボンデイング法 | |
| JPH06224199A (ja) | バンプ形成方法 | |
| GB2228825A (en) | Flip chip solder bond structure for devices with gold based metallisation | |
| JPH03190239A (ja) | はんだバンプの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |