JPH04159739A - Ｌｓｉ実装構造体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬＳＩ実装構造体に関する。

〔従来の技術〕

従来のＬＳＩ実装構造体はＬＳＩチップの電極＝１− と配線基板上の電極とを電気的に接続する方法としてワ
イヤーボンディング法やテープオートメイテッドポンデ
ィングく以下ＴＡＢと記す）法またはＬＳＩチップ」二
の電極にバンプを形成するフリップチップ法あるいはＬ
ＳＩチップ上の電極にマイクロピンをろう付けし、外部
配線基板上の電極にマイクロピンの先端を半田付けする
方法などがある。

ワイヤーボンティング法やＴＡＢ法は、チップ周辺に引
き出し配線を設けねばならないため、実装面積が大きく
なり、高密度実装に対し不利である。また、引き出し配
線により、信号の遅れや電力供給における電圧降下が発
生するため、高速化や高性能化に対しても不利である。

一方、フリップチップ法による接続は、チップ上の電極
にバンプを形成し、バンプを介して配線側電極と接続す
るため、実装面積が小さく、高密度実装に適している。

しかし、チップサイズが大型化すると、セラミックのよ
うにチップと熱膨張率が異なる基板へ接続する場合や、
チップと同程度の熱膨張率を持つ基板の接続においても
チップと基板に温度差がある場合は、ハンプ部に熱ス１
ヘレスが加わるために、バンプが破断しやすく、接続部
の信頼性が低いという欠点がある。

マイクロピンによる接続法は上述したフリップチップ法
の欠点を改善したものである。

第４図は従来のＬＳＩ実装構造体の一例を示す断面図で
ある。

第４図に示すように、１．、、　Ｓ　Ｉチップ１上の電
極に密着層としてチタン層］１およびバリア層として白
金層１２を順次積層し、白金層１２上に設けた金銭共晶
合金層１３によってマイクロピン３を接合する。次に、
マイクロピン３を多層配線基板５の電極４に半田９で半
田付けし、ＬＳＩチップ１を実装する。以」二の構造に
より、フリップデツプと同等の高密度実装か可能となり
、また、熱膨張差による熱ス１ヘレスが発生しでも、マ
イクロピンの変形によって吸収できるなめ、信頼性の高
い接続か可能となる。

〔発明が解決し７ようとする課題〕 従来のＬ　Ｓ　Ｉ実装構造体は、高密度実装に優れ、実
装時の熱ストレスに強いという利点を持っているが、マ
イクロピンをＬＳＩチップ上の電極へ金銭共晶合金層に
よってろう付けしているため、チップの上電極にチタン
層、白金層を設ける工程とマイクロピンをろう付けする
工程が必要である。チップ上の電極形成工程はウェーハ
状態で行われるなめ、不良チップにも処理を施こさねば
ならす、製造コスト増につながっている。また、マイク
ロピンのろう付は時に金錫共晶合金層を用いるため、原
材料費が高いという欠点がある。

本発明は、以上のような問題点を解決し、製造か容易で
、安価なマイクロピンによるＬＳＩ実装構造体を提供す
ることを目的とする。

〔課題を解決するための手段〕

本発明のＬＳＩ実装構造体は、ＬＳＩチップ上に設けた
電極と、前記電極を含む表面に設けた異方導電性ペース
ト層と、前記電極上の異方導電性ペースト層を加圧硬化
して接合し加圧された部分のみの異方導電性ペースト層
を電気的に導通させ前記電極と一端を電気的に接続した
マイクロピンと、前記マイクロピンの他端を接続して前
記ＬＳＩチップを搭載した配線基板とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示す模式的断面図、第
２図は第１図の部分拡大断面図である。

第１図及び第２図に示すように、内部配線６を設けたセ
ラミック基板を積層した多層配線基板５の表面に内部配
線６と接続した電極４を形成し、ＬＳＩチップ１の表面
に設けたアルミニウム電極７に異方導電性ペースト２を
介してマイクロピン３を接続し、マイクロピン３と電極
４を半田９により接続してＬＳＩチップ１を多層配線基
板５に実装する。

ここで、ＬＳＩチップ１の表面に設けたアルミニウム電
極７を含む表面をパツシベーシヨン膜８で被膜して保護
し、パツシベーシヨン膜８を選択的に開孔してアルミニ
ウム電極７の表面を露出さ＝５− ぜ、開孔部のアルミニウム電極７を含む表面に異方導電
性ペースト層２を１０〜３０μｍの厚さに形成する。次
に、マイクロピン３をアルミ；ニウム電極７に整合して
加圧しながら加熱すると、マイクロピン３とアルミニウ
ム電極７により加圧された部分の異方導電性ペースト層
２のみが導通し、マイクロピン３とアルミニウム電極７
が電気的に接続された状態で異方導電性ペースト層２が
硬化し、Ｌ　Ｓ　Ｉチップ１のアルミニウム電極７とマ
イクロピンが接続される。

本実施例では、良品チップのみに異方導電性ペーストを
塗布し、不良品を除外できる。ま、た、従来の金錫共晶
合金と異なり、異方通電性ペーストの塗布はスクリーン
印刷法などの安価で簡単な工程で行える。原材料費の面
から見ても、異方導電性ペース１〜は半田を導電粒子に
用いたものなどはきわめて安価である。

以」二のことから、本発明を用いることより、マイクロ
ピンによるＬＳＩ実装構造体はきわめて安価なものにな
る。

６一 第３図は本発明の第２の実施例を示す断面図である。

第３図に示すように、半田９の代りに異方導電性ペース
ト層１０を用いてマイクロピン３と多層配線基板５の電
極４とを電気的に接続した以外は第］の実施例と同様の
構成を有しており、半田付は工程を削除でき、また、高
温処理によるＬＳＩチップの信頼性の低下を防＋してき
る利点かある。

〔発明の効果〕

以上説明したように本発明は、Ｌ、　Ｓ　Ｉデツプ」二
電極とマイクロピンとを異方導電性ペース１へによって
接続しているため、ＬＳＩの電極に特別な処理を施こす
必要かなく、また、高価な金銭共晶合金を用いる必要が
ない。その結果、容易に安価なＬＳＩ実装構造体を提供
できるという効果を有する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す模式的断面図、第
２図は第１の部分拡大断面図、第３図は本発明の第２の
実施例を示す断面図、第４図は従来のＬＳＩ実装構造体
の断面図である。 １・・Ｌ　Ｓ　Ｉデツプ、２・・異方導電性ペース１〜
層、３・・・マイクロピン、４・・・電極、５・・・多
層配線基板、６・・・内部配線、７・・アルミニウム電
極、８・・・パッシベーション膜、９・・半田、１０・
・・異方導電性ペースト層、１１・・・チタン層、］２
・・・白金層、］３・・・金銭共晶合金層。

Claims (1)

【特許請求の範囲】
1. 　ＬＳＩチップ上に設けた電極と、前記電極を含む表面
   に設けた異方導電性ペースト層と、前記電極上の異方導
   電性ペースト層を加圧硬化して接合し加圧された部分の
   みの異方導電性ペースト層を電気的に導通させ前記電極
   と一端を電気的に接続したマイクロピンと、前記マイク
   ロピンの他端を接続して前記ＬＳＩチップを搭載した配
   線基板とを有することを特徴とする。ＬＳＩ実装構造体
   。