JPH06268358A - 金属結合方法 - Google Patents

金属結合方法

Info

Publication number
JPH06268358A
JPH06268358A JP5226731A JP22673193A JPH06268358A JP H06268358 A JPH06268358 A JP H06268358A JP 5226731 A JP5226731 A JP 5226731A JP 22673193 A JP22673193 A JP 22673193A JP H06268358 A JPH06268358 A JP H06268358A
Authority
JP
Japan
Prior art keywords
metallization
solder balls
solder
metallized regions
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5226731A
Other languages
English (en)
Other versions
JP2641384B2 (ja
Inventor
Avishay Katz
カッツ アヴィシャイ
Chien-Hsun Lee
リー チェン−サン
King L Tai
リエン タイ キン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH06268358A publication Critical patent/JPH06268358A/ja
Application granted granted Critical
Publication of JP2641384B2 publication Critical patent/JP2641384B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【構成】 電子機器100の端子8、9上のメタライズ領域1
6、17を試験機器200のパッド21、22上のメタライズ領域3
1、32に結合する金属結合方法において、それらのメタラ
イゼーションを異なる組成とし、（ａ）電子機器のメタ
ライズ領域の上にはんだボール18、19を形成する工程
と、（ｂ）試験機器のメタライズ領域の表面にはんだボ
ールを接触させる工程と、（ｃ）はんだボールを加熱し
て各はんだボールを溶融し平坦化はんだボール51、52に
する工程と、を有し、その後、はんだの融点以下に冷却
し、はんだボールが電子機器のメタライゼーションを濡
らすが試験機器のメタライゼーションを濡らさないよう
にさせる液体フラックス中に浸しながらはんだの融点以
上に加熱し、電子機器を試験機器から引き離す。 【効果】 接続時の電気抵抗が小さく、引き離し後に共
融物を取り除く作業を要しない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、恒久的または一時的
な金属結合（ボンデイング）方法に関する。このような
結合方法は、たとえば、半導体集積回路やレーザ装置等
の電子機器の非破壊試験のために、また、そのような電
子機器に熱吸収要素または熱拡散要素（サブマウント）
を恒久的または一時的に接続して試験・運転・保存する
ために利用することができる。
【０００２】
【従来の技術】シリコン集積回路チップ、ウェーファ、
レーザチップ等の電子回路機器の主要表面には、典型的
には、はんだの突起すなわち「はんだボール」が２次元
的に配列されている。それらの突起は、そのチップの分
離した金属製入出力端子（チップ端子）上にあり、また
それに接触している。このような機器の欠陥品をパッケ
ージするコストを避けるために、それらをパッケージに
組み立てる前に試験するべく、それら各機器に電気的に
接続する必要のあることが多くある。また、その試験方
法は、その機器を破壊しないものであることが望まし
い。
【０００３】従来の非破壊試験のうちで、「バーンイン
試験」として知られる試験では、パッケージの通常の作
動状態で想定されるよりも高い電気的環境的ストレス
（たとえば高電圧、高環境温度）のもとで試験される。
典型的には、バーンイン試験は、１時間から１０時間以
上継続される。パッケージに組み立てる前のこのような
電子機器の耐久試験は、別の意味で、温度的または電気
的ストレスをかけないで行うのが望ましいこともある。
【０００４】米国特許5,007,163号には、半導体集積回
路チップの試験に適用できる非破壊的バーンイン試験に
ついて記載されており、この方法では、各チップの端子
を試験サブストレートの金属入出力端子（サブストレー
トパッド）に一時的に直接接続することによりチップを
次々に試験することができる。試験電圧（パワーとグラ
ウンドを含む）は、一組のサブストレートパッド（サブ
ストレート出力パッド）に接続されたサブストレートの
中の一組の回路を通じて、チップ端子の一部（チップ入
力端子）に印加される。その間、チップ端子とサブスト
レートパッドは、弱い力で互いに押しつけられ、各チッ
プ端子とそれに対応するサブストレートパッドの間には
室温で電気伝導性の液体共融接合が形成される。
【０００５】これらの試験電圧に対応して、チップパッ
ドの他の端子（チップ出力端子）に応答電圧が生じる。
そしてその応答電圧を、他のサブストレートパッド（サ
ブストレート入力パッド）に接続されたサブストレート
の他の回路を通じて測定される。この電気試験の実施中
ずっと共融接続は液体に保たれる。この共融混合物は、
望ましくは、ガリウム／インジウムである。
【０００６】試験終了後、チップパッドとサブストレー
トパッドとは引き離され、チップ端子および／または試
験サブストレートパッドに残った共融混合物は取り除か
れる。これは、サブストレートパッドが残留共融混合物
に覆われた状態であると、次のチップの端子の適切な
（複数箇所の）接触が干渉を受けることがあるからであ
る。
【０００７】
【発明が解決しようとする課題】上記特許に記載された
試験方法の欠点は、共融物を取り除く必要があること
と、試験中の液体接続の電気抵抗が大きすぎることであ
る。
【０００８】さらに、バーンイン試験またはその他の試
験をするしないにかかわらず、半導体集積回路機器また
はレーザ機器を熱吸収要素または熱拡散要素（サブマウ
ント）に結合する方法が望まれている。また必要によ
り、その後そのサブマウントから機器を引き離すこと、
また場合によっては、それ以上結合処理をすることな
く、機器をサブマウント付きの状態で使用するために、
機器をサブマウントにつけたままにすることが望まれ
る。すなわち、後の必要に応じて恒久的結合にも一時的
結合にもしうる方法が望まれる。本発明の目的はかかる
方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するものであって、請求項１に記載の発明は、第１の機
器（１００）の回路端子（８、９）上の１または２以上
の第１組の局所メタライズ領域（１６、１７）のそれぞ
れを第２の機器（２００）の１または２以上の相互に分
離した複数のパッド（２１、２２）上の第２組の局所メ
タライズ領域（３１、３２）のそれぞれに結合する金属
結合方法において、第１組の局所メタライズ領域（１
６、１７）それぞれには第１のメタライゼーション（１
２、１３、１４、１５）があり、第２組の局所メタライ
ズ領域（３１、３２）それぞれには第１のメタライゼー
ションと異なる組成の第２のメタライゼーション（２
３、２４、２５）があり、（ａ）第１組の局所メタライ
ズ領域（１６、１７）のそれぞれの上に分離したはんだ
ボール（１８、１９）を形成する工程と、（ｂ）第２組
の局所メタライズ領域（３１、３２）の露出した表面に
はんだボール（１８、１９）を接触させる工程と、
（ｃ）はんだボール（１８、１９）をそのはんだの融点
より高い第１の温度にまで加熱して各はんだボールを平
坦化はんだボール（５１、５２）にする工程と、を有
し、第１、第２のメタライゼーションの組成の相違は、
平坦化はんだボールを工程（ｃ）の後に融点より低い第
２の温度に冷却し、その後さらにそのはんだボールが第
１組のメタライゼーションを濡らすが第２のメタライゼ
ーションを濡らさないようにさせる液体フラックス中に
浸しながらはんだの融点より高い第３の温度にまで加熱
するとき、各平坦化はんだボールは溶融し、第１組のメ
タライゼーションを濡らすが第２組のメタライゼーショ
ンを濡らさないで、その結果、溶融したはんだボールが
液体フラックスに浸った状態で第１の機器を第２の機器
から機械的に引き離すことができるものであること、を
特徴とする金属結合方法である。
【００１０】また、請求項２に記載の発明は、前記工程
（ａ）の前に、回路端子上にクロムと銅を同時に堆積さ
せクロム銅の層（１２）を形成させる工程と、その上に
銅層（１３）を堆積させる工程と、その上に金または錫
の層（１４）を堆積させる工程と、を含む、前記第１の
メタライゼーションを形成する工程を有し、前記工程
（ｂ）の前に、パッド上にタングステンまたはタンタル
またはモリブデンの層（２３）を堆積する工程を含む第
２のメタライゼーションを形成する工程を有することを
特徴とする請求項１の方法である。
【００１１】また、請求項３に記載の発明は、第２のメ
タライゼーションを形成する工程は前記工程（ｂ）の前
に、各パッド上に銅を含まない金属バリヤ層（２３）を
形成させる工程を含むことを特徴とする請求項２の方法
である。
【００１２】また、請求項４に記載の発明は、第１の機
器（１００）の回路端子（８、９）上の１または２以上
の第１組の局所的メタライズ領域（１６、１７）のそれ
ぞれを第２の機器（２００）の１または２以上の相互に
分離した複数のパッド（２１、２２）上の第２組の局所
的メタライズ領域（３１、３２）のそれぞれに一時的に
結合する金属結合方法において、第１組のメタライズ領
域（１６、１７）それぞれには第１のメタライゼーショ
ン（１２、１３、１４、１５）があり、前記第２組のメ
タライズ領域それぞれには第１のメタライゼーションと
異なる組成の第２のメタライゼーション（２３、２４、
２５）があり、請求項１に記載の工程（ａ）、（ｂ）、
（ｃ）を有し、平坦化した各はんだボールが、第１のメ
タライゼーションを濡らすが第２のメタライゼーション
を濡らさないようにするべくそのはんだボールを液体フ
ラックスに浸す工程と、平坦化した各はんだボールをそ
のはんだの融点より高い第２の温度にまで加熱してその
はんだボールを溶融し、このはんだボールがその第２の
温度で液体フラックスの存在のもとで第１組のメタライ
ズ領域を濡らすが第２組のメタライズ領域を濡らさない
ようにする工程と、はんだボールが液体フラックスに浸
されて溶融している間に、第１の機器を第２の機器から
機械的に引き離す工程と、を有することを特徴とする金
属結合方法である。
【００１３】また、請求項５に記載の発明は、前記工程
（ａ）と工程（ｂ）間に、各はんだボールをそのはんだ
ボールが軟化はするが溶解はしない程度の温度にまで加
熱する工程を有することを特徴とする請求項４の方法で
ある。
【００１４】
【作用】本発明によれば、電子機器を試験機器等に一時
的または恒久的に接続しまた引き離すことが可能であ
る。しかも接続時の電気抵抗が小さく、また、引き離し
後に共融物を取り除く作業を必要としない。
【００１５】
【実施例】図１に示す電子機器１００は、図２に示す試
験機器（試験サブストレート）２００を使用して試験さ
れる。電子機器１００は、シリコン集積回路チップ１０
で形成され、局所的に、たとえばアルミニウム製の回路
入力端子８と回路出力端子９を有する。回路入力・出力
端子８、９は、図３に示すように、同一または類似のメ
タライゼーション１６、１７によりメタライズ（金属
化）される。すなわち、従来技術にあるように、複数の
メタライゼーション層を次々に形成し、最後に鉛錫はん
だ層１５を形成する。
【００１６】たとえば、チタンまたはクロムからなる局
所的粘着層１１は、回路入力端子８および回路出力端子
９と、クロムと銅を同時に堆積させたクロム銅層１２の
それぞれとの間に挟まれる。ここで、クロム成分は濡れ
ない性質をもつ。局所的濡れ層１３（典型的には実質的
に銅からなる層）は、クロム銅層１２と局所的キャッピ
ング層１４（典型的には実質的に金または錫からなる
層）のそれぞれとの間に挟まれる。ここで、錫、少なく
とも鉛錫はんだは、銅にとって十分によい保護膜をな
す。最後に、各局所的キャッピング層１４の上に局所的
鉛錫はんだ層１５が蒸着される。典型的には鉛錫はんだ
は、重量比で、約９５％の鉛と約５％の錫を含有してい
る。
【００１６】メタライゼーション層１１、１２、１３、
１４は図３に示す入出力チップ端子のメタライズ領域１
６、１７を形成するもので、これらの層は、従来から知
られた厚さの標準的スパッタリングを次々に行うことに
より形成できる。
【００１８】図２に示す試験機器２００は、セラミック
ス製サブストレート２０の表面上に形成され、局所的に
メタライズされたサブストレート回路出力パッド２１と
サブストレート回路入力パッド２２を有する。これらパ
ッド２１、２２は、通常はアルミニウム製か銅製であっ
て、銅製の場合は、スパッタにより堆積されたチタンや
クロム等の粘着層がサブストレート２０と各サブストレ
ート回路パッド２１、２２との間に挟まれる。さらに、
各サブストレート回路パッド２１、２２は、サブストレ
ート２０上の回路層（図示せず）を通して、外部回路
（図示せず）と接続可能なように金属接触し、外部回路
からサブストレート回路パッド２１、２２への電気接続
を可能とする。
【００１９】サブストレート回路パッド２１、２２は、
スパッタ堆積したタングステン、タンタル、モリブデ
ン、チタン等の分離した金属バリヤ層２３でメタライズ
する。チタンを金属バリヤ層２３として使わない場合
は、金属バリヤ層２３のそれぞれに、スパッタされたチ
タン等の分離した金属の粘着層２４を置く。最後に、金
または錫等のキャッピング層２５が、サブストレート回
路パッド２１、２２のメタライゼーションを保護する。
金属バリヤ層２３、粘着層２４、キャッピング層２５
は、サブストレート回路出力・入力パッド２１、２２そ
れぞれに対し、図４に示すサブストレート回路パッドメ
タライズ領域３１、３２を形成する。
【００２０】電子回路機器１００の必要なバーンイン試
験をするために（またはその他の目的で電子機器１００
に電気的に接続するために）、電子機器１００を一つの
チャンバ（図示せず）の中に置き、好ましくはその中を
１５パスカル程度の還元性のガスにより清浄に保つ。こ
のガスは、たとえば（より望ましい順で）、蟻酸蒸気、
一酸化炭素、フォーミングガスである。
【００２１】このチャンバは、鉛錫はんだ層１５が溶融
するのに十分に高い温度Ｔ＝Ｔ1にまで加熱され、図３
に示すように、はんだボール１８、１９が形成される。
たとえば、鉛錫はんだの融点は約３１８℃であって、Ｔ
1は約３４２℃である。試験機器２００も同じチャンバ
に置かれる。それから、チャンバの温度をＴ＝Ｔ2にま
で冷却する。ここでＴ2は、たとえば２５０℃であっ
て、還元性のガス中で、はんだボール１８、１９は固体
化はするが軟化した状態に保たれる。
【００２２】次に、このチャンバ内で、電子機器１００
を、図３の状態から上下反転し、図４に示すように、は
んだボール１８、１９がそれぞれ、サブストレート回路
パッドメタラズ領域３１、３２に直接物理的に接触する
ように配置する。
【００２３】それから、温度Ｔをはんだボールの融点よ
り高く、たとえば３４０℃以上にまで上昇させる。これ
により、はんだボール１８、１９は溶融し、たとえば集
積回路チップ１０の重みによって押しつぶされ、図５に
示すように、平坦化はんだボール５１、５２になる。こ
のように、鉛直方向の厚さが、Ｈからｈに減少すると同
時に、平坦化はんだボール５１、５２はサブストレート
回路パッドメタラズ領域３１、３２を濡らす。
【００２４】この方法によれば、平坦化はんだボール５
１、５２とチップ端子メタライズ領域１６、１７との間
のみならず、平坦化はんだボール５１、５２とサブスト
レート回路パッドメタラズ領域３１、３２との間も、比
較的大きな電気接触面積が得られる。したがって、回路
入力・出力端子８、９からサブストレート回路出力・入
力パッド２１、２２までの電気抵抗を小さくすることが
できる。
【００２５】次に、チャンバの温度を、たとえば室温に
まで下げる。そして、外部の電気試験（またはその他）
のための回路（図示せず）を、サブストレート回路出力
・入力パッド２１、２２、サブストレート回路パッドメ
タラズ領域３１、３２、チップ端子メタライズ領域１
６、１７、回路入力・出力端子８、９を通じて、集積回
路チップ１０の回路（図示せず）へと接続する。
【００２６】必要な電気試験が終了した後、還元性ガス
はチャンバから排出され、平坦化はんだボール５１、５
２は、ポリエチレングリコールと樹脂との混合物等の液
体溶剤（フラックス）中に浸される。ポリエチレングリ
コールは、分子量４００ないし６００のものが好適であ
る。
【００２７】次に、図６に示すように、平坦化はんだボ
ール５１、５２をはんだの融点（典型的には約３４０
℃）より高い温度に加熱しながら、集積回路チップ１０
とサブストレート２０をゆっくりと引き離すのに必要な
引張り力Ｆがかけられる。その結果、図６に示すよう
に、溶融はんだボール６１、６２は平坦でない形状にな
る。このようになるのは、溶融はんだは、チップ端子メ
タライズ領域１６、１７の表面は濡らすが、サブストレ
ート回路パッドメタライズ領域３１、３２を濡らさない
性質をもつからである。
【００２８】したがって、図５に示すように、平坦化は
んだボール５１、５２は、サブストレート回路パッドメ
タライズ領域３１、３２およびチップ端子メタライズ領
域１６、１７それぞれのほぼ全底面と接触するのに対
し、図６に示すように、溶融はんだボール６１、６２
は、チップ端子メタライズ領域１６、１７のほぼ全底面
を濡らす一方、サブストレート回路パッドメタライズ領
域３１、３２のほぼ全頂面は濡らさない。
【００２９】このように、電子機器１００を試験機器２
００から完全に引き離した後（図示せず）は、サブスト
レート回路パッドメタライズ領域３１、３２に好ましく
ない残りのはんだが留まることがない。その後、同じ試
験機器２００を用いて同じ工程により、次々に他のチッ
プ（図示せず）の試験を行うことができる。
【００３０】他の実施例として、サブストレート回路パ
ッド２１、２２および回路端子８、９に他のメタライゼ
ーションを、樹脂を混合した「フルオロイナート」等の
他の高沸点（約２２０℃以上）の液体フラックスとの組
合せで用いることもできる。
【００３１】さらに、電子機器１００は、試験されるべ
きレーザ機器でもよい。この場合、集積回路チップ１０
は試験されるレーザチップであればよく、レーザチップ
は、上述のメタライゼーションにより、ダイヤモンドま
たはその他のサブマウント上にマウントされる。試験に
不合格のレーザ機器は、加熱されたフラックスの存在の
もとで、上述の非破壊的機械的引離しによりサブマウン
トから取り外され、廃棄される。一方、そのサブマウン
トは他のレーザ機器のサポートのために再使用される。
【００３２】レーザ機器が健全の場合は、そのレーザ機
器をサブマウントからはずすことなく、結合したままで
使用してもよい。さらに、結合の後、そのレーザ機器を
そのサブマウントにつけたままで必要な期間保管または
使用し、その後、その機器が使用可能であっても、また
は使用不可能になったときに、（加熱液体フラックス中
で）サブマウントから引き離し、そのサブマウントを他
のレーザ機器のサブマウントとして再使用するやり方も
ありうる。これは、たとえば、その機器が最新型でなく
なった場合や、その機器が供給過剰になった場合に適用
できる。
【００３３】また、試験は必ずしも特定のマウントした
機器について行う必要があるわけではなく、必要に応じ
て、複数の機器からなるグループのうちの一つまたは複
数をサンプリングして、または、そのグループはゼロま
たはすべてをサンプリングして行ってもよい。
【００３４】レーザ機器の場合、サブストレート回路出
力パッド２１が１個だけでサブストレート回路入力パッ
ドがまったくなく、しかも回路入力端子８が１個だけで
回路出力端子がない場合もある。サブストレートパッド
のメタライゼーションは上述のシリコン集積回路チップ
１０の試験の場合と同じでもよい。
【００３５】レーザ機器は、典型的にはヒ化ガリウムま
たはリン化インヂウムをベースとするものである。レー
ザチップの回路の端子は、普通はゲルマニウムの抵抗接
点であり、たとえば、次のような金属層を順に重ねたも
のである。すなわち、クロムまたはチタンの粘着層、タ
ングステンバリヤ層、タングステンとニッケル錫の共堆
積層、ニッケル錫の濡れ層、金と錫（好ましくは少なく
とも３層の金と２層の錫）を交互に重ねた複合層とから
なる。この金錫層は、サブストレート回路パッドメタラ
イゼーション上の金キャッピング層２５とともに全体と
して共融混合物を形成するのが望ましい。
【００３６】上述のメタライゼーションに替えて、レー
ザチップ端子は次の層を順次重ねたものでもよい。すな
わち、チタン、白金、金、および金錫はんだ、の各層を
重ね合わせたもの、または、チタン、ニッケル、そして
上述の金と錫の複合層、の各層を重ね合わせたものがあ
りうる。そしてサブストレートパッドのメタライゼーシ
ョンのバリヤ層は、タングステン、モリブデンまたはタ
ンタルがありうる。
【００３７】なお、液体フラックス中で溶融し、張力Ｆ
がかけられたときに、各メタライゼーションに上述の必
要な濡れ性・非濡れ性の関係がある限り、シリコン集積
回路チップまたはレーザチップ端子のメタライゼーショ
ンに他のメタライゼーションを採用することも可能であ
る。また、鉛錫はんだに替えて金錫、金ゲルマニウム、
金シリコンも使用可能である。
【００３８】さらに、この発明の一時的結合は、電気的
試験の目的のみならず、たとえば、バッテリーの接続の
ように、結合の後に必要に応じて分離するものに使用可
能である。
【００３９】
【発明の効果】本発明によれば、電子機器を試験機器等
に一時的または恒久的に接続しまた引き離すことが可能
である。しかも接続時の電気抵抗が小さく、また、引き
離し後に共融物を取り除く作業を必要としない。
【図面の簡単な説明】
【図１】本発明の一実施例の方法により試験される電子
機器の一部切欠側断面図である。
【図２】本発明の一実施例の方法における電子機器の試
験に用いられる試験機器の一部切欠側断面図である。
【図３】本発明の一実施例として図１の電子機器を試験
する場合の各工程を示す一部切欠側断面図である。
【図４】本発明の一実施例として図１の電子機器を試験
する場合の各工程を示す一部切欠側断面図である。
【図５】本発明の一実施例として図１の電子機器を試験
する場合の各工程を示す一部切欠側断面図である。
【図６】本発明の一実施例として図１の電子機器を試験
する場合の各工程を示す一部切欠側断面図である。
【符号の説明】
８ 回路入力端子 ９ 回路出力端子 １０ 集積回路チップ １１ 局所的粘着層 １２ クロム銅層 １３ 局所的濡れ層（銅層） １４ 局所的キャッピング層（金または錫の層） １５ 鉛錫はんだ層 １６、１７ チップ端子メタライズ領域 １８、１９ はんだボール ２０ サブストレート ２１ サブストレート回路出力パッド ２２ サブストレート回路入力パッド ２３ 金属バリヤ層（タングステン、タンタルまたはモ
リブデンの層） ２４ 粘着層 ２５ キャッピング層 ３１、３２ サブストレート回路パッドメタライズ領域 ５１、５２ 平坦化はんだボール ６１、６２ 溶融はんだボール １００ 電子機器（第１の機器） ２００ 試験機器（試験サブストレート、第２の機器）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アヴィシャイ カッツ アメリカ合衆国 07090 ニュージャージ ー ウエストフィールド、セントマークス アヴェニュー 720 (72)発明者 チェン−サン リー アメリカ合衆国 07060 ニュージャージ ー ノースプレーンフィールド、ノースド ライヴ 375 ビー７ (72)発明者 キン リエン タイ アメリカ合衆国 07922 ニュージャージ ー バークレーハイツ、ハイランドサーク ル 95

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 第１の機器（１００）の回路端子（８、
    ９）上の１または２以上の第１組の局所メタライズ領域
    （１６、１７）のそれぞれを第２の機器（２００）の１
    または２以上の相互に分離した複数のパッド（２１、２
    ２）上の第２組の局所メタライズ領域（３１、３２）の
    それぞれに結合する金属結合方法において、 前記第１組の局所メタライズ領域（１６、１７）それぞ
    れには第１のメタライゼーション（１２、１３、１４、
    １５）があり、前記第２組の局所メタライズ領域（３
    １、３２）それぞれには第１のメタライゼーションと異
    なる組成の第２のメタライゼーション（２３、２４、２
    ５）があり、 （ａ）前記第１組の局所メタライズ領域（１６、１７）
    のそれぞれの上に分離したはんだボール（１８、１９）
    を形成する工程と、 （ｂ）前記第２組の局所メタライズ領域（３１、３２）
    の露出した表面に前記はんだボール（１８、１９）を接
    触させる工程と、 （ｃ）前記はんだボール（１８、１９）をそのはんだの
    融点より高い第１の温度にまで加熱して各はんだボール
    を平坦化はんだボール（５１、５２）にする工程と、 を有し、 前記第１、第２のメタライゼーションの組成の相違は、
    前記平坦化はんだボールを工程（ｃ）の後に融点より低
    い第２の温度に冷却し、その後さらにそのはんだボール
    が前記第１組のメタライゼーションを濡らすが第２のメ
    タライゼーションを濡らさないようにさせる液体フラッ
    クス中に浸しながらはんだの融点より高い第３の温度に
    まで加熱するとき、各平坦化はんだボールは溶融し、第
    １組のメタライゼーションを濡らすが第２組のメタライ
    ゼーションを濡らさないで、その結果、溶融したはんだ
    ボールが液体フラックスに浸った状態で第１の機器を第
    ２の機器から機械的に引き離すことができるものである
    こと、 を特徴とする金属結合方法。
  2. 【請求項２】 前記工程（ａ）の前に、 前記回路端子上にクロムと銅を同時に堆積させクロム銅
    の層（１２）を形成させる工程と、 その上に銅層（１３）を堆積させる工程と、 その上に金または錫の層（１４）を堆積させる工程と、 を含む、前記第１のメタライゼーションを形成する工程
    を有し、 前記工程（ｂ）の前に、前記パッド上にタングステンま
    たはタンタルまたはモリブデンの層（２３）を堆積する
    工程を含む前記第２のメタライゼーションを形成する工
    程を有することを特徴とする請求項１の方法。
  3. 【請求項３】 前記第２のメタライゼーションを形成す
    る工程は前記工程（ｂ）の前に、前記各パッド上に銅を
    含まない金属バリヤ層（２３）を形成させる工程を含む
    ことを特徴とする請求項２の方法。
  4. 【請求項４】 第１の機器（１００）の回路端子（８、
    ９）上の１または２以上の第１組の局所的メタライズ領
    域（１６、１７）のそれぞれを第２の機器（２００）の
    １または２以上の相互に分離した複数のパッド（２１、
    ２２）上の第２組の局所的メタライズ領域（３１、３
    ２）のそれぞれに一時的に結合する金属結合方法におい
    て、 前記第１組のメタライズ領域（１６、１７）それぞれに
    は第１のメタライゼーション（１２、１３、１４、１
    ５）があり、前記第２組のメタライズ領域それぞれには
    第１のメタライゼーションと異なる組成の第２のメタラ
    イゼーション（２３、２４、２５）があり、 請求項１に記載の工程（ａ）、（ｂ）、（ｃ）を有し、 前記平坦化した各はんだボールが、第１のメタライゼー
    ションを濡らすが第２のメタライゼーションを濡らさな
    いようにするべくそのはんだボールを液体フラックスに
    浸す工程と、 前記平坦化した各はんだボールをそのはんだの融点より
    高い第２の温度にまで加熱してそのはんだボールを溶融
    し、このはんだボールがその第２の温度で前記液体フラ
    ックスの存在のもとで前記第１組のメタライズ領域を濡
    らすが第２組のメタライズ領域を濡らさないようにする
    工程と、 前記はんだボールが前記液体フラックスに浸されて溶融
    している間に、第１の機器を第２の機器から機械的に引
    き離す工程と、 を有することを特徴とする金属結合方法。
  5. 【請求項５】 前記工程（ａ）と工程（ｂ）間に、各は
    んだボールをそのはんだボールが軟化はするが溶解はし
    ない程度の温度にまで加熱する工程を有することを特徴
    とする請求項４の方法。
JP5226731A 1992-08-28 1993-08-20 金属結合方法 Expired - Lifetime JP2641384B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US938194 1992-08-28
US07/938,194 US5234149A (en) 1992-08-28 1992-08-28 Debondable metallic bonding method

Publications (2)

Publication Number Publication Date
JPH06268358A true JPH06268358A (ja) 1994-09-22
JP2641384B2 JP2641384B2 (ja) 1997-08-13

Family

ID=25471067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5226731A Expired - Lifetime JP2641384B2 (ja) 1992-08-28 1993-08-20 金属結合方法

Country Status (6)

Country Link
US (1) US5234149A (ja)
EP (1) EP0587337B1 (ja)
JP (1) JP2641384B2 (ja)
KR (1) KR0168463B1 (ja)
DE (1) DE69325218T2 (ja)
TW (1) TW273038B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6666369B2 (en) 1999-12-20 2003-12-23 Fujitsu Limited Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
JP3271475B2 (ja) * 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
EP0815593B1 (en) * 1995-03-20 2001-12-12 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US5816478A (en) * 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
AU6541996A (en) * 1996-06-24 1998-01-14 International Business Machines Corporation Stacked semiconductor device package
US5950906A (en) * 1996-11-25 1999-09-14 Sandia Corporation Reversible brazing process
US6243944B1 (en) * 1997-12-08 2001-06-12 Unisys Corporation Residue-free method of assembling and disassembling a pressed joint with low thermal resistance
US6108208A (en) * 1997-12-08 2000-08-22 Unisys Corporation Testing assembly having a pressed joint with a single layer of thermal conductor which is reused to sequentially test multiple circuit modules
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
SE512906C2 (sv) * 1998-10-02 2000-06-05 Ericsson Telefon Ab L M Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6590283B1 (en) * 2000-02-28 2003-07-08 Agere Systems Inc. Method for hermetic leadless device interconnect using a submount
WO2002039802A2 (en) 2000-11-10 2002-05-16 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US6820794B2 (en) * 2001-12-29 2004-11-23 Texas Instruments Incorporated Solderless test interface for a semiconductor device package
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7244671B2 (en) * 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7358174B2 (en) 2004-04-13 2008-04-15 Amkor Technology, Inc. Methods of forming solder bumps on exposed metal pads
US7416980B2 (en) * 2005-03-11 2008-08-26 Intel Corporation Forming a barrier layer in interconnect joints and structures formed thereby
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
JP4650220B2 (ja) * 2005-11-10 2011-03-16 パナソニック株式会社 電子部品の半田付け方法および電子部品の半田付け構造
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
JP4162094B2 (ja) * 2006-05-30 2008-10-08 三菱重工業株式会社 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US7993971B2 (en) * 2007-12-28 2011-08-09 Freescale Semiconductor, Inc. Forming a 3-D semiconductor die structure with an intermetallic formation
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
US9337613B1 (en) 2013-03-12 2016-05-10 Western Digital Technologies, Inc. Chip on submount carrier fixture
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
EP3208028B1 (en) * 2016-02-19 2021-04-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method and device for reversibly attaching a phase changing metal to an object

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3141226A (en) * 1961-09-27 1964-07-21 Hughes Aircraft Co Semiconductor electrode attachment
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3634923A (en) * 1969-08-22 1972-01-18 Gen Motors Corp Method of reclaiming tungsten carbide tool bits
US3716907A (en) * 1970-11-20 1973-02-20 Harris Intertype Corp Method of fabrication of semiconductor device package
US4396140A (en) * 1981-01-27 1983-08-02 Bell Telephone Laboratories, Incorporated Method of bonding electronic components
US4889275A (en) * 1988-11-02 1989-12-26 Motorola, Inc. Method for effecting solder interconnects
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5011066A (en) * 1990-07-27 1991-04-30 Motorola, Inc. Enhanced collapse solder interconnection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same
US6666369B2 (en) 1999-12-20 2003-12-23 Fujitsu Limited Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment

Also Published As

Publication number Publication date
EP0587337A1 (en) 1994-03-16
KR940004770A (ko) 1994-03-15
DE69325218T2 (de) 1999-11-11
EP0587337B1 (en) 1999-06-09
KR0168463B1 (ko) 1999-02-01
DE69325218D1 (de) 1999-07-15
US5234149A (en) 1993-08-10
JP2641384B2 (ja) 1997-08-13
TW273038B (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
JPH06268358A (ja) 金属結合方法
US7145250B2 (en) LSI package, LSI element testing method, and semiconductor device manufacturing method
EP0532297B1 (en) Process for flip-chip connection of a semiconductor chip
US4360142A (en) Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
US5071787A (en) Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPS6149432A (ja) 半導体装置の製造方法
US4290079A (en) Improved solder interconnection between a semiconductor device and a supporting substrate
JPH10308465A (ja) 半導体基板用の鋳造金属シール
US6429453B1 (en) Substrate assembly for burn in test of integrated circuit chip
JP2002090422A (ja) 半導体装置及びその製造方法
US6998327B2 (en) Thin film transfer join process and multilevel thin film module
JPH05136313A (ja) セラミツク基板上の保護被覆
JP2928484B2 (ja) Ｉｃチップの試験のための方法および装置
JPH09509011A (ja) 立体回路装置の製法
US20040159959A1 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JPH10275826A (ja) 半導体装置およびその製造方法
JP3480570B2 (ja) 半導体チップ、その取り外し方法および半導体装置
JP2699726B2 (ja) 半導体装置の実装方法
JP3050172B2 (ja) フリップチップｉｃの検査方法及び検査用基板
JP3284055B2 (ja) 半導体素子、半導体装置、および半導体装置の検査方法
JPH1183937A (ja) 半導体装置試験用基板及び半導体装置試験方法
JP3193100B2 (ja) 半導体装置
Zakel et al. Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy
JP3505328B2 (ja) 半導体装置およびその製造方法
JP2000058577A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 16

EXPY Cancellation because of completion of term