JPH09509011A - 立体回路装置の製法 - Google Patents

立体回路装置の製法

Info

Publication number
JPH09509011A
JPH09509011A JP7521499A JP52149995A JPH09509011A JP H09509011 A JPH09509011 A JP H09509011A JP 7521499 A JP7521499 A JP 7521499A JP 52149995 A JP52149995 A JP 52149995A JP H09509011 A JPH09509011 A JP H09509011A
Authority
JP
Japan
Prior art keywords
metal
substrate
solder
metal surface
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7521499A
Other languages
English (en)
Inventor
ヒュープナー ホルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19944427516 external-priority patent/DE4427516A1/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH09509011A publication Critical patent/JPH09509011A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 立体回路装置の製造のために、それぞれコンタクト(13、14)を有する素子を有する基板(11、12)を、スタックとして重ねて設置する。基板(11)の少なくとも一方の他方の基板に接する主要面(15)上に、金属面(20)を施与し、これを、双方の基板(11、12)の機械的接続のために、他方の基板(12)の隣接する主要面(17)とハンダ接合する。更なる基板の施与の前に、素子を試験してもよく、かつ不良な素子を有する基板を、研削除去により、金属面(20)に達するまで除去することができる。

Description

【発明の詳細な説明】 立体回路装置の製法 半導体回路はますます、集積回路が、いくつかの平面上に積み重ねられ、かつ 相互接続しているように設計されるようになっている。その際、殊に、種々の技 術の集積回路が、組み合わされる。 記録密度を高め、かつ接続経路を短くするために、様々な集積回路のこのよう なスタック(Stapel)を、1つのチップケーシング中にまとめる。その際、集積 回路を有し、種々異なる基板材料からなっていてよく、かつ/又は種々異なる技 術で製造されていてよい基板を、それぞれ、薄さ数10μmまでに研削し、かつ スタックとして設置する。鉛直方向に、基板を通じてコンタクトを形成する。こ のような素子スタックは、外部からは、新規の半導体モジュールのように見える 。これは、通常のケーシング中で、減少した接続数で実現することができるが、 増加した機能性を有する。 Y.Hayashi et al,Symp.on VLSI Tech.(1990)95〜96頁から、隣接する基 板間の機械的接続のために、ポリイミド層を、接着層として使用することが公知 である。隣接する基板間の垂直コンタクトを、タングステンピン及びAu/In −合金で満たされる付随する広面積の凹部で実施する。上部の基板と下部の基板 と を相互に重ねる際に、この満たされる凹部中に、タングステンピンを入れる。こ れらを、300〜400℃でハンダ接合する。その際、金属コンタクトをせん断 しうる程の金属コンタクトの側方へのずれをもたらす異なる熱膨張が、双方の平 面に生じる。 立体集積回路装置中のより高いパッキング密度により、このような素子スタッ ク中では、除去すべき損失熱が高まる。ポリイミド層は、損失熱の除去に全く寄 与しないので、これを、タングステンピン及び基板そのもので、除去する必要が ある。 本発明の課題は、立体回路装置の製造を可能にし、それにより基板の接続の際 に、それぞれ異なる熱膨張により生じる機械的膨張が減る立体回路装置の製法を 記載することである。 この課題は、本発明で、請求項1に記載の方法により解決する。本発明のその 他の態様は、その他の請求項に由来する。 ここでは、「基板」という語を、殊に、半導体材料からなり、かつマイクロエ レクトロニック回路構造及び/又はオプトエレクトロニク部品及び/又はセンサ 部品を包含する基板ウェーハにも、又は、個々の素子、オプトエレクトロニク部 品、センサ素子等にも使用する。 「素子」という語を、マイクロエレクトロニック回路構造にも、オプトエレク トロニク部品、センサ部品 等にも使用する。 立体回路装置の構成のために、多くの素子を包含する基板ウェーハ上で、個々 に分けられた素子を、第2の基板として、それぞれ基板ウェーハの試験され、か つ良好と判明している素子上に設置するのが有利である。様々な加工工程で、素 子が害されうるので、双方の基板の電気的かつ機械的接続の後に、再び、回路装 置を試験するのが有利である。それぞれ、もう1つの基板を施与した後の試験に より、立体集積回路装置の製造の際の有効収率が増大する。 本発明の方法では、隣接する基板間の機械的接続を、基板の一方の少なくとも 1つの隣接する主要面上に設置されており、かつハンダ金属の施与及び加熱によ り他方の基板の隣接する主要面にハンダ接合される金属面を介して実施する。機 械的接続を、金属面を介して行うので、本発明の方法で製造された立体回路装置 では、従来技術に比べて改善された損失熱の除去が保証される。 金属面を、ハンダ金属と混和して、溶融温度が、立体回路装置の動作温度より も高い金属間相になる材料から形成する。ハンダ金属を、完全に、金属面の材料 と混合すると、基板間のハンダ接合の後に、純粋なハンダ金属は残らない。この 方法により、既に製造されたハンダ接合の溶融を危惧することなく、立体回路装 置に、更に平面を付与することができる。金属面を、 ニッケルから形成するのが有利である。ハンダ金属としては、ガリウムを使用す る。 その際、ハンダ金属の量は、付加的な金属面材料と混和して、最大25重量% のガリウム含有率を有する金属間相が生じるように調節する。このような金属間 相は、1200℃を上回る溶融温度を有する。 双方の基板をハンダ接合する際に、ハンダ金属と金属面材料との反応が、双方 の基板が、液状ハンダ金属を介して接触した時、初めて開始されるように考慮す る必要がある。これは、金属面を、固体ハンダ金属に接触させてから、初めて基 板を加熱することにより保証することができる。 ハンダ金属を施与する前に、それぞれの金属面の表面に、ハンダ金属の、金属 面材料中への拡散を遅れさせる、例えば、Ti又はTiNからなる拡散遮断層を 備えさせることもできる。この場合には、ハンダ金属を加熱して液状にし、次い で、金属面と接合させることができる。 それぞれ、初めに記載の金属面の一方に隣接する付加的な金属面を、それぞれ 別の基板の主要面に施与すること及び初めに記載の金属面と隣接する付加的な金 属面とをハンダ接合することは、本発明の範囲に含まれる。これにより、殊に、 他方の基板の主要面に関するハンダ金属のぬらし問題(Benetzungsproblem)が回 避される。 付加的な金属面を、本発明の方法では、ハンダ金属でのハンダ接合の際に、僅 かにのみ混合する金属から形成するのが有利である。これにより、付加的な金属 面は、ハンダ接合の際に殆ど変化しない。付加的な金属面を、他の金属との僅か な可溶性のみを有するタングステンから形成するのが有利である。 本発明の方法により接合された基板の試験で、不良な素子が認められた場合に 、不良な素子を有する全基板を機械的に研削除去することは、本発明の範囲に含 まれる。このために、光学レンズ及びプリズムの研削のために公知の研削法を使 用するのが有利である。その際、殊に、例えば、1/4μmの粒度を有する液状 ダイヤモンド研削ペーストを用いる平面砥石車を使用する。研削除去の際に、ハ ンダ金属も除去する。付加的な金属面を、研削する。その後、付加的な金属面を 有する基板の表面は、全く、ハンダ金属及び第2の基板の施与の前に有した形態 を有する。従って、洗浄工程を除いて、再び、もう1つの基板をそのうえに積み 重ね、かつそれと機械的に接合する前に、付加的な金属面を有する基板の表面の 復元のために、その他の処理工程は必要ない。 本発明の方法を用いると、任意に、多くの基板を重ねて設置し、かつ相互に接 合することができる。その際、それぞれ、もう1つの基板を施与した後に、立体 回路装置の機能性を試験し、かつ必要な場合には、最 後に付加された基板を、研削により除去するのが有利である。 場合により続く、不良基板の研削除去に関して、拡散遮断層を、一般に、付加 されたものである不良基板の研削の後に、更なる立体回路装置の構造のために再 び使用される基板上の金属面上に施与するのが有利である。この場合に、拡散遮 断層は、金属面が、ハンダ接合の際に、本質的に変化しないことを保証する。 双方の基板中の、他方の基板に隣接する主要面に隣接するコンタクトを、ハン ダ接合で、電気的に相互に接続することは、本発明の範囲に含まれる。双方の基 板中のコンタクトが重なり合う場合には、これを、直接的なハンダ接合を介して 行う。ずれて設置される基板の場合には、少なくとも1つの金属面を、これが、 、基板の主要面に対して平行な、双方のコンタクトの間の導体路となるように形 成することが、本発明の範囲に含まれる。接続されるコンタクトは、平面的に重 なり、かつ従来技術のように互いにかみ合わないので、異なる熱膨張は、横への ずれをもたらすのみである。その際、コンタクトの機械的な負荷は、回避される 。 主要面に隣接するコンタクトは、金属面と同様のハンダ金属でハンダ接合が可 能であるべきである。その際、コンタクトは、金属面と同様の金属から形成され ていてよく、これは、方法の簡略化をもたらす。また 、コンタクトを、金属面とは別の金属から形成することができる。この場合には 、コンタクトの電気的特性は、金属面の機械的特性に関わらず、最適化すること ができる。コンタクトの金属としては、殊に、銅、銀又はタングステンが好適で ある。 金属面とそれに隣接するコンタクトとの間の不測の電気的接続を回避するため に、隣接する金属面とコンタクトとの間に分離トレンチを形成することは、本発 明の範囲に含まれる。 更に、金属面に隣接する分離トレンチは、隣接する基板の接続の際に、封入さ れた空気又は気体の排出を可能にする。殊に、広い面積の基板の接合の際には、 隣接する基板の間の空気−又は保護ガス雰囲気を、完全に排出することができる 前に、密閉縁部分が接合するという危険がある。この場合には、基板の完全な接 合を阻害する封入されたエアクッションが生ずる。しかし、この空気又はこの気 体は、分離トレンチにより、除去することができる。 金属面とそれに隣接するコンタクトとの短絡を回避することを保証するために 、分離トレンチの底部を、少なくとも縁部の所で、ハンダ金属でぬらされない補 助層で覆う。この補助層を、殊に、側面被覆として、金属面の隣接側面に沿って 形成する。この補助層を、金属面の下に設置することもできる。 補助層を、タングステン、タンタル、アルミニウム 又はポリマーから形成するのが有利である。 補助層が、充分な導電性を有する材料、つまり金属からなる場合には、補助層 を、金属面と、隣接するコンタクトとの間、分離トレンチの範囲で、金属面とコ ンタクトとの間の短絡を回避するために中断しておくべきである。 ぬれない材料からなる補助層が、金属面とコンタクトの縁に設置されているの で、ハンダ金属は、金属面及びコンタクトの縁で、中断される。次いで、ハンダ 接合工程の間に、金属面の縁の所に、メニスカスが生じる。液状ハンダ金属の表 面張力は、これが、隣接するコンタクトの所の液状ハンダ金属と共に、短絡を形 成することを防ぐ。 この分離トレンチを、ハンダ金属でぬれない材料で満たすこともできる。この ために、例えば、シリコーン又はポリイミドが好適である。ハンダ接合工程の間 に、金属面の端の所に、メニスカスが生じる。この液状ハンダ金属の表面張力は 、これが、隣接するコンタクトの所の液状ハンダ金属と共に、短絡を形成するこ とを防ぐ。 次に、本発明を、図及び実施例に基づき詳述する。 図1は、ハンダ接合された金属面を介して相互に接続されている2つの基板を 示している。 図2は、ハンダ接合された金属面を介して相互に接続されており、かつ金属面 が、双方の基板中のずれて 重なるコンタクトの間の導体路となっている2つの基板を示している。 図3は、ハンダ接合された金属面を介して相互に接続されている2つの基板を 示している。 例えば、単結晶ケイ素からなる半導体ウェーハ又はIII−V−半導体である 第1の基板11(図1参照)は、マイクロエレクトロニック回路又はオプトエレ クトロニク部品又はセンサ部品の素子である回路構造を有する。詳細には、図1 中に記載されていないこの回路構造は、SiO2−層111により、基板11に から分離されている少なくとも1つのメタライズ層13を有する。第2の基板1 2は、例えば、マイクロエレクトロニック回路、オプトエレクトロニク部品又は センサ部品を含む分離されたチップである。第2の基板12の回路構造は、図1 中には、詳細には記載されていない。これらは、SiO2−層121により基板 12から分離されている少なくとも1つのメタライズ層14を含む。第1の基板 11の第1の主要面15に、第1のコンタクトホール16を開ける。第1のコン タクトホール16は、メタライズ層13まで達する。 第2の基板12の第2の主要面17に、第2のコンタクトホール18を開ける 。第2のコンタクトホール18は、メタライズ層14まで達する。第2の基板1 2の表面に、例えば、SiO2からなる分離層19を備える。その際、第2のコ ンタクトホール18の領域で は、メタライズ層14の表面は、覆わないでおく。 例えば、CVD−法でのタングステン層の全面析出及び引き続く、フォトリソ グラフィ法を用いての構造化により、第1の主要面15上に、第1の金属面20 及び第1のコンタクト21を形成する。第1のコンタクト21は、第1のコンタ クトホール16を埋める。 第1の金属面20と第1のコンタクト21との間に、例えば、ポリイミド又は シリコーンで満たされる分離トレンチ22を形成する。 第2の基板12の第2の主要面17の上に、例えば、CVD−法でのニッケル 層の全面析出及び引き続く、例えば、フォトリソグラフィによる構造化により、 第2の金属面23及び第2のコンタクト24を製造する。第2のコンタクト24 で、第2のコンタクトホールは完全に埋まる。第2のコンタクト24及び第2の 金属面23は、第2の主要面に対して平行で、平らな表面を形成する。 第1の金属面20及び第1のコンタクト21上に、ハンダ金属25を施与する 。ハンダ金属25は、例えば、ガリウムからなる。これは、分離トレンチ22の 表面をぬらさない。 ニッケル層の構造化の際に、第2の金属面23及び第2のコンタクト24の間 にも、シリコーン又はポリイミドで満たされる第2の分離トレンチ26を形成す る。 第1の基板11と第2の基板12とを、第1の主要面15と第2の主要面17 とが、重なって隣接し、かつ第1のコンタクト21が、第2のコンタクト24に 、かつ第1の金属面20が、第2の金属面23に合うように接合する。コンタク ト及び金属面の構造化の際に、本質的に鏡像的な配置を製造する。そうすると、 第1の分離トレンチ22は、第2の分離トレンチ26に合う。ハンダ金属25を 加熱し、かつ溶融させる。第2の基板12と第1の基板11とを、圧力下に、押 し合わせると、液状ハンダ金属25が、第2の金属面23及び第2のコンタクト 24と混和し、固化して金属間相になる。その際、液状ハンダ金属を消費する。 第1の分離トレンチ22及び第2の分離トレンチ26の寸法が最低1μmで、 かつハンダ金属25の層厚が最大1μmである場合に、この配置で、第1の基板 11と第2の基板12とを、1cm2当たり、10kgの圧力で、短絡が液状ハ ンダ金属により生じることなく、接続させることができる。ハンダ接合工程の間 に、金属面及びコンタクトの縁部に、液状ハンダ金属が分離トレンチの範囲に入 るのを阻止するメニスカスが生じる。 ハンダ金属25を、ニッケル中のガリウム含有率が、ハンダ接合の後に、25 重量%未満に留まるような層厚で施与するのが有利である。すると、ハンダ接合 の際に生じる金属間相は、1200℃を上回る溶融温 度を有する。コンタクトホール及び金属面が1〜2μmの範囲の通常の厚さであ る場合に、最大0.5μmのハンダ金属25の層厚が、これに該当する。 ハンダ金属25の加熱の際に、双方の基板を、液状ハンダ金属を介して接合さ せてから初めて、金属間相の形成が開始されるように注意する必要がある。これ は、双方の基板の接合の後に、初めて加熱することによるか、又は相応する金属 、例えば、タングステンを、第1の金属面20及び第1のコンタクト21に使用 し、かつ/又は拡散遮断層、例えば、チタン又は窒化チタンを第1の金属面20 及び第1のコンタクト21の表面上に備えることにより、達成することができる 。 ハンダ接合の後に、第1の基板11と第2の基板12とは、第1の金属面20 及び第2の金属面23を介して機械的に相互に接続している。電気的接続を、第 1のコンタクト21及び第2のコンタクト24を介して行う。ハンダ接合された 金属面20、23は、機械的接続と並んで、上方面の熱を、一般に、スタックの 下方に備えられる冷却面に排出するためにも役立つ。ハンダ接合された金属面2 0、23は、電気的に、双方の基板中の回路構造のために電気的遮蔽を生じさせ るために、アース又は動作電圧と接続することができる。更に、金属面20、2 3を介して、水平線のための導波管構造を、実現することができる。 第1の基板11及び第2の基板12の接続及びハンダ接合の後に、基板の回路 構造を試験するのが有利である。第2の基板12の回路構造が不良であることが 判明した場合には、第2の基板12を、研削により再び除去することができる。 この研削除去の際に、第2の金属面23及びハンダ金属25も除去する。研削除 去を少なくとも、第1の金属面20及び第1のコンタクト21の表面が、露出す るまで続ける。洗浄工程の後に、引き続き、本発明の方法により新たに、第2の 基板を施与し、かつハンダ接合することができる。 図1の第1の基板11と同様に設計されており、かつ第1の基板31から、S iO2−層311により分離されているメタライズ層33を含む第1の基板31 の第1の主要面35(図2参照)中に、メタライズ層33に達する第1のコンタ クトホール36を開ける。第1のコンタクトホール36を、例えば、タングステ ンからなる第1のコンタクト41で埋める。第1の主要面35上に、例えばタン グステンからなる層の全面析出及び引き続く、フォトリソグラフィでの構造化に より、第1の金属面40、40aを製造する。第1の金属面40aの一方は、第 1のコンタクト41を覆い、かつそれから側面方に突出している。 隣接する第1の金属面40の間に、例えば、シリコーン又はポリイミドで満た される第1の分離トレンチ42を設置しておく。 図1の第2の基板12と同様に製造されている第2の基板32は、基板32か ら、SiO2−層321により分離されている少なくとも1つのメタライズ層3 4を有する。第2の基板32の第2の主要面37に、第2のコンタクトホール3 8を開ける。第2のコンタクトホール38は、メタライズ層34まで達する。第 2の基板32の表面に、例えば、SiO2からなり、かつメタライズ層34の表 面を覆わない分離層39を備える。 ニッケル層の全面析出及び例えば、フォトリソグラフィでの構造化により、第 2のコンタクト44及び第2の金属面43、43aを形成する。第2の金属面4 3aの片面は、コンタクト41を覆い、かつそれから、側面方に突出している。 第2のコンタクト44は、第2のコンタクトホール38を、本質的に埋め、かつ 第2のコンタクト面43と共に、第2の主要面37に平行で平らな表面を形成す る。第2の金属面43と第2のコンタクト44との間、第2の主要面37の所に 、ポリイミド又はシリコーンで満たされる分離トレンチ46を生じさせる。 第1の基板31の第1の金属面40上に、ハンダ金属45を施与する。ハンダ 金属45は、例えばガリウムからなり、これを、例えば250nmの厚さで施与 する。 第2の基板32を、第1の主要面35が、第2の主 要面37に接し、かつ第2の金属面43aが、第1の金属面40aに合うように 、第1の基板31に接続する。 双方の基板の加熱及び圧定により、図1に基づく記載と同様に、第1の基板3 1と第2の基板32との間に堅い接続を生じさせる。この実施形態では、第1の コンタクト41と第2のコンタクト44との電気的接続を、コンタクト41及び 44から側面方に突出している金属面40a及び43aを介して形成する。この 金属面40a及び43aは、双方のコンタクトを接続する導体路である。 例えば、単結晶ケイ素からなる半導体ウェーハ又はIII−V−半導体である 第1の基板51(図3参照)は、マイクロエレクトロニック回路又はオプトエレ クトロニク部品又はセンサ部品の素子である回路構造を包含する。詳細には図3 に記載されていない回路構造は、Si02−層511で基板51から分離されて いる少なくとも1つのメタライズ層53を包含する。第2の基板52は、例えば 、マイクロエレクトロニック回路、オプトエレクトロニク部品又はセンサ部品を 包含する個々に分けられたチップである。第2の基板52の回路構造は、図3に は、詳細には記載されていない。これは、SiO2−層521で、基板52から 分離されている少なくとも1つのメタライズ層54を包含する。第1の基板51 の第1の主要面55に、第1の コンタクトホール56を開ける。第1のコンタクトホール56は、メタライズ層 53まで達する。 第2の基板52の第2の主要面57に、第2のコンタクトホール58を開ける 。第2のコンタクトホール58は、メタライズ層54に達する。第2の基板52 の表面に、例えばSiO2からなる分離層59を備える。その際、第2のコンタ クトホール58の範囲では、メタライズ層54の表面を覆わずにおく。 例えば、スパッタリングによる、ハンダ金属によってぬらされない材料の全面 析出及び引き続くフォトリソグラフィでの構造化により、第1の主要面55上に 、補助層60aを製造する。 例えば、CVD−法でのタングステン層の全面析出及び引き続くフォトリソグ ラフィ法での構造化により、第1の補助層60aの上に、第1の金属面60及び 第1のコンタクト61を形成する。第1のコンタクト61で、第1のコンタクト ホール56を埋める。 第1の補助層60aを、第1の金属面60の下に設置しておく。第1の金属面 60と第1のコンタクト61との間に、分離トレンチ62を生じさせる。第1の 補助層60aを、第1の金属面60の下で、分離トレンチ62中まで横に突出さ せる。第1の補助層60a及び第1のコンタクト61の間に、隙間をおく。第1 の補助層60aを、タングステン、タンタル、アルミニウム又はポリマーで形成 するのが有利である。 第2の基板52の第2の主要面57上に、例えば、CVD−法でのニッケル層 の全面析出及び引き続く、例えばフォトリソグラフィでの構造化により、第2の 金属面63及び第2のコンタクト64を製造する。第2のコンタクト64は、第 2のコンタクトホール58を完全に埋める。第2のコンタクト64及び第2の金 属面63は、第2の主要面に平行で平らな表面を形成する。 ニッケル層の構造化の際に、第2の金属面63と第2のコンタクト64との間 にも、第2の分離トレンチ66を形成する。 ハンダ金属によりぬらされない材料の全面析出及び異方性エッチングにより、 第2の金属面63の側面に、第2の補助層63aを製造する。第2の補助層63 aは、側面被覆として形成されており、かつ第2の金属面63の側面のみを被覆 する。第2の補助層63aは、タングステン、タンタル、アルミニウム又はポリ マーから形成するのが有利である。 ハンダ金属を、酸化させることもできる(例えば、酸素プラズマ中で)。引き 続く酸化物の異方性エッチングの後に、酸化物被膜が、金属面63の側面被覆物 として残留する。 ウェーハを、全面、ポリマー、例えばポリイミド又はフォトレジストで被覆し 、かつ酸素プラズマで、又は湿式化学的に、分離トレンチが、なお完全に又は部 分的に満たされているままであるまで、エッチングすることも可能である。 例えば、腐食の理由により、トレンチを、空けたままにすべきではない場合に は、トレンチを、絶縁体で満たすこともできる。 第1の金属面60及び第1のコンタクト61の上に、ハンダ金属65を施与す る。ハンダ金属65は、例えば、ガリウムからなる。これは、第1の補助層60 a及び第2の補助層63aの表面をぬらさない。 第1の基板51及び第2の基板52を、第1の主要面55及び第2の主要面5 7が相互に接し、かつ第1のコンタクト61が、第2のコンタクト64に、かつ 第1の金属面60が、第2の金属面63に合うように接続する。その際、第1の 基板51と第2の基板52との間に封入された空気−又は保護ガス雰囲気は、第 1の分離トレンチ62及び第2の分離トレンチ66を介して除去することができ る。 コンタクト及び金属面の構造化の際に、本質的に、鏡像的な配置を製造する。 そうすると、第1の分離トレンチ62は、第2の分離トレンチ66に合う。ハン ダ金属65を加熱して、溶融させる。第2の基板52及び第1の基板51を、圧 力下に接続し、その際、液状ハンダ金属65を、第2の金属面63及び第2のコ ンタクト64と混和させ、かつ固化して金属間相にする。その際、ハンダ金属6 5を、完全に消費する。 第1の分離トレンチ62及び第2の分離トレンチ66の寸法が、最低1μmで 、かつ第1の補助層60a及び第2の補助層63aの層厚が、それぞれ100n mで、かつハンダ金属65の層厚が最大1μmである場合には、この設置で、第 1の基板51と第2の基板52とを、短絡が液状ハンダ金属を介して生じること なく、1cm2当たり10kgの圧力で接続することができる。ハンダ接合工程 の間に、金属面及びコンタクトの縁部に、液状ハンダ金属が分離トレンチの領域 に入るのを防ぐメニスカスが生じる。 ハンダ金属65を、ニッケル中のガリウム含有率が、ハンダ接合の後に、25 重量%未満に留まるような層厚で施与するのが有利である。次いで、ハンダ接合 で生じる合金は、1200℃を上回る溶融温度を有する。コンタクトホール及び 金属面が、1〜2μmの範囲の通常の厚さの場合には、最大0.5μmのハンダ 金属65の層厚が、これに該当する。 ハンダ金属65の加熱の際に、双方の基板が、液状ハンダ金属を介して接触し てから、初めて、金属間相の形成が始まるように配慮すべきである。これは、双 方の基板を接続した後に初めて加熱するか、又は第1の金属面60及び第1のコ ンタクト61に、相応する金属、例えばチタンを使用し、かつ/又は拡散遮断層 例えば、窒化チタニウムを、第1の金属面60及び第1のコンタクト61の表面 上に備えることにより達成 することができる。 ハンダ接合の後に、第1の基板51及び第2の基板52とは、第1の金属面6 0と第2の金属面63を介して機械的に相互に接続されている。電気的接続を、 第1のコンタクト61と第2のコンタクト64を介して行う。ハンダ接合された 金属面60、63は、機械的接続と並んで、上方面の熱を、一般にスタックの下 部に設置される冷却面に排出するためにも役立つ。ハンダ接合された金属面60 、63を、双方の基板中の回路構造のために電気的遮蔽が生じるように、電気的 に、アース又は動作電圧に接続することができる。更に、金属面60、63を介 して、水平線のための導波管構造を実現することができる。 第1の基板51と第2の基板52とを接続し、かつハンダ接合した後に、基板 中の回路構造を試験するのが有利である。第2の基板52中の回路構造が不良で あることが判明した場合には、第2の基板52を研削し、再び除去することがで きる。研削除去の際に、第2の金属面63及びハンダ金属65も除去する。この 研削除去を、少なくとも、第1の金属面60及び第1のコンタクト61の表面が 露出するまで続ける。洗浄工程の後に、引き続き、本発明の方法により新たに、 第2の基板を施与し、ハンダ接合することができる。 本発明の方法を、2つの基板の接続に基づき記載した。本発明の方法を用いて 、任意に、多くの基板を重 ね、堅く、相互に接合させることができる。既に本発明により製造されたn−1 個の基板のスタックである第1の基板ともう1つの基板との使用により、n個の 基板からなるスタックを本発明により接続することができる。
【手続補正書】特許法第184条の8 【提出日】1996年2月14日 【補正内容】 請求の範囲 1.立体回路装置の製法において、 −それぞれ、コンタクトを有する少なくとも1つの素子を包含する第1の基板 (11)及び第2の基板(12)を、スタックとして、重ねて設置し、 −基板の少なくとも一方(11)の他方の基板に隣接する主要面(15)の上 に、金属面(23)を施与し、 −金属面(23)を、ハンダ金属(25)の施与及び加熱により、他方の基板 (12)の隣接する主要面(17)にハンダ接合し、その際、ハンダ金属(25 )を、金属面(23)の材料と完全に混和させて、金属間相を生じさせ、かつ第 1の基板(11)と第2の基板(12)との固い接続を生じさせ、 −金属面(23)の材料とハンダ金属(25)とを、金属間相の溶融温度が、 立体回路装置の動作温度よりも高く、かつ純粋なハンダ金属の溶融温度よりも高 いように、相互に組み合わせ、 −金属面(20、23)と、それと同じ主要面上に設置され、隣接するコンタ クト(11、24)との間に、分離トレンチ(22、26)を形成する ことを特徴とする、立体回路装置の製法。 2. −金属面(23)が、ニッケルを含有し、かつハンダ金属(25)が、 ガリウムを含有し、 −ハンダ金属(25)の量を、金属面(23)材料との完全な混和の後に、最 大25重量%のガリウム含有率を有する金属間相が生じるように調節する、 請求項1に記載の方法。 3.−それぞれ前記の金属面(23)に接する付加的な金属面(20)を、そ れぞれ他方の基板(12)の主要面(17)の上に施与し、 −前記の金属面(23)と、隣接する付加的な金属面(20)とをハンダ接合 する、請求項1又は2に記載の方法。 4.付加的な金属面(20)を、タングステンから形成する、請求項3に記載 の方法。 5.−双方の基板(11、12)中のコンタクト(21、24)が、他方の基 板に隣接する主要面に隣接し、 −ハンダ金属(25)が、ハンダ接合の際に、第1の基板(11)と第2の基 板(12)の接触させられるべきコンタクト(21、24)の間に、電気的接続 を形成する、請求項1から4のいずれかに記載の方法。 6.分離トレンチ(22、26)を、ハンダ金属25でぬらされない材料で埋 める、請求項1から5のいずれかに記載の方法。 7.−分離トレンチ(22、26)が、少なくとも1μmの幅を有し、 −ハンダ金属(25)を、最高1μmの厚さの層として施与し、 −分離トレンチ(22、26)を、ポリイミド又はシリコーンで埋める、 請求項6に記載の方法。 8.−分離トレンチ(62)の底部を、少なくとも部分的に、ハンダ金属(6 5)でぬらされない補助層(60a)で被覆し、 −補助層(60a)が、少なくとも分離トレンチ(62)の底部の縁部を被覆 する、請求項1から5のいずれかに記載の方法。 9.補助層(63a)が、分離トレンチ(66)に接する金属面(63)の側 面を被覆する、請求項8に記載の方法。 10.補助層(60a)を、金属面(60)の下に設置する、請求項8に記載 の方法。 11.補助層(20a、23a)が、タングステン、タンタル、アルミニウム 、酸化チタン、酸化タンタル、酸化クロム、窒化物又はポリマーから成る、請求 項8から10のいずれかに記載の方法。 12.相互に接する主要面の範囲で、重なり合っていない第1の基板(31) 中の第1のコンタクト(41)と第2の基板中の第2のコンタクト(44)との 電気的接続のために、少なくとも1つの金属面(40a)を、これが、第1のコ ンタクト(41)と第2の コンタクト(44)との間の導体路となるように形成する、請求項5に記載の方 法。 13.前記の金属面(20)の上に、ハンダ金属(25)の施与の前に、ハン ダ金属(25)の前記の金属面への拡散を遅らせる拡散遮断層を施与する、請求 項1から12のいずれかに記載の方法。 14.−ハンダ接合による第1の基板(11)と第2の基板(12)との接続 の後に、その中に含まれる素子を試験し、 −不良な素子が現れた場合には、これを含む基板を研削により除去し、 −研削除去の際に、ハンダ金属(25)を除去し、かつ残った基板上に設置さ れた金属面に達するまで研削して、その上で、新規の基板と残った基板とをハン ダ接合することができるようにする、請求項1から13のいずれかに記載の方法 。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),JP,KR,US

Claims (1)

  1. 【特許請求の範囲】 1.立体回路装置の製法において、 −それぞれ、コンタクトを有する少なくとも1つの素子を包含する第1の基板 (11)及び第2の基板(12)を、スタックとして、重ねて設置し、 −基板の少なくとも一方(11)の他方の基板に隣接する主要面(15)の上 に、金属面(23)を施与し、 −金属面(23)を、ハンダ金属(25)の施与及び加熱により、他方の基板 (12)の隣接する主要面(17)にハンダ接合し、その際、ハンダ金属(25 )を、金属面(23)の材料と完全に混和させて、金属間相を生じさせ、かつ第 1の基板(11)と第2の基板(12)との固い接続を生じさせ、 −金属面(23)の材料とハンダ金属(25)とを、金属間相の溶融温度が、 立体回路装置の動作温度よりも高く、かつ純粋なハンダ金属の溶融温度よりも高 いように、相互に組み合わせる ことを特徴とする、立体回路装置の製法。 2.−金属面(23)が、ニッケルを含有し、かつハンダ金属(25)が、ガ リウムを含有し、 −ハンダ金属(25)の量を、金属面(23)材料との完仝な混和の後に、最 大25重量%のガリウム含有率を有する金属間相が生じるように調節する、 請求項1に記載の方法。 3.−それぞれ前記の金属面(23)に接する付加的な金属面(20)を、そ れぞれ他方の基板(12)の主要面(17)の上に施与し、 −前記の金属面(23)と、隣接する付加的な金属面(20)とをハンダ接合 する、請求項1又は2に記載の方法。 4.付加的な金属面(20)を、タングステンから形成する、請求項3に記載 の方法。 5.−双方の基板(11、12)中のコンタクト(21、24)が、他方の基 板に隣接する主要面に隣接し、 −ハンダ金属(25)が、ハンダ接合の際に、第1の基板(11)と第2の基 板(12)の接触させられるべきコンタクト(21、24)の間に、電気的接続 を形成する、請求項1から4のいずれかに記載の方法。 6.金属面(20、23)と、それと同一の主要面上に設置され、隣接するコ ンタクト(11、24)との間に、分離トレンチ(22、26)を形成する、請 求項5に記載の方法。 7.分離トレンチ(22、26)を、ハンダ金属25でぬらされない材料で埋 める、請求項6に記載の方法。 8.−分離トレンチ(22、26)が、少なくとも1 μmの幅を有し、 −ハンダ金属(25)を、最高1μmの厚さの層として施与し、 −分離トレンチ(22、26)を、ポリイミド又はシリコーンで埋める、 請求項7に記載の方法。 9.−分離トレンチ(62)の底部を、少なくとも部分的に、ハンダ金属(6 5)でぬらされない補助層(60a)で被覆し、 −補助層(60a)が、少なくとも分離トレンチ(62)の底部の縁部を被覆 する、請求項6に記載の方法。 10.補助層(63a)が、分離トレンチ(66)に接する金属面(63)の 側面を被覆する、請求項9に記載の方法。 11.補助層(60a)を、金属面(60)の下に設置する、請求項9に記載 の方法。 12.補助層(20a、23a)が、タングステン、タンタル、アルミニウム 、酸化チタン、酸化タンタル、酸化クロム、窒化物又はポリマーから成る、請求 項9から11のいずれかに記載の方法。 13.相互に接する主要面の範囲で、重なり合っていない第1の基板(31) 中の第1のコンタクト(41)と第2の基板中の第2のコンタクト(44)との 電気的接続のために、少なくとも1つの金属面(40 a)を、これが、第1のコンタクト(41)と第2のコンタクト(44)との間 の導体路となるように形成する、請求項5に記載の方法。 14.前記の金属面(20)の上に、ハンダ金属(25)の施与の前に、ハン ダ金属(25)の前記の金属面への拡散を遅らせる拡散遮断層を施与する、請求 項1から13のいずれかに記載の方法。 15.−ハンダ接合による第1の基板(11)と第2の基板(12)との接続 の後に、その中に含まれる素子を試験し、 −不良な素子が現れた場合には、これを含む基板を研削により除去し、 −研削除去の際に、ハンダ金属(25)を除去し、かつ残った基板上に設置さ れた金属面に達するまで研削して、その上で、新規の基板と残った基板とをハン ダ接合することができるようにする、請求項1から14のいずれかに記載の方法 。
JP7521499A 1994-02-16 1995-02-02 立体回路装置の製法 Pending JPH09509011A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE4404905 1994-02-16
DE4427516.1 1994-08-03
DE4404905.6 1994-08-03
DE19944427516 DE4427516A1 (de) 1994-08-03 1994-08-03 Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
PCT/DE1995/000137 WO1995022840A1 (de) 1994-02-16 1995-02-02 Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung

Publications (1)

Publication Number Publication Date
JPH09509011A true JPH09509011A (ja) 1997-09-09

Family

ID=25933843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7521499A Pending JPH09509011A (ja) 1994-02-16 1995-02-02 立体回路装置の製法

Country Status (6)

Country Link
US (1) US5706578A (ja)
EP (1) EP0745274B1 (ja)
JP (1) JPH09509011A (ja)
KR (1) KR970701428A (ja)
DE (1) DE59508684D1 (ja)
WO (1) WO1995022840A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047469A (en) * 1997-11-12 2000-04-11 Luna Family Trust Method of connecting a unit under test in a wireless test fixture
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6291858B1 (en) * 2000-01-03 2001-09-18 International Business Machines Corporation Multistack 3-dimensional high density semiconductor device and method for fabrication
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
JP4022040B2 (ja) * 2000-10-05 2007-12-12 松下電器産業株式会社 半導体デバイス
US7064447B2 (en) * 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
US7067909B2 (en) * 2002-12-31 2006-06-27 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
US7572723B2 (en) * 2006-10-25 2009-08-11 Freescale Semiconductor, Inc. Micropad for bonding and a method therefor
US7807572B2 (en) * 2008-01-04 2010-10-05 Freescale Semiconductor, Inc. Micropad formation for a semiconductor
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US9543736B1 (en) * 2015-11-20 2017-01-10 International Business Machines Corporation Optimized solder pads for solder induced alignment of opto-electronic chips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
DE4241439A1 (de) * 1992-12-10 1994-06-16 Daimler Benz Ag Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen metallischen Verbindern und metallischen Kontakten von Halbleiteroberflächen
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法

Also Published As

Publication number Publication date
WO1995022840A1 (de) 1995-08-24
DE59508684D1 (de) 2000-10-05
EP0745274B1 (de) 2000-08-30
EP0745274A1 (de) 1996-12-04
KR970701428A (ko) 1997-03-17
US5706578A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
JPH06260594A (ja) 三次元回路装置の製造方法
US5902118A (en) Method for production of a three-dimensional circuit arrangement
TWI373835B (en) Wiring board and semiconductor device
JPH09509011A (ja) 立体回路装置の製法
JP5753904B2 (ja) チップの両側からの段階的ビア形成
US6870262B2 (en) Wafer-bonding using solder and method of making the same
TWI280652B (en) High-reliable semiconductor device using hermetic sealing of electrodes
EP0253691A2 (en) Silicon die bonding process
US6822336B2 (en) Semiconductor device
JPH10308465A (ja) 半導体基板用の鋳造金属シール
TW200531227A (en) Structure and method of making capped chips having vertical interconnects
JPH06268358A (ja) 金属結合方法
TW410537B (en) Soldering of a semiconductor chip to a substrate
US10181411B2 (en) Method for fabricating a carrier-less silicon interposer
JP3383811B2 (ja) 半導体チップモジュール及びその製造方法
JPWO2009122867A1 (ja) 半導体装置、複合回路装置及びそれらの製造方法
JPH07201864A (ja) 突起電極形成方法
JP3085283B2 (ja) 電子部品と基板との接続装置及びその接続方法
JP2000340715A (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JPH07211720A (ja) フリップチップ及びその接合方法
US20040149808A1 (en) Method for the adhesion of two elements, in particular of an integrated circuit, for example an encapsulation of a resonator, and corresponding integrated circuit
TWI225673B (en) Flip-chip type semiconductor device and method for fabricating the same
JP3702018B2 (ja) 第1の基板を第2の基板上へ固定する方法及び三次元回路装置の製造方法
JP2010508658A (ja) 基板内のビアを密閉する方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ