JPH06260594A - 三次元回路装置の製造方法 - Google Patents

三次元回路装置の製造方法

Info

Publication number
JPH06260594A
JPH06260594A JP3543994A JP3543994A JPH06260594A JP H06260594 A JPH06260594 A JP H06260594A JP 3543994 A JP3543994 A JP 3543994A JP 3543994 A JP3543994 A JP 3543994A JP H06260594 A JPH06260594 A JP H06260594A
Authority
JP
Japan
Prior art keywords
substrate
mixture
depression
component
liquid component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3543994A
Other languages
English (en)
Inventor
Holger Huebner
ヒユープナー ホルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH06260594A publication Critical patent/JPH06260594A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】複数の基板を重ねて三次元回路装置を形成する
際、基板を破損したり品質を低下させることのない製造
方法を提供する。 【構成】それぞれ窪み２ａ、２ｂを有する基板１ａ、１
ｂを窪み２ａ、２ｂが対向するように上下に配置し、各
窪み２ａ、２ｂは基板１ａ、１ｂの金属化面３ａ、３ｂ
まで達しかつ側壁に絶縁膜４ａ、４ｂを備え、各窪み２
ａ、２ｂに液体成分と固体成分との２つの金属成分より
成る混合体７ａ、７ｂを充填し、この混合体を硬化させ
ることにより窪み２ａ、２ｂに充填された混合体７ａ、
７ｂを介して両基板１ａ、１ｎを強固に結合する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は三次元回路装置の製造方
法に関する。
【０００２】
【従来の技術】種々の技術の集積回路を組み合わせる半
導体回路の設計が増加している。即ち、例えばＣＭＯＳ
メモリがバイポーラプロセッサと組み合わせられ、又は
センサモジュールがロジックモジュールと組み合わせら
れる。その際、集積回路は一般的にプリント板上に並ん
で配置される。相互の電気的接続は金属路を介して行わ
れる。
【０００３】実装密度を高めかつ配線路を短縮するため
に、このような種々の集積回路は今後はチップケース内
に纏められるべきである。その際、集積回路を含む基板
は種々の基板材料から構成することができ、又種々の技
術で製作することができるが、基板は僅か１０μｍの薄
さまで研削され、スタックとも称される積層体として配
置される。垂直方向には基板を貫通した接触部が形成さ
れなければならない。このようなデバイス積層体は外か
ら観察すると新しい半導体モジュールのように見える。
このデバイス積層体は機能性を高めているにも拘わら
ず、端子数の少ない標準ケース内に構成することができ
る。
【０００４】「未来電子用三次元ＩＣプロジェクト（Fi
scal１９８１−１９９０年）研究開発会（Ｄｅｖ．，Ｆ
ＥＤ，東京，１９９１年，Ｋａｐ．２．１）」によっ
て、積層体内に上下に配置された基板間に垂直接触部を
形成することのできる方法が公知である。この公知の方
法においては、直接隣接して積層体内に上下に配置され
た上側基板と下側基板との間の接触部は、下側基板の上
面に約３×３μｍ2 の横断面積を持つタングステンピン
を形成することによって作られる。このタングステンピ
ンは下側基板の上面よりも１〜２μｍ突出している。上
側基板の下面の対応個所には約２０×２０μｍ2 の大き
さを有する大面積の窪みが作られ、この窪みにＡｕ／Ｉ
ｎ合金が充填される。上側基板と下側基板とを上下に積
み重ねるとき、Ａｕ／Ｉｎ合金を充填されたこの窪み内
にタングステンピンが浸漬させられる。このタングステ
ンピンは３００〜４００℃でろう付けされる。表面トポ
グラフィーを均等にしかつ上側基板と下側基板とをさら
に機械的結合するために、下側基板の上面ならびに上側
基板の下面にはそれぞれポリイミド膜が接着剤として設
けられる。
【０００５】
【発明が解決しようとする課題】上側基板の下面に窪み
を作成するために、上側基板の上面には固定された支持
板が接着される。その後、上側基板は下面を研磨され
る。下面には次に補助配線面が作成され、これが回路の
金属化面に接続される。この補助配線面はポリイミド膜
によって覆われ、この場合窪みは補助配線面上に達す
る。このポリイミド膜には窪みが作成されてこの窪みに
Ａｕ／Ｉｎ合金を充填される。このような製造プロセス
によれば、支持板が要求に耐えられない場合には、薄い
基板を引っ張って変形させるか、さもなければ破損させ
てしまう相当の応力が発生する。
【０００６】下側基板の上面にはタングステンピンが４
００℃〜５００℃の温度で堆積させられる。このピンが
冷える際、下側基板は大きな点状に作用する応力が加え
られる。例えばＧａＡｓ又はＩｎＰのよな敏感な基板材
料の場合その際応力亀裂を生じる虞がある。
【０００７】上側基板を下側基板とろう付けする際、両
基板が等しい膨張係数を有していないので、窪みとタン
グステンピンとの間に横方向のずれが生じる。このずれ
にも拘わらず互いに関係するタングステンピンと窪みと
が当接するようにするために、調整公差、従って窪みの
大きさを適当に大きくしなければならない。ろう付け後
の冷却時に、このずれによって、タングステンピンには
横方向の強い力が作用し、この力により接触部が剪断さ
せられる虞がある。
【０００８】基板に作用する機械的ストレスを許容し得
る大きさに減少させるためには、タングステンピンをあ
まり密接して配置してはならず、しかも基板材料内へあ
まり深く挿入してはならない。そのために、タングステ
ンピンは回路及びデバイスから基板へ損失熱を排出する
のに殆ど貢献しない。
【０００９】複合デバイス積層体を形成するために、３
以上の基板が重ねてろう付けされる。他の基板をろう付
けする際に接触部が分離することは、公知の方法におい
ては、平面毎に低い融解温度を有するＡｕ／Ｉｎ合金を
使用することによってしか防止することができない。し
かしながら、融点の下近くまで合金を繰返し加熱する
と、結晶構造が変化し、接触部の品質が低下する。
【００１０】そこで、本発明の課題は、公知の方法の欠
点を回避することのできる三次元回路装置の製造方法を
提供することにある。
【００１１】
【課題を解決するための手段】上述の課題を解決するた
め、本発明によれば、回路構造を含む少なくとも２つの
基板が積層体として上下に配置され、下面が下側基板の
上面上に直接配置された上側基板ではこの上側基板の下
面に少なくとも１つの窪みが作られ、この窪みは上側基
板において金属化面まで達しその側壁に絶縁膜が設けら
れ、下側基板ではこの下側基板の上面に少なくとも１つ
の窪みが作られ、この窪みは下側基板において金属化面
まで達しその側壁に絶縁膜が設けられ、しかもその窪み
は積層体において上側基板の関係する窪みに当接するよ
うに配置され、窪みには一方は液体成分、他方は固体成
分でありしかも固体成分が液体成分内に溶解してこのこ
とにより混合体の硬化を生じる２つの金属成分から成る
混合体が充填され、この混合体が硬化され、隣接する基
板間に強固な結合部が形成される。
【００１２】本発明の他の構成は請求項２以降に記載さ
れている。
【００１３】“基板”なる用語は、特に半導体材料から
構成されてマイクロエレクトロニクス回路構造及び／又
はオプトエレクトロニクス素子及び／又はセンサ素子を
含む基板ウエーハに対しても、また個別デバイス、オプ
トエレクトロニクス素子、センサ素子又はそれらと類似
のものに対しても使用される。
【００１４】本発明による方法においては、上側基板の
下面およびこの上側基板に隣接する下側基板の上面にそ
れぞれ少なくとも１つの窪みが作られ、この窪みはそれ
ぞれの基板において金属化面まで達してその側壁に絶縁
膜が設けられる。窪みには、加工温度では一方は液体成
分、他方は固体成分でありしかも固体成分が液体成分内
に溶解してこのことにより混合体の硬化を生じる２つの
金属成分から成る混合体が充填される。状態図における
固相線を越えると、混合体は完全に硬化する。上側基板
は、この上側基板の窪みが下側基板の関係する窪みに当
接するように下側基板上に積み重ねられる。混合体が硬
化することによって、隣接する基板間には、導電性であ
りそれによって隣接する基板の金属化面間に接触部を構
成する強固な結合部が形成される。
【００１５】液体成分が水銀から構成されているような
混合体に対してはアマルガムなる用語がしばしば使用さ
れる。シー、エイ、マック ケイ（Ｃ．Ａ．Ｍａｃ．Ｋ
ａｙ）著「第９年次国際電子回路実装会議の技術会議の
議事録（Proc.of the techn.Conf., 9th Annual Int. E
lectronics Packaging Cont.) ＩＥＰＳ、米国カリフォ
ルニア州サンディエゴ、１９８９年９月１１日〜１３
日、第１２４４頁〜１２５９頁においては、このような
混合体は液体成分が任意に上記特性を有する場合にも同
様にアマルガムと称されている。このような意味でアマ
ルガムなる用語が以下において使用されている。本発明
によれば液体成分は水銀に限定されない。特に、本発明
による方法における液体成分は水銀（Ｈｇ）、ガリウム
（Ｇａ）、インジウム（Ｉｎ）、Ｇａ／Ｓｎ合金、Ｇａ
／Ｉｎ合金、Ｇａ／Ｉｎ／Ｓｎ合金、又は、水銀、カド
ミウム及び／又はビスマスとの他の組合わせから構成さ
れる。固体成分は本発明による方法においては特にアン
チモン、コバルト、銅、クロム、ゲルマニウム、金、
鉄、ニッケル、マグネシウム、マンガン、白金、パラジ
ウム、銀又はバナジウムから構成される。
【００１６】成分を選択することによって、硬化したア
マルガムの加工温度及び融点を調整することができる。
１００℃以下の加工温度は、液体成分が例えばＧａ、Ｈ
ｇ、Ｉｎ又は例えばＩｎ／Ｓｎ、Ｇａ／Ｓｎ又はＧａ／
Ｉｎのような適当に低い融点を持つ合金から構成される
場合に生ずる。５００℃以上の融点はＧａ／Ｎｉ、Ｈｇ
／Ａｌ及びＧａ／Ｃｕ系の硬化したアマルガムが持って
いる。
【００１７】前述のシー、エイ、マック ケイ著「第９
年次国際電子回路実装会議の技術会議の議事録」ＩＥＰ
Ｓ、米国カリフォルニア州サンディエゴ、１９８９年９
月１１日〜１３日、第１２４４頁〜１２５９頁によっ
て、明らかに異なった熱膨張係数を持つ材料又は感熱成
分を結合するためにアマルガムを使用することが公知で
ある。そこには、しかしながら、適用例として、例え
ば、ソーラーセルを担体上に結合したり又はヒートシン
クを設置するマクロスコピックな適用例であって、その
場合２枚の板が全面に亘って結合されるか又はセラミッ
ク基板の貫通孔の充填物が個々のウエーハの前面及び背
面上の金属路を介して結合されるようなものしか記載さ
れていない。
【００１８】それに対して、特にマイクロエレクトロニ
クス回路又はオプトエレクトロニクス素子を含む基板を
結合しかつスルーホール化するためにアマルガムを使用
することは、個々のデバイスに影響を与えることにな
る。その場合、デバイスの構造の大きさ内にありデバイ
スの金属化面に達する窪みが形成され、充填されなけれ
ばならない。上記文献には、アマルガムを硬化させる時
間を引き延ばして、この時間が加工のために充分な大き
さとなるようにするために、固体成分を約４５μｍの粒
径を持つ粉末によって形成しなければならないことが示
されている。本発明によって基板を結合しかつスルーホ
ール化するために、窪みは１０μｍ以下、特に１〜３μ
ｍの直径を持つものが充填される。４５μｍの粉末粒径
はそれには適さない。
【００１９】基板ウエーハを多数のデバイスに個々に分
割する前に基板ウエーハへのぬれを助成するために窪
み、側壁絶縁膜及び場合によっては補助膜を設けること
は特に有利である。このようにすると加工工程は基板ウ
エーハ全体に対してただ１回行いさえすればよい。三次
元回路装置を構成するために、下側基板として使用され
る基板ウエーハの適当な位置に配置され固定される個別
デバイスを上側基板として使用することは有利である。
これによって、下側基板ウエーハの機能デバイス上に機
能デバイスだけを配置することが可能になる。本発明に
よる方法の歩どまりはこのようにして極めて高められ
る。とういのは、非機能デバイスは使用されないからで
ある。
【００２０】第１の基板ウエーハの表面に第１のデバイ
スを配置して固定した後、この第１の基板ウエーハはデ
バイスの形状に応じて個々に分割され、それによりデバ
イス積層体が生成される。その結果このデバイス積層体
は個別デバイスとして別の基板ウエーハ上に配置して固
定することができる。
【００２１】中間の面として使用される、即ち、連続す
る方法工程において下側基板として及び上側基板として
使用される基板ウエーハは対向する面上に窪みが設けら
れる。その際、先ず、回路構造及びデバイスが配置され
る面が加工される。窪みが作られ、側壁絶縁膜が設けら
れ、場合によっては補助膜が設けられ、アマルガムが充
填される。アマルガムが硬化した後、基板ウエーハのこ
の面上には担体が接着される。引き続いて、担体とは反
対側の面上で基板材料が切除される。これは例えば薄い
研削又はスパイダエッチングによって行われる。残され
た基板材料は数１０μｍの厚さである。その後、担体と
は反対側の面に窪みが作成られ、側壁絶縁膜及び場合に
よっては補助膜が設けられる。引き続いて、基板ウエー
ハは担体が下方へ向くように回される。担体とは反対側
の面に設けられた窪みはアマルガムを充填され、下側基
板として使用される基板ウエーハの上面に１つ又は複数
のデバイスが配置される。アマルガムが硬化した後、デ
バイス積層体が個々に分離される。
【００２２】アマルガムは例えば液体ガリウムと銅粉
末、又は液体ガリウムとニッケル粉末から成る構成成分
から作られる。個々の粉末粒子が表面に多孔性酸化膜を
設けられている銅又はニッケル粉末を使用することは有
利である。この多孔性酸化膜は液体金属への粉末の溶解
を遅らせ、１〜２μｍの粒子直径を持つ微細粉末の場合
にも処理時間を長引かせる。
【００２３】処理時間を長引かせることは、固体金属成
分を薄膜として窪みの表面に設けることによっても可能
である。窪みは引き続いて液体金属成分を充填される。
固体金属成分が液体成分と混和しかつ溶解することはこ
の場合には窪み内で初めて行われる。
【００２４】液体金属に添加物を添加することは有利で
ある。というのは、この場合には硬化したアマルガムは
可塑性を有するようになるからである。ガリウムが液体
金属として使用される場合、硼素又はタングステンが添
加物として適する。
【００２５】窪みに希薄液状のアマルガムを充填し、一
平面のアマルガム接触部間の短絡を防止するために過剰
なアマルガムを振り落とすことは有利である。この振り
落としは例えば揺動回転運動によって行われる。この揺
動回転運動は基板ウエーハの中心点の領域にも充分に大
きい遠心力が作用するようにするために必要である。他
の方法は交番磁界を印加することである。このために例
えば基板ウエーハの上方及び下方に多相リニアモータに
おけるような２つの磁気巻線パッケージが配置される。
この磁界内で過剰な金属成分は誘起された渦電流磁界に
より基板ウエーハの縁部へ追いやられる。
【００２６】回路装置の動作温度に相当する温度で硬化
するアマルガムを使用することは特に有利である。これ
によってアマルガムから成る結合部を回路の動作中には
無力にすることができる。他の利点は、このアマルガム
の融点が硬化温度の上にあることである。これによっ
て、事前に形成されている結合部が軟化又は結晶化によ
って変えられることなく、多数の連続する製造工程で実
際上任意に多数の基板を相互に結合することができる。
【００２７】下側基板の窪みに充填するために液体アマ
ルガムを使用することの他の利点は、上側基板を下側基
板上に配置する際、液体アマルガムの表面張力によって
両基板相互の微調整が行われる点にある。
【００２８】表面を平坦化しかつさらに機械的固定を行
うために、隣接する基板の互いに接する面上にそれぞれ
ポリイミド膜を設けることは有利である。若干高い温度
で処理することによってこのポリイミド膜は融解して相
互に結合する。
【００２９】本発明による方法の予定温度は回路装置内
の機械的応力を防止するので、接触部として使用される
アマルガム結合部の横断面積は回路の要求に応じて選定
することができる。例えば、供給電流を単一の接触部を
介して導くことができるように接触部の横断面積を大き
く選定するすることができる。
【００３０】さらに、電気的接続に用いられない他の窪
みをさらに基板に設けることもできる。アマルガムを充
填されたこの窪みは、垂直方向に延びる積層体状の回路
装置からの熱排出を容易にする。
【００３１】熱排出を行うためにさらに、隣接する基板
間にポリイミド膜を設け、このポリイミド膜には基板の
表面に平行に延びる溝を作り、この溝にアマルガムを充
填することができる。横方向に延びるこのアマルガム路
は積層体の周辺へ損失熱を排出する。回路装置から損失
熱を排出することは実装密度が高まれば高まる程重要度
が増す。
【００３２】
【実施例】次に本発明の実施例を図面に基づいて詳細に
説明する。
【００３３】基板１の表面上にはその全面に亘ってポリ
イミド膜６が設けられる（図１参照）。基板１は例えば
単結晶シリコン又はＩＩＩ−Ｖ族半導体から成る半導体
ウエーハである。この基板１はマイクロエレクトロニク
ス回路又はオプトエレクトロニクス素子又はセンサ素子
の構成要素である回路構造を含んでいる。詳細には示さ
れていない回路構造は少なくとも１つの金属化面３を含
んでいる。
【００３４】ポリイミド膜６上にはホトラックマスク
（図示されていない）が設けられる。このホトラックマ
スクは窪み２を作るために例えばプラズマエッチングに
よって異方性エッチングを行う際にエッチングマスクと
して使用される。窪み２は金属化面３にまで達してい
る。この窪み２の内部では金属化面３の表面は完全に露
出している。
【００３５】異方性エッチング工程でエッチバックされ
た絶縁膜が全面に亘って堆積させられる。その際、窪み
２の側壁を完全に覆う絶縁膜４が生成される（図１参
照）。この絶縁膜４は例えばＳｉＯ2 から構成される。
異方性エッチバックを行う際、窪み２の内部における金
属化面３の表面の絶縁膜は除去され、それにより窪み２
を介して金属化面３への接触部を作ることができる。
【００３６】次に補助膜５が絶縁膜４上及び窪み２の底
部上に生成される。補助膜５は窪み２の表面とアマルガ
ムとのぬれを容易にする導電性材料から構成されてい
る。この補助膜５は窪み２の外に存在してはならない。
というのは、補助膜が隣接する窪み間の電気的短絡を生
ずる虞があるからである。補助膜５は例えば膜の堆積及
び引き続いて行われる異方性のエッチバックによって作
られる。この補助膜５は例えばチタンから形成される。
絶縁膜４の表面を良好にぬらす液体金属成分（絶縁膜４
としてＳｉＯ2 が使用される場合この液体金属成分とし
ては例えば液体ガリウム）を有するアマルガムを使用す
ると、補助膜５は省略することができる。
【００３７】窪み２にはアマルガム７が充填される（図
２参照）。アマルガム７が硬化すると、このアマルガム
は膨れ上がり、それゆえこのアマルガムはポリイミド膜
６の表面よりも若干突出する。
【００３８】第１の実施例では、アマルガム７は液体Ｇ
ａと１〜２μｍの粉末粒径を持つ３０重量％Ｃｕ粉末と
から形成され、１２０℃の温度で硬化する。第２の実施
例では、アマルガム７は液体Ｇａと１〜２μｍの粉末粒
径を持つ３０〜４５重量％Ｎｉ粉末とから形成され、１
２０℃の温度で硬化する。
【００３９】他の実施例では、アマルガム７の液体金属
成分と固体金属成分とが先ず窪み２内で互いに混合され
る。このために窪み２の表面上には、即ち、補助膜５又
は絶縁膜４上には固体金属成分から成る薄膜が設けられ
る。この固体金属成分として例えばアンチモン（Ｓ
ｂ）、クロム（Ｃｒ）又はシリコン（Ｓｉ）が使用され
る。引き続いて窪み２内に液体ガリウムが充填される。
固体成分から成る膜の堆積は例えばＣＶＤ法又はウエッ
トケミカル法によって行われる。窪み２内では今や固体
成分が液体成分内に溶解し、固体成分と液体成分とが混
和し、最終的にアマルガムの硬化を生ずる。この実施例
は、アマルガム７の硬化が先ず窪み２内で行われ、その
結果液体金属成分の加工を任意の時間持続させることが
できるという利点を有する。
【００４０】窪み２内への充填は圧力によって援助する
ことができる。その場合、液体アマルガムつまり液体成
分が真空下で全面に亘って注入される。液体アマルガム
つまり液体成分は引き続いて大気圧又は過大圧の空気又
は保護ガスによって窪み２内へ圧入される。
【００４１】基板内の回路構造は大抵主として一方の面
の領域に配置されている。窪みを回路構造とは反対側の
基板の面に作らなければならない場合には、先ず回路構
造が主として配置される面上に担体を貼り付けることは
本発明の枠内である。この担体としては例えば処理され
ていないシリコンウエーハが適し、接着剤としては例え
ばポリイミドが使用される。次に基板ウエーハの担体と
は反対側の面が薄く研削される。この薄い研削は特に機
械的裏面研削によって行われる。その後、図１に基づい
て説明したように、担体とは反対側の面に窪みが作成さ
れる。
【００４２】三次元回路装置を製造するために、それぞ
れ２つの基板１ａ、１ｂが上下に配置される（図３参
照）。上側基板１ａは金属化面３ａに達する窪み２ａを
有し、その側壁には絶縁膜４ａが設けられ、この絶縁膜
４ａにはぬれを容易にする補助膜５ａが設けられ、硬化
したアマルガム７ａが充填されている。基板は表面にポ
リイミド膜６ａが設けられている。
【００４３】下側基板１ｂはその表面にポリイミド膜６
ｂが設けられ、金属化面３ｂに達する窪み２ｂを有して
いる。この窪み２ｂは側壁に絶縁膜４ｂを設けられてい
る。窪み２ｂはさらに側壁及び底部を覆って導電性を有
ししかもアマルガムとのぬれを容易にする補助膜５ｂが
設けられている。下側基板１ｂには窪み２ｂとは反対側
の面に接着剤８ｂを介して担体９ｂが結合されている。
この下側基板１ｂは例えば窪み２ｂとは反対側の表面に
担体９ｂ及び接着剤８ｂを取付ける前に薄く研削され
る。
【００４４】下側基板１ｂは、担体９ｂが下方へ向き、
一方窪み２ｂが上方へ向くように配置される。窪み２ｂ
にはアマルガム７ａと同一の組成を有するアマルガム７
ｂが充填される。アマルガム７ｂは窪み２ｂ内へ注入す
ることができるように希薄液状に作られる。その際、ポ
リイミド膜６ｂの表面上にはアマルガムが存在しないよ
うに注意しなければならない。なお、アマルガム７ｂは
窪みの壁へ固体成分から成る膜を堆積させそして液体成
分を充填することによって作ることもできる。上側基板
１ａは、アマルガム７ａを充填された窪み２ａがアマル
ガム７ｂを充填された窪み２ｂに当接するように、下側
基板１ｂの上に配置される。その際、液状アマルガム７
ｂの表面張力によって両基板１ａ、１ｂ相互の微調整が
行われる。
【００４５】上側基板１ａ及び下側基板１ｂはポリイミ
ド膜６ａ、６ｂが接触するように結合される（図４参
照）。その際、アマルガム７ａ及びアマルガム７ｂも同
様に接触する。その際、既に硬化しているアマルガム７
ａは表面が液状アマルガム７ｂ中に溶け込む。これによ
ってアマルガム７ａとアマルガム７ｂとの間に結合が形
成される。この結合は図４において破線１０によって示
されている。まだ液状のアマルガムは硬化し、その際に
上側基板１ａと下側基板１ｂとの間に強固な結合が形成
される。アマルガム７ａ、７ｂによって構成されたこの
強固な結合は同時に金属化面３ａ、３ｂ間の接触部を形
成する。
【００４６】硬化するとき大きく膨れ上がるアマルガム
を使用する場合、上側基板１ａの窪み２ａはポリイミド
膜６ａの領域に拡大されてもよい。この拡大は例えばポ
リイミド膜６ａの領域における窪み２ａの横断面を環状
に包囲しそれゆえ上側基板１ａの領域の横断面積よりも
大きくされた溝によって行われる。ポリイミド膜６ａ、
６ｂが接触する領域における上側基板１ａの窪み２ａの
横断面積をこのように拡大することによって、液状アマ
ルガムが硬化する際アマルガムは強固な結合部の領域に
留まることが保証される。このようにして、両ポリイミ
ド膜６ａ、６ｂ間の境界面へアマルガムが流出し短絡の
生ずるのが防止される。
【００４７】装置を３００゜Ｃに加熱することによって
ポリイミド膜６ａ、６ｂが融解し、補助的な機械的結合
が形成される。
【００４８】相互に強固に結合された上側基板１ａ及び
下側基板１ｂを別の基板上に設置しなければならない場
合、下側基板１ｂ上に担体９ｂを設置する前で薄い研削
を行った後に上側基板１ａとは反対側の面に窪みを作
り、この窪みに絶縁膜、補助膜及び硬化したアマルガム
を設けることは好ましいことである。上側基板１ａと下
側基板１ｂとの結合後、担体９ｂ及び接着剤８ｂが取り
除かれ、上側基板１ａ及び下側基板１ｂから成るユニッ
トが全体として上述した方法に基づいて別の基板上に配
置され、この基板とアマルガム接触部によって強固に結
合される。
【００４９】三次元回路装置を製造する際の歩どまりを
高めるために、下側基板として、多数のデバイス、即
ち、図５に示されているような特にマイクロエレクトロ
ニクス回路又はオプトエレクトロニクス素子又はセンサ
素子を含む基板ウエーハを使用することは有利である。
上側基板として個別デバイス６１が使用される。このよ
うなデバイス６１は例えば図６に示されている。
【００５０】基板ウエーハ５１の選定されたデバイス５
２上には個別デバイス６１が個々に配置される。個別デ
バイス６１がその上に配置されるデバイス５２は例えば
その電気特性に応じて選定される。図７には基板ウエー
ハ５１がその上に配置された個別デバイス６１と共に示
されている。個別デバイス６１は基板ウエーハ５１の上
面に当接する下面に図１及び図２に基づいて説明した方
法により作られた窪みがそれぞれ設けられ、アマルガム
を充填される。基板ウエーハ５１の上面は（図３及び図
４の下側基板１ｂと同じように）窪みが設けられ、液状
アマルガムを充填される。このアマルガムの硬化によっ
て個別デバイス６１は基板ウエーハ５１と強固に結合さ
れる。
【００５１】基板ウエーハ５１は分割され、その際に例
えば図８に示されているような個別デバイス積層体８１
が作られる。個別デバイス積層体８１はデバイス５２及
び個別デバイス６１（図６及び図５参照）を含んでい
る。デバイス５２は少なくとも１つのアマルガム接触部
によって個別デバイス６１と強固に結合されている。そ
の後、デバイス５２の表面から担体及び接着剤が（図３
及び図４の例と同じように）除去される。デバイス積層
体８１は２つの面を含んでいる。３つ以上の面を持つ三
次元回路構造を製造するために、デバイス積層体８１は
別の基板ウエーハ上に配置され、この別の基板ウエーハ
と結合される。この別の基板ウエーハは基板ウエーハ５
１と同じようにして用意される。デバイス積層体８１は
デバイス５２が下方へ向くように別の基板ウエーハ上に
配置される。このようにして三次元回路構造が本発明に
よる方法を複数回適用することによって製作される。
【００５２】この実施例における窪みはそれぞれ基板ウ
エーハ全体に形成され、その後初めて個々に分離される
ので、この方法は経済的に実施可能である。
【００５３】良好な熱排出を保証しなければならない回
路装置に対しては、上側基板９１ａと下側基板９１ｂと
の間にアマルガムを充填された金属路９２が設けられ
る。このために、上側基板９１ａと下側基板９１ｂとの
間に配置されたポリイミド膜９６に溝が形成され、この
溝にアマルガムが充填される。さらに、上側基板９１ａ
の下面及び下側基板９１ｂの上面に前述の溝に当接しア
マルガムを充填された補助の窪みが作られてもよい。こ
れによってアマルガムの硬化後金属路９２と結合される
冷却フィンガー９３が作られる（図９参照）。
【図面の簡単な説明】
【図１】金属化面に達する窪みが作られてその側壁に絶
縁膜及び補助膜が設けられた基板の要部を示す断面図。
【図２】窪みにアマルガムを充填された基板の要部を示
す断面図。
【図３】下側基板と上側基板との結合を示す断面図。
【図４】下側基板と上側基板とが硬化したアマルガム結
合部によって結合された三次元回路装置の要部を示す断
面図。
【図５】多数のデバイスを含む基板ウエーハを示す概略
図。
【図６】個別デバイスを示す概略図。
【図７】表面上に個別デバイスが配置されてアマルガム
によって結合された基板ウエーハを示す概略図。
【図８】個別デバイス積層体を示す概略図。
【図９】アマルガムを充填された窪みにより互いに結合
され中間に横方向の熱排出を行うためにアマルガムを充
填された溝を有するポリイミド膜が配設されている２つ
の基板を示す展開図。
【符号の説明】
１、１ａ、１ｂ 基板 ２、２ａ、２ｂ 窪み ３、３ａ、３ｂ 金属化面 ４、４ａ、４ｂ 絶縁膜 ５、５ａ、５ｂ 補助膜 ６、６ａ、６ｂ ポリイミド膜 ７、７ａ、７ｂ アマルガム ８ｂ 接着膜 ９ｂ 担体 ５１ 基板ウエーハ ５２ デバイス ６１ 個別デバイス ８１ 個別デバイス積層体 ９１ａ、９１ｂ 基板 ９２ 金属路 ９３ 冷却フィンガー ９６ ポリイミド膜

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 回路構造を含む少なくとも２つの基板
    （１ａ、１ｂ）が積層体として上下に配置され、 下面が下側基板（１ｂ）の上面上に直接配置された上側
    基板（１ａ）ではこの上側基板（１ａ）の下面に少なく
    とも１つの窪み（２ａ）が作られ、この窪み（２ａ）は
    上側基板（１ａ）において金属化面（３ａ）まで達しそ
    の側壁に絶縁膜（４ａ）が設けられ、 下側基板（１ｂ）ではこの下側基板（１ｂ）の上面に少
    なくとも１つの窪み（２ｂ）が作られ、この窪み（２
    ｂ）は下側基板（１ｂ）において金属化面（３ｂ）まで
    達しその側壁に絶縁膜（４ｂ）が設けられ、しかもその
    窪み（２ｂ）は積層体において上側基板（１ａ）の関係
    する窪み（２ａ）に当接するように配置され、 前記窪み（２ａ、２ｂ）には、一方は液体成分、他方は
    固体成分でありしかも固体成分が液体成分内に溶解して
    このことにより混合体の硬化を生じる２つの金属成分か
    ら成る混合体が充填され、この混合体が硬化され、隣接
    する基板（１ａ、１ｂ）間に強固な結合部が形成される
    ことを特徴とする三次元回路装置の製造方法。
  2. 【請求項２】 多数のデバイスを含む基板ウエーハの上
    面に担体が接着され、 この基板ウエーハは担体とは反対側の面が薄く研削さ
    れ、 前記基板ウエーハの担体とは反対側の面に窪みが作ら
    れ、この窪みは金属化面まで達しその側壁に絶縁膜が設
    けられ、 前記基板ウエーハは担体が下方へ向くように配置され、 前記基板ウエーハの窪みには一方は液体成分、他方は固
    体成分でありしかも固体成分が液体成分内に溶解してこ
    のことにより混合体の硬化を生じる２つの金属成分から
    成る混合体が充填され、 下側基板として使用される基板ウエーハの上面には上側
    基板として少なくとも１つの個別デバイスが配置され、
    この個別デバイスは基板ウエーハの上面に当接する面に
    少なくとも１つの窪みを有し、この窪みは金属化面に達
    しその側壁に絶縁膜が設けられ、その窪みには一方は液
    体成分、他方は固体成分でありしかも固体成分が液体成
    分内に溶解してこのことにより混合体の硬化を生じる２
    つの金属成分から成る硬化される混合体が充填され、そ
    の窪みは前記基板ウエーハの上面の窪みに当接し、 ２つの金属成分から成るまだ硬化していない混合体が硬
    化され、デバイスと基板ウエーハとの間に強固な結合部
    が形成され、 個別デバイス及び基板ウエーハから成りその個別デバイ
    スに関係するデバイスをそれぞれ含むデバイス積層体を
    個々に分離するために基板ウエーハを分割した後、担体
    が分離されることを特徴とする請求項１記載の方法。
  3. 【請求項３】 基板ウエーハの表面には担体を接着する
    前にデバイス毎に少なくとも１つの窪みが作られ、この
    窪みは金属化面に達しその側壁に絶縁膜が設けられ、こ
    の窪みには一方は液体成分、他方は固体成分でありしか
    も固体成分が液体成分内に溶解してこのことにより混合
    体の硬化を生じる２つの金属成分から成る混合体が充填
    され、この混合体が硬化され、 前記基板ウエーハを分割して担体を取除いた後に残され
    たデバイス積層体が上側基板として、下側基板として用
    意されている他の基板ウエーハ上に配置され、２つの金
    属成分から成り硬化された混合体を充填されたデバイス
    積層体の表面の窪みは、一方は液体成分、他方は固体成
    分でありしかも固体成分が液体成分内に溶解してこのこ
    とにより混合体の硬化を生じる２つの金属成分から成る
    硬化していない混合体を充填された他の基板ウエーハの
    上面の関係する窪みに当接し、 ２つの金属成分から成る混合体が硬化することによって
    前記デバイス積層体は前記他の基板ウエーハに強固に結
    合され、前記他の基板ウエーハは面を増やされたデバイ
    ス積層体を個々に分離するために分割されることを特徴
    とする請求項２記載の方法。
  4. 【請求項４】 個別デバイスにはそれを個々に分離する
    前に、個々に分離する前のデバイスを含む他の基板ウエ
    ーハの表面にデバイス毎に少なくとも１つの窪みが作ら
    れ、その窪みは金属化面に達しその側壁に絶縁膜が設け
    られ、その窪みには一方は液体成分、他方は固体成分で
    ありしかも固体成分が液体成分内に溶解してこのことに
    より混合体の硬化を生じる２つの金属成分から成る混合
    体が充填されることによって、２つの金属成分から成る
    硬化した混合体を充填された窪みが設けられ、 ２つの金属成分から成る混合体が硬化した後にデバイス
    が個々に分離されることを特徴とする請求項２又は３記
    載の方法。
  5. 【請求項５】 それぞれの基板の表面に窪みを作るため
    にホトラックマスクが作られ、 その窪みは異方性エッチングによって形成されることを
    特徴とする請求項１ないし４の１つに記載の方法。
  6. 【請求項６】 窪みには一方は液体成分、他方は固体成
    分でありしかも固体成分が液体成分内に溶解してこのこ
    とにより混合体の硬化を生じる２つの金属成分から成る
    混合体が充填され、この混合体は回路装置の動作温度に
    相当する温度で硬化し、その動作温度より上の融解温度
    を有することを特徴とする請求項１ないし５の１つに記
    載の方法。
  7. 【請求項７】 ２つの金属成分から成る混合体は少なく
    とも液体ＧａとＣｕ粉末又は液体ＧａとＮｉ粉末を含む
    ことを特徴とする請求項６記載の方法。
  8. 【請求項８】 基板はマイクロエレクトロニクス回路及
    び／又はオプトエレクトロニクスデバイスを含む半導体
    基板であることを特徴とする請求項１ないし７の１つに
    記載の方法。
  9. 【請求項９】 下側基板の上面及び上側基板の下面には
    補助的な窪みが作られ、この窪みは半導体材料内へ達し
    その側壁に絶縁膜が設けられ、２つの金属成分から成る
    混合体が充填されることを特徴とする請求項１ないし８
    の１つに記載の方法。
  10. 【請求項１０】 窪みの側壁に設けられる絶縁膜は、窪
    みと同一形状のＳｉＯ2 膜を窪みの全面に亘って堆積さ
    せ、そのＳｉＯ2 膜の異方性バックエッチを行うことに
    よって形成されることを特徴とする請求項１ないし９の
    １つに記載の方法。
  11. 【請求項１１】 下側基板の上面及び上側基板の下面に
    は窪みを作る前にそれぞれその全面に亘ってポリイミド
    膜が設けられることを特徴とする請求項１ないし１０の
    １つに記載の方法。
  12. 【請求項１２】 ポリイミド膜の少なくとも１つには溝
    が設けられ、この溝に２つの金属成分から成る混合体が
    充填されることを特徴とする請求項１１記載の方法。
  13. 【請求項１３】 上側基板の下面における窪みの横断面
    積はポリイミド膜の領域において拡大されることを特徴
    とする請求項１１又は１２記載の方法。
  14. 【請求項１４】 窪みの底部と窪みの側壁を覆う絶縁膜
    とに、２つの金属成分から成る混合体とのぬれを助成す
    る補助膜が堆積させられることを特徴とする請求項１な
    いし１３の１つに記載の方法。
  15. 【請求項１５】 補助膜はチタンから形成されることを
    特徴とする請求項１４記載の方法。
  16. 【請求項１６】 ２つの金属成分から成る混合体は液体
    状態で窪み内へ注入され、過剰な液体材料は振り落とさ
    れることを特徴とする請求項１ないし１５の１つに記載
    の方法。
  17. 【請求項１７】 過剰な液体材料は回転運動によって又
    は交番磁界内に基板を置くことによって振り落とされる
    ことを特徴とする請求項１６記載の方法。
  18. 【請求項１８】 ２つの金属成分から成る混合体を形成
    するために液体成分と粉末状成分とが混合され、粉末状
    成分の粉末粒子は酸化物、窒化物又は炭化物から成る多
    孔性膜を設けられることを特徴とする請求項１ないし１
    ７の１つに記載の方法。
  19. 【請求項１９】 ２つの金属成分から成る混合体を形成
    するために液体成分と粉末状成分とが混合され、液体成
    分は硬化した混合体の可塑性を高めるために添加物を添
    加されることを特徴とする請求項１ないし１８の１つに
    記載の方法。
  20. 【請求項２０】 液体成分としてガリウムが使用され、
    添加物として硼素又はタングステンが使用されることを
    特徴とする請求項１９記載の方法。
  21. 【請求項２１】 ２つの金属成分から成る混合体を形成
    するために固体成分は膜として窪みの表面上に設けら
    れ、その窪みはその後液体成分が充填され、それにより
    固体成分が溶解し、それによって混合体の硬化が窪み内
    で初めて起こることを特徴とする請求項１ないし１７の
    １つに記載の方法。
  22. 【請求項２２】 液体成分としてガリウムが使用され、
    固体成分としてアンチモン、クロム又はシリコンが使用
    されることを特徴とする請求項２１記載の方法。
JP3543994A 1993-02-11 1994-02-07 三次元回路装置の製造方法 Pending JPH06260594A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4304119 1993-02-11
DE4304119.1 1993-02-11

Publications (1)

Publication Number Publication Date
JPH06260594A true JPH06260594A (ja) 1994-09-16

Family

ID=6480239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3543994A Pending JPH06260594A (ja) 1993-02-11 1994-02-07 三次元回路装置の製造方法

Country Status (4)

Country Link
US (1) US5419806A (ja)
EP (1) EP0610709B1 (ja)
JP (1) JPH06260594A (ja)
DE (1) DE59406156D1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862710A (en) * 1987-03-14 1989-09-05 Kabushiki Kaisha Toshiba Washings weight detection and washing operation control system
US6525415B2 (en) 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
JP2011159869A (ja) * 2010-02-02 2011-08-18 Nec Corp 半導体装置の積層構造体とその製造方法
JP2012084881A (ja) * 2010-10-14 2012-04-26 Soytec 接続構造体を実現するためのプロセス
JP2013058781A (ja) * 2005-08-11 2013-03-28 Ziptronix Inc ３ｄｉｃ方法および装置
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400532C1 (de) * 1994-01-11 1995-03-23 Siemens Ag Verfahren zum Herstellen von Flüssigkontakten in Kontaktlöchern
US6528346B2 (en) 1994-01-20 2003-03-04 Fujitsu Limited Bump-forming method using two plates and electronic device
US6271110B1 (en) * 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
WO1996001497A1 (de) * 1994-07-05 1996-01-18 Siemens Aktiengesellschaft Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
EP0714124B1 (de) 1994-11-17 2003-01-29 Infineon Technologies AG Verfahren zur Befestigung eines ersten Substrates auf einem zweiten Substrat und Verwendung des Verfahrens zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE19543540C1 (de) 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
DE10037821A1 (de) * 2000-08-03 2002-02-21 Bosch Gmbh Robert Baugruppe, insbesondere Wafer-Baugruppe
DE10103868A1 (de) * 2001-01-30 2002-08-22 Bosch Gmbh Robert GMR-Struktur und Verfahren zu deren Herstellung
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
WO2005007819A2 (en) * 2003-07-09 2005-01-27 Wisconsin Alumni Research Foundation Charge-dynamic polymers and delivery of anionic compounds
US7397968B2 (en) * 2003-10-29 2008-07-08 Hewlett-Packard Development Company, L.P. System and method for tone composition
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
JP5272361B2 (ja) * 2006-10-20 2013-08-28 豊田合成株式会社 スパッタ成膜装置およびスパッタ成膜装置用のバッキングプレート
US8834918B2 (en) * 2007-01-22 2014-09-16 Wisconsin Alumni Research Foundation Modified multilayered film
FR2913145B1 (fr) 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
KR100884986B1 (ko) * 2007-07-26 2009-02-23 주식회사 동부하이텍 반도체 소자와 그의 제조방법
WO2009049092A1 (en) * 2007-10-09 2009-04-16 Wisconsin Alumni Research Foundation Covalent assembly of ultrathin polymeric films
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5763775B2 (ja) 2010-11-02 2015-08-12 エンパイア テクノロジー ディベロップメント エルエルシー 絶縁されたスルーシリコンバイアを備えた半導体構造
FR2983845A1 (fr) * 2012-05-25 2013-06-14 Commissariat Energie Atomique Procede de realisation d'une microstructure comportant deux substrats relies mecaniquement
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
US9682533B1 (en) * 2014-09-09 2017-06-20 Hrl Laboratories, Llc Methods to form electrical-mechanical connections between two surfaces, and systems and compositions suitable for such methods
CN104979226B (zh) * 2015-06-24 2018-09-07 武汉新芯集成电路制造有限公司 一种铜的混合键合方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US20210319098A1 (en) * 2018-12-31 2021-10-14 Intel Corporation Securing systems employing artificial intelligence
KR20210021626A (ko) * 2019-08-19 2021-03-02 삼성전자주식회사 반도체 장치
US20220097138A1 (en) * 2020-09-28 2022-03-31 The Research Foundation For The State University Of New York Liquid metal-based powder materials including oxide, composites including same, and methods of forming same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE82790C (ja) *
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
US4487638A (en) * 1982-11-24 1984-12-11 Burroughs Corporation Semiconductor die-attach technique and composition therefor
US4893174A (en) * 1985-07-08 1990-01-09 Hitachi, Ltd. High density integration of semiconductor circuit
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
JPH0344067A (ja) * 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
US5192835A (en) * 1990-10-09 1993-03-09 Eastman Kodak Company Bonding of solid state device to terminal board
US5170930A (en) * 1991-11-14 1992-12-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
JPH05206301A (ja) * 1991-11-19 1993-08-13 Nec Corp 金属の埋め込み構造およびその製造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862710A (en) * 1987-03-14 1989-09-05 Kabushiki Kaisha Toshiba Washings weight detection and washing operation control system
US6525415B2 (en) 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
US11011418B2 (en) 2005-08-11 2021-05-18 Invensas Bonding Technologies, Inc. 3D IC method and device
US11515202B2 (en) 2005-08-11 2022-11-29 Adeia Semiconductor Bonding Technologies Inc. 3D IC method and device
JP2013058781A (ja) * 2005-08-11 2013-03-28 Ziptronix Inc ３ｄｉｃ方法および装置
US8709938B2 (en) 2005-08-11 2014-04-29 Ziptronix, Inc. 3D IC method and device
US9171756B2 (en) 2005-08-11 2015-10-27 Ziptronix, Inc. 3D IC method and device
US9716033B2 (en) 2005-08-11 2017-07-25 Ziptronix, Inc. 3D IC method and device
US11289372B2 (en) 2005-08-11 2022-03-29 Invensas Bonding Technologies, Inc. 3D IC method and device
US10147641B2 (en) 2005-08-11 2018-12-04 Invensas Bonding Technologies, Inc. 3D IC method and device
JP2011159869A (ja) * 2010-02-02 2011-08-18 Nec Corp 半導体装置の積層構造体とその製造方法
US9224704B2 (en) 2010-10-14 2015-12-29 Soitec Process for realizing a connecting structure
JP2012084881A (ja) * 2010-10-14 2012-04-26 Soytec 接続構造体を実現するためのプロセス
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11830838B2 (en) 2015-08-25 2023-11-28 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
US10262963B2 (en) 2015-08-25 2019-04-16 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11264345B2 (en) 2015-08-25 2022-03-01 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11552041B2 (en) 2017-09-24 2023-01-10 Adeia Semiconductor Bonding Technologies Inc. Chemical mechanical polishing for hybrid bonding
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11955445B2 (en) 2018-06-13 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11756880B2 (en) 2018-10-22 2023-09-12 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die

Also Published As

Publication number Publication date
DE59406156D1 (de) 1998-07-16
EP0610709A1 (de) 1994-08-17
EP0610709B1 (de) 1998-06-10
US5419806A (en) 1995-05-30

Similar Documents

Publication Publication Date Title
JPH06260594A (ja) 三次元回路装置の製造方法
US5986338A (en) Assembly of semiconductor device
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
CN102456584B (zh) 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法
JP4342174B2 (ja) 電子デバイス及びその製造方法
JP5065586B2 (ja) 半導体装置の製造方法
CN108630676A (zh) 半导体封装件及其形成方法
US20110180317A1 (en) Electronic component package, method for producing the same and interposer
JP2004031607A (ja) 半導体装置及びその製造方法
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
JP2000500617A (ja) 垂直方向に集積された半導体素子及びその製法
TW200908249A (en) Structure of semiconductor device package and the method of the same
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
US10181411B2 (en) Method for fabricating a carrier-less silicon interposer
JP6894754B2 (ja) 半導体装置
US5706578A (en) Method for producing a three-dimensional circuit arrangement
JPH07201864A (ja) 突起電極形成方法
US7906833B2 (en) Semiconductor device and manufacturing method thereof
JPS62230027A (ja) 半導体装置の製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
WO2015084660A1 (en) Carrier-less silicon interposer using photo patterned polymer as substrate
US20170178993A1 (en) Electronic component and methods of manufacturing the same
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP2000340715A (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030626