JP2004221525A - Icパッケージ及びその製造方法 - Google Patents

Icパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2004221525A
JP2004221525A JP2003270695A JP2003270695A JP2004221525A JP 2004221525 A JP2004221525 A JP 2004221525A JP 2003270695 A JP2003270695 A JP 2003270695A JP 2003270695 A JP2003270695 A JP 2003270695A JP 2004221525 A JP2004221525 A JP 2004221525A
Authority
JP
Japan
Prior art keywords
chip
conductor pattern
via hole
electrode
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003270695A
Other languages
English (en)
Other versions
JP4333249B2 (ja
Inventor
Hiroteru Kamiya
博輝 神谷
Toshihiro Miyake
敏広 三宅
Makoto Totani
眞 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003270695A priority Critical patent/JP4333249B2/ja
Publication of JP2004221525A publication Critical patent/JP2004221525A/ja
Application granted granted Critical
Publication of JP4333249B2 publication Critical patent/JP4333249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 小型化が可能なICパッケージ及びその製造方法を提供すること。
【解決手段】 熱可塑性樹脂からなる樹脂フィルム2の片面上に導体パターン4と、当該導体パターン4を底部とし所望の位置に層間接続材料6が充填されたビアホール5とを備える片面導体パターンフィルム7上に、電極3bを有するICチップ3を搭載した。その際、電極3bはビアホール5内に配置されつつ層間接続材料6と接合し、当該接合部は熱可塑性樹脂により封止されている。
本実施の形態におけるICパッケージ1は、片面導体パターンフィルム7の両面をICチップ3の搭載及び回路基板10との接合に用いることができるので、その体格を小型化できる。
【選択図】 図1

Description

本発明は、熱可塑性樹脂フィルムからなる片面導体パターンフィルム上に、電極を有するICチップを搭載したICパッケージ及びその製造方法に関するものである。
本出願人は、先に電極を有するICチップを、熱可塑性樹脂からなるフレキシブル基板上に実装したICパッケージに関する特許出願を行った(特許文献1参照)。
このICパッケージは、加熱・加圧により、ICチップの電極とフレキシブル基板上に形成された導体パターンとを接合するとともに、加熱により軟化した熱可塑性樹脂によって接合部を樹脂封止するものである。
特開平14−231760号公報
しかしながら、特許文献1に記載のICパッケージは、フレキシブル基板の片面にのみ導体パターンが形成されている。従って、フレキシブル基板の同一面において、ICチップの電極が接合される接合部と、ICパッケージが実装される回路基板のランドが接合される接合部とを確保する必要がある。このため、フレキシブル基板は、ICチップよりも大きく形成され、ICチップの周囲まで導体パターンが延出される。この結果、ICパッケージは搭載するICチップに対して体格が大きくなってしまう。
本発明は上記問題点に鑑み、小型化が可能なICパッケージ及びその製造方法を提供することを目的とする。
上記目的を達成する為に請求項1に記載のICパッケージは、熱可塑性樹脂からなる樹脂フィルムの片面上に形成された導体パターンと、当該導体パターンを底部として形成され層間接続材料が充填されたビアホールとを備える片面導体パターンフィルムと、当該片面導体パターンフィルムに搭載された、電極を有するICチップとを備えている。そして、ICチップの電極はビアホール内に配置されつつ層間接続材料と接合し、当該接合部が樹脂フィルムの構成材料である熱可塑性樹脂により封止されていることを特徴とする。
片面導体パターンフィルムは、一方の面上に導体パターンを有し、他方の面上にICチップの電極がビアホール内に配置されるようにICチップを搭載している。このとき、ICチップの電極と導体パターンとは、ビアホール内に充填された層間接続材料を介して電気的に接続されている。従って、本ICパッケージは、片面導体パターンフィルムにおけるICチップの非搭載面側にて他の回路基板と接合することができるので、ICパッケージを小型化することができる。
請求項2に記載のように、電極との接合前において、層間接続材料はビアホールの上部開口面から底部方向に所定の間隙を持って充填されていることが好ましい。ここで言う所定の間隙とは、ICチップの電極をビアホールに配設した際に層間接続材料がビアホール外へ溢れ出さない程度の充填状態を示す。従って、隣接するビアホール間における短絡を防止することができる。
尚、ICチップの少なくとも一部がビアホール内に配置されていれば良いので、ICチップの平面方向においてICチップの電極は、請求項3に記載のようにビアホールの上部開口よりも小さい面積を有しても良いし、請求項4に記載のようにビアホールの上部開口以上の面積を有しても良い。
請求項5に記載のように、接合時において、電極がビアホール内に配置され、電極及び層間接続材料の少なくとも一方が溶融すると良い。層間接続材料が接合時に溶融しない金属(例えばAu)を用いてメッキ法により形成され、電極も接合時に溶融しない金属(例えばAu)を用いて形成されている場合、例えば複数設けられたビアホール内の層間接続材料に高さのばらつきがあると、各電極と層間接続材料との間の接合状態にもばらつきが生じるので、安定した接合状態を得ることができない。しかしながら、ICチップの電極がビアホール内に配置された状態で、電極及び層間接続材料の少なくとも一方が溶融すると、全てのビアホールにおける層間接続材料とそれに対応する電極とが接合するまでICチップを樹脂フィルムに押し込むことができるので、安定した接合状態を得ることができる。
請求項6に記載のように、層間接続材料は2層からなり、下層として接合時に溶融しない第1接続金属、上層として接合時に溶融する第2接続金属を有しても良い。接合時に層間接続材料全体が溶融した場合、圧力をうけた層間接続材料は流動し、ビアホールの形状が崩れて安定した接合状態を得ることができないことも起こりえる。しかしながら、ICチップの搭載側に接合時に溶融する第2接続金属を設け、その下層として溶融しない第1接続金属を設けることにより、ICチップの電極及び導体パターンとの間で安定した接合状態を得ることができる。
その際、請求項7に記載のように、第1接続金属の比抵抗が第2接続金属の比抵抗よりも小さいと、第2接続金属のみを層間接続材料として用いる場合よりも、抵抗値を抑えることができる。また、比抵抗の小さい金属は一般的に融点が低いので、接合時に第2接続金属が比抵抗の小さい第1接続金属と金属結合を生じて合金化されると、低融点金属の融点が上昇する。従って、後に加熱を伴う工程が実行されても第1接合金属が再溶融せず、安定した接合状態を得ることができる。
また、請求項8に記載のように、第1接続金属は導体パターンと同一の金属であると良い。同一金属であれば、導体パターンとの間で電気的・機械的に安定した接合状態を得ることができる。
請求項9に記載のICパッケージは、熱可塑性樹脂からなる樹脂フィルムの片面上に形成された導体パターンと、当該導体パターンを底部として形成されたビアホールを備える片面導体パターンフィルムと、当該片面導体パターンフィルムに搭載された、電極を有するICチップとを備えている。そして、電極がビアホール内に配置されつつ溶融して導体パターンと接合し、当該接合部が樹脂フィルムの構成材料である熱可塑性樹脂により封止されることを特徴とする。請求項1〜8において、ICチップの電極が層間接続材料を介して導体パターンと接続される例を示した。しかしながら、ICチップの電極自体が溶融し、導体パターンと直接接合しても良い。
また、請求項1〜9に記載のICパッケージにおいて、片面導体パターンフィルムは、請求項10に記載のようにICチップの平面方向においてICチップと略同等の大きさを有することが好ましい。片面導体パターンフィルムは、ICチップの非搭載面側に導体パターンを有している。従って、ICチップの非搭載面側にて、他の回路基板等と接合することができるので、片面導体パターンフィルムの大きさをICチップと略同等の大きさにすることができ、ICパッケージを小型化できる。
また、請求項1〜10に記載のICパッケージにおいて、片面導体パターンフィルムは、請求項11に記載のように当該片面導体パターンフィルムを含む複数の樹脂フィルムとともに多層基板を構成するものであっても良い。
請求項12〜20に記載のICパッケージの製造方法は、請求項1〜9に記載のICパッケージを製造するための方法であり、その作用効果は請求項1〜9と同様であるため、その説明を省略する。
尚、請求項21に記載のように、ICチップと対向する片面導体パターンフィルムを構成する樹脂フィルムの対向面に、紫外線処理、プラズマ処理、及びシランカップリング剤塗布のいずれかがなされた状態で、加熱・加圧工程が行われることが好ましい。ICチップに対する樹脂フィルムの対向面に、紫外線処理、プラズマ処理、及びシランカップリング剤塗布のいずれかがなされると、樹脂フィルムの対向面表面が改質される。従って、ICチップの保護材料に対する樹脂フィルムの接着性が向上するので、ICチップの電極と層間接続材料との接合部を、ICチップの保護材料に接着した樹脂フィルムの構成材料である熱可塑性樹脂によって気密に封止することができる。
以下、本発明の実施の形態を図に基づいて説明する。
(第1の実施の形態)
図1は、本実施の形態におけるICパッケージを示し、(a)は拡大断面図、(b)はICチップの電極形成面の平面図、(c)は樹脂フィルムにおけるICチップとの対向面の平面図である。
図1(a)に示すように、ICパッケージ1は、熱可塑性樹脂からなる樹脂フィルム2と、当該樹脂フィルム2の片面上に搭載されたICチップ3とから構成される。
ここで、樹脂フィルム2としては、例えば液晶ポリマー(LCP)からなる厚さ10〜1000μmの樹脂フィルムを用いることができ、好ましくは25〜150μmの樹脂フィルムを用いることができる。また、樹脂フィルム2は、ICチップ3の搭載面とは反対の表面に、所定形状の導体パターン4を有している。そして、樹脂フィルム2の所定の位置には、当該導体パターン4を底部とした有底孔であるビアホール5が形成されており、このビアホール5内には層間接続材料6が充填されている。また、樹脂フィルム2はICチップ3の外形とほぼ同一の略矩形を有している。尚、導体パターン4としては、例えばAu、Ag、Cu、Alの少なくとも1種を含む低抵抗金属箔を用いることができ、本実施の形態においては安価でマイグレーションの心配のないCu箔を用いるものとする。また、層間接続材料6としては、導電性ペーストやはんだメッキ等が適用可能である。
次にICチップ3は、図示されない半導体基板等を被覆保護する保護材料3aと、保護材料3aの表面に形成された外部接続端子としての電極3bとを備えている。保護材料3aとしては、例えば有機樹脂材料であるポリイミド(PI)、ポリベンゾオキサゾール(PBO)や、無機材料である窒化シリコン(SiN)が用いられる。また、電極3bとしては、Au、Al等が用いられ、電極3bは、図1(b)に示されるように、ICチップ3の例えば周縁部に複数個形成されている。そして、図1(c)に示されるように、ICチップ3の電極3bに対応する樹脂フィルム2の所定の位置にビアホール5が形成され、層間接続材料6が充填されている。
尚、ビアホール5が小径化するほど、ビアホール5内に充填される層間接続材料6の高さにばらつきが生じやすくなる。また、ICチップ3の電極3bの高さにばらつきが生じることもある。従って、例えば電解メッキによりビアホール5内に層間接続材料6としてAuを設け、ICチップ3の電極3bとしてAuを用いた場合、接合時に両者とも溶融しないため、高さのばらつきを緩和できず電極3bと層間接続材料6が接合しない箇所が生じる恐れがある。従って、層間接続材料6として導電性ペーストを用いるか、若しくはICチップ3の電極3b及び層間接続材料6の少なくとも一方に、接合時の加熱・加圧により溶融する金属を用いることが好ましい。層間接続材料6として導電性ペーストを用いれば、接合時に溶融しない金属であっても、当該金属を含むペースト内に電極3bを埋設した状態で加熱・加圧を実施できるので、安定した接合状態を確保することができる。また、ICチップ3の電極3b及び層間接続材料6の少なくとも一方が溶融する金属であれば、全てのビアホールにおける層間接続材料とそれに対応する電極とが接合するまでICチップを樹脂フィルムに押し込むことができるので、安定した接合状態を得ることができる。本実施の形態においてそのような金属としては、Sn、Bi、Sn−Pb、Sn−Ag等の低融点金属を用いることができる。
ここで、図1(a)に示されるように、ICパッケージ1は、樹脂フィルム2の非導体パターン形成面にICチップ3を搭載し、ICチップ3の電極3bを樹脂フィルム2のビアホール5内に配置している。そして、電極3bは層間接続材料6と金属接合により電気的に接合されている。また、この接合部は、その周囲をICチップ3の保護材料3aに接着した樹脂フィルム2の構成材料である熱可塑性樹脂によって気密に封止されている。従って、接合部の保護のためにモールド樹脂を別途設ける必要がないので、製造コストを低減できる。
また、本実施の形態におけるICパッケージ1は、樹脂フィルム2の非ICチップ搭載面に、層間接続材料6を介してICチップ3の電極3bと電気的に接続された導体パターン4を有している。従って、樹脂フィルム2の非ICチップ搭載面に形成された導体パターン4を介して、他の回路基板等に実装されることができる。すなわち、樹脂フィルム2の両表面を活用することができるので、ICチップ3の平面方向において、樹脂フィルム2をICチップ3と略同等の大きさとすることができ、ICパッケージ1を小型化できる。
次に、ICパッケージ1の製造工程について図2に示す工程別断面図を用いて説明する。
先ず、樹脂フィルム2の片面上に形成された導体パターン4と、当該導体パターン4を底部とし層間接続材料6の充填されたビアホール5とを備える片面導体パターンフィルム7を準備する準備工程が行われる。
図2(a)に示されるように、片面に導体箔が貼着された樹脂フィルム2において、当該導体箔をエッチングすることにより導体パターン4を形成する。尚、本実施の形態における樹脂フィルム2は、平面方向の大きさが、その表面に搭載されるICチップ3と略同等の大きさに加工されている。
導体パターン4の形成後、図2(b)に示すように、樹脂フィルム2側から例えば炭酸ガスレーザを照射して、導体パターン4を底面とする有底孔であるビアホール5を形成する。ビアホール5の形成には、炭酸ガスレーザ以外にもUV−YAGレーザやエキシマレーザ等を用いることが可能である。その他にもドリル加工等により機械的にビアホール5を形成することも可能であるが、小径でかつ導体パターン4を傷つけないように加工することが必要とされるため、レーザによる加工法を選択することが好ましい。
ビアホール5の形成が完了すると、ビアホール5内に層間接続材料6を充填する。このとき、層間接続材料6の充填量としては、導体パターン4及びICチップ3の電極3bとの間で接合状態を確保できる程度ビアホール5内に充填されていれば良い。しかしながら、ビアホール5内にICチップ3の電極3bを配置した際、ビアホール5外へ溢れ出さない程度の量、すなわちビアホール5の上部開口面から底部である導体パターン4方向に所定の間隙をもってビアホール5内に充填されることが好ましい。このように層間接続材料6が充填されると、隣接するビアホール5間における短絡を防止することができる。尚、本実施の形態において、層間接続材料6は導電性ペーストからなり、スクリーン印刷機を用いてビアホール5内に充填される。スクリーン印刷機以外にもディスペンサ等を用いて導電性ペーストをビアホール5内に充填しても良いし、ペースト以外にも無電解メッキ、電解メッキ、蒸着法、金属コート等を用いて層間接続材料6を形成しても良い。以上の工程により片面導体パターンフィルム7が形成される。
片面導体パターンフィルム7の準備工程が完了すると、図2(d)に示されるように、片面導体パターンフィルム7のビアホール5に対してICチップ3の電極3bを位置決めした状態で、ICチップ3を片面導体パターンフィルム7に載置する位置決め工程が行われる。尚、図2(d)においては、図2(e)で示される加熱・加圧工程との差を示すために、便宜上、ICチップ3が片面導体パターンフィルム7に載置されていない状態を図示している。
そして、図2(e)に示されるように、加熱・加圧することによって、ICチップ3の電極3bと層間接続材料6とを接合すると共に、片面導体パターンフィルム7の樹脂フィルム2の構成材料である熱可塑性樹脂を、ICチップ3の保護材料3aに接着させる加熱・加圧工程が行われる。このとき、層間接続材料6は導体パターン4とも接合する。これにより、ICチップ3の電極3bと層間接続材料6との接合部が、樹脂フィルム2を構成する熱可塑性樹脂により封止され、層間接続材料6と導体パターン4との接合部も樹脂フィルム2を構成する熱可塑性樹脂により封止される。
加熱・加圧方法としては、図示されないパルスヒート方式の熱圧着ツールを用い、ICチップ3を片面導体パターンフィルム7に押し付ける。この際、加熱・加圧条件として、250〜400℃の温度に加熱し、5〜30秒程度の間、1〜10MPaの圧力で加圧する。
この加熱・加圧によって、ICチップ3の電極3bと層間接続材料6との界面にて、各界面を超えて両者を構成する金属原子が熱拡散する。すなわち、ICチップ3の電極3bと層間接続材料6とが、拡散接合により電気的に、且つ十分な接合強度を持って接合される。
また、上述の拡散接合と共に、樹脂フィルム2を構成する熱可塑性樹脂フィルムが加熱によって軟化し、ICチップ3からの加圧によってICチップ3の保護材料3aに接着する。すなわち、ICチップ3の電極3bと層間接続材料6との接合部は、樹脂フィルム2の構成材料である熱可塑性樹脂によって気密に封止されることとなる。従って、別途モールド樹脂により接合部を封止する必要が無いので、工数を削減でき、製造コストを低減できる。
以上の工程により、片面導体パターンフィルム7上にICチップ3を搭載したICパッケージ1が形成される。このICパッケージ1は、片面導体パターンフィルム7の非ICチップ搭載面側に導体パターン4を有している。そして、導体パターン4は層間接続材料6を介してICチップ3の電極3bと電気的に接続しており、他の回路基板等と電気的に接合される。従って、本実施の形態におけるICパッケージ1は、片面導体パターンフィルム7の両面をICチップ3及び他の回路基板等との接合に用いることができるので、その体格を小型化できる。
尚、ICチップ3の保護材料3aと対向する樹脂フィルム2の対向面に対して、加熱・加圧工程が行われる前に、紫外線処理、プラズマ処理、及びシランカップリング剤塗布のいずれかが行われると良い。予め樹脂フィルム2の対向面に紫外線処理或いはプラズマ処理が行われると、樹脂フィルム2表面が改質(処理される部分の化学構造が変化)され、ICチップ3の保護材料3aに対する接着性が向上する。さらに、照射後、直ちに、位置決め及び加熱・加圧工程が行われるとより効果的である。尚、紫外線照射量は、1000〜4000mJ/cm2(波長254nm換算)程度が望ましい。
また、加熱・加圧工程が行われる前に、樹脂フィルム2の対向面にシランカップリング剤の塗布が行われると、シランカップリング剤による水素結合的架橋効果等の効果により、樹脂フィルム2の表面が改質されICチップ3の保護材料3aに対する接着性を向上できる。尚、シランカップリング剤としては、アミノ系シランカップリング剤やウレイド系シランカップリング剤等を用いることができ、樹脂フィルム2の対向面に、0.1〜1mg/cm2程度塗布すると良い。
また、本実施の形態において、ICパッケージ1が1層からなる片面導体パターンフィルム7とICチップ3とにより構成される例を示した。しかしながら、ICパッケージ1は、当該片面導体パターンフィルム7を含む複数の樹脂フィルム2を積層した多層基板表面に、ICチップ3を搭載したものであっても良い。この場合、多層基板の一方の表面にICチップ3を搭載でき、他方の表面にICチップ3と電気的に接続される導体パターン4を有していれば良い。
また、本実施の形態において、図1(a)に示すようにICチップ3の平面方向において、ICチップ3の電極3bがビアホール5の上部開口よりも小さな面積を有し、電極3bはビアホール5内に完全に配置される例を示した。しかしながら、図3に示すように電極3bはビアホール5の上部開口以上の面積を有し、電極3bの一部がビアホール5内に配置され、層間接続材料6と接合しても良い。この場合、ビアホール5の上部開口面まで層間接続材料6が充填されていると、電極3bが大きいために、加熱・加圧時にビアホール5外へ層間接続材料6が溢れ出し隣接するビアホール5間で短絡する可能性がある。従って、電極3bと層間接続材料6との接合面積が大きいほど、ビアホール5外へ溢れ出す層間接続材料6の量が増えるので、電極3bと層間接続材料6との接合面積に応じて、ビアホール5外へ層間接続材料6が溢れ出さないようにビアホール5内に充填される層間接続材料6に充填量を調整することが好ましい。尚、加熱・加圧時に電極3bが溶融し、電極3bと層間接続材料6が接合する場合には、隣接するビアホール5(電極3b)間での短絡防止のため、ICパッケージ1の平面方向における電極3bの面積がビアホール5の上部開口よりも小さく設けられ、ビアホール5内に電極3bが完全に配置された状態で加熱・加圧が実施される。
次に、回路基板へのICパッケージ1の実装例として図4の断面図を示す。
図4に示されるように、回路基板10は、熱可塑性樹脂からなる樹脂フィルム11の片面に導体パターン12を形成し、当該導体パターン12を底部としたビアホール13内に層間接続材料14を備える片面導体パターンフィルム15を複数枚積層してなる多層基板である。このとき、回路基板10を構成する樹脂フィルム11と、ICパッケージ1を構成する樹脂フィルム2とが、同一材料からなることが好ましい。同一であると、両樹脂フィルム2,11間の接着性が向上する。
また、回路基板10内の所定の位置に、ICパッケージ1が配置可能なように、予め片面導体パターンフィルム15の所定の部分が削除され、回路基板10の内部に削除部が形成される。この回路基板10内部の所定の位置に設けられた削除部に、ICパッケージ1が配置される。このとき、ICパッケージ1のICチップ3は、樹脂フィルム11の構成材料である熱可塑性樹脂によって接着或いは密着保護されている。また、ICパッケージ1の導体パターン4は、回路基板10の層間接続材料13と電気的に接合されている。尚、回路基板10内に配置されるICパッケージ1のICチップ3は、回路基板10内に配置する前に、バーンインテストによりICチップ3の品質保証(所謂KGD)がなされ、良品のICチップ3を有するICパッケージ1のみが回路基板10内に配置される。
このように、回路基板10は、その内部にICパッケージ1を有している。ICチップ3の平面方向において、ICパッケージ1は、ICチップ3と略同等の大きさを有している。すなわち、ICパッケージ1の外形が略四角柱形状を有している。従って、回路基板10の内部にICパッケージ1を実装するための削除部の形成が容易である。また、ICパッケージ1が小型化されているので、回路基板10の内部において、内部配線の面積を広くとることができる。
尚、本実施の形態において、7層からなる回路基板10の例を示したが、層数は限定されるものではない。
また、本実施の形態においては、回路基板11を構成する樹脂フィルム11として、片面に導体パターン12の形成された片面導体パターンフィルム15を積層する例を示したが、それ以外にも両面に導体パターンが形成された熱可塑性樹脂からなる加工樹脂フィルムを用いても良い。また、積層される樹脂フィルムの中には、その表面に導体パターンを有していない樹脂フィルムを含んでも良い。
また、本実施の形態において、ICパッケージ1を回路基板10の内部に配置する例を示したが、回路基板10の表面にICパッケージ1を配置しても良い。
(第2の実施の形態)
次に、本発明の第2の実施の形態を図5に基づいて説明する。図5は、本実施の形態のICパッケージ1を説明するための概略断面図であり、第1の実施形態の図2(d)に対応している。
第2の実施の形態におけるICパッケージ1は、第1の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第2の実施の形態において、第1の実施の形態と異なる点は、層間接続材料が2層からなる点である。
本実施の形態におけるICパッケージ1において、片面導体パターンフィルム7の層間接続材料6は、図5に示すように2層からなり、下層(導体パターン4側)として接合時の加熱・加圧により溶融しない第1接続金属6aが設けられ、その上層(ICチップ3搭載側)として接合時の加熱・加圧により溶融する第2接続金属6bが設けられている。
第1接続金属6aは、接合時の加熱・加圧により溶融しない金属を用いて形成される。従って、接合時に溶融しないため、ビアホール5の形状を維持することができ、安定した接合状態を確保することができる。なかでも、第2接続金属6bより抵抗値が低い金属が好ましい。これにより、ビアホール5内の抵抗値を抑えることができる。さらに、第1接続金属6aが導体パターン4を構成する金属と同一であると、導体パターン4と第1接続金属6aの線膨張係数が同じであるため、機械的・電気的に安定した接続状態を確保することができる。
また、第2接続金属6bとしては、接合時の加熱・加圧条件により溶融し、第1接続金属6a及びICチップ3の電極3bとの間で金属結合を形成するものであればよく、例えば融点が232℃であるSnを用いることができる。それ以外にもBi、Sn−Pb、Sn−Ag、Sn−Pb−Bi等の低融点金属を用いることができる。また、第2接続金属6bは、ICチップ3の電極3bを形成する金属或いは第1接続金属6aに拡散し、合金化することで融点が上昇するため、後に加熱を伴う工程があっても、その加熱によらず安定した接続性を示すことができる。尚、第2接続金属6bが多いと、接合時の加熱・加圧により第2接続金属6bが溶融して流動し、ビアホール5が崩れて安定した接合状態を確保できない恐れがある。従って、第2接続金属6bはICチップ3の電極3bとの接合に必要な最小限の量だけビアホール5内に設けられればよい。
尚、第1,第2接続金属6a,6bの形成方法としては、特に限定されるものではないが、共に電解めっきにより形成されるとビアホール5内に、より均一で緻密な金属膜を形成することができるので好ましい。尚、導体パターン4を電極として電解めっきを実施することができるため、ビアホール5内に予め無電解メッキを施さなくとも良い。
そして、ICチップ3の電極3bが片面導体パターンフィルム7のビアホール5内に位置決め載置された状態で、加熱・加圧により第2接続金属6bが溶融し、電極3b及び導体パターン4と接合する。そして、それと同時に樹脂フィルム2を構成する熱可塑性樹脂フィルムが加熱によって軟化し、ICチップ3からの加圧によってICチップ3の保護材料3aに接着する。従って、本実施の形態におけるICパッケージ1においても、ICチップ3の電極3bと層間接続材料6の第2接続金属6bとの接合部は、樹脂フィルム2の構成材料である熱可塑性樹脂によって気密に封止される。
また、片面導体パターンフィルム7の片面にはICチップ3が搭載され、他方の面には回路基板10等との接合可能な導体パターン4を有しているので、その体格を小型化することができる。
また、本実施の形態におけるICパッケージ1は、接合時に溶融しない第1接続金属6aを下層として有し、その上層に接合時に溶融する第2接続金属6bを有するので、安定した接合状態を確保することができる。その際、第1層接続金属6aとして比抵抗が小さい低抵抗金属をビアホール5内に設けることで、層間接続材料6が第2接続金属6bのみからなる場合よりも層間接続における抵抗値を減少することができる。
また、上層として用いる第2接続金属6bが溶融してICチップ3の電極と第1接続金属6aとの間で金属結合を形成するため、層間接続材料6等の高さのばらつきを吸収することができ、安定した接合状態を確保することができる。
(第3の実施の形態)
次に、本発明の第3の実施の形態を図6に基づいて説明する。図6は、本実施の形態におけるICパッケージ1を説明するための概略断面図であり、第1の実施形態の図2(d)に対応している。
第3の実施の形態におけるICパッケージ1は、第1の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第3の実施の形態において、第1の実施の形態と異なる点は、ICチップ3の電極3b自体が溶融し導体パターン4と接合する点である。
本実施の形態におけるICパッケージ1において、片面導体パターンフィルム7は、図6に示すように樹脂フィルム2の一方の表面上に導体パターン4を有し、当該導体パターン4を底部としICチップ3の電極3bに対応する位置にビアホール5を有している。しかしながら、ビアホール5には層間接続材料6が充填されておらず、ICチップ3の電極3b自体が導体パターン4と直接接合すべく、接合時に溶融する金属を用いてビアホール5内に配置可能な形状に形成(例えばはんだバンプ)されている。
そして、電極3bが片面導体パターンフィルム7のビアホール5内に位置決め載置された状態で加熱・加圧され、電極3bが溶融して導体パターン4と接合する。そして、それと同時に樹脂フィルム2を構成する熱可塑性樹脂フィルムが加熱によって軟化し、ICチップ3からの加圧によってICチップ3の保護材料3aに接着する。従って、本実施の形態におけるICパッケージ1においても、ICチップ3の電極3bと導体パターン4との接合部は、樹脂フィルム2の構成材料である熱可塑性樹脂によって気密に封止される。
また、片面導体パターンフィルム7の片面にはICチップ3が搭載され、他方の面には回路基板10等との接合可能な導体パターン4を有しているので、その体格を小型化することができる。
また、層間接続材料6を設けることなく、導体パターン4とICチップ3の電極3bとを接合することができる。尚、電極3bはビアホール5内に配置され溶融した際に、導体パターン4との良好な接合状態を確保でき、且つ、ビアホール5外へ溢れ出ない程度の大きさをもって形成される。
以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施する事ができる。
上述の実施の形態において、樹脂フィルムはLCPからなる熱可塑性樹脂フィルムであったが、ポリエーテルエーテルケトン(PEEK)及びポリエーテルイミド(PEI)を単独で用いても良い。また、PEEK及びPEIを混合した熱可塑性樹脂フィルムを用いても良い。更に、ポリエーテルサルフォン(PES)、ポリフェニレンエーテル(PPE)、ポリエチレンナフタレート(PEN)、シンジオタクチック構造を有するスチレン系樹脂等を単独で用いても良いし、或いはPEEK、PEIを含めそれぞれの内、いずれかを混合して用いても良い。要するに加熱・加圧工程において、樹脂フィルム同士の接着が可能であり、後工程であるはんだ付け等で必要な耐熱性を有する樹脂フィルムであれば好適に用いる事ができる。
また、本実施の形態において、有底のビアホールを形成し、この有底ビアホールに層間接続材料である導電性ペーストを充填したが、ビアホール形成時に貫通穴を形成し、この貫通ビアホールに層間接続材料を充填するものであっても良い。
また、本実施の形態において、ICチップの平面方向における片面導体パターンフィルム(樹脂フィルム)の大きさがICチップの大きさと略同等である例を示した。しかしながら、片面導体パターンフィルムの大きさがICチップの大きさと異なっても良い。
本発明の第1の実施形態におけるICパッケージを示し、(a)は接合部付近の拡大断面図、(b)はICチップの電極形成面の平面図、(c)は樹脂フィルムにおけるICチップとの対向面の平面図である。 回路基板の製造工程を示す工程別断面図であり、(a)は導体パターン形成、(b)はビアホール形成、(c)は層間接続材料充填、(d)は位置決め工程、(e)は加熱・加圧工程を示す。 ICチップの電極を説明するための補足図である。 回路基板へのICパッケージの実装例を示す断面図である。 第2の実施形態におけるICパッケージを説明するための概略断面図である。 第3の実施形態におけるICパッケージを説明するための概略断面図である。
符号の説明
1・・ICパッケージ
2・・・樹脂フィルム
3・・・ICチップ
3a・・・(ICチップの)保護材料
3b・・・(ICチップの)電極
6・・・層間接続材料
10・・・回路基板

Claims (21)

  1. 熱可塑性樹脂からなる樹脂フィルムの片面上に形成された導体パターンと、
    当該導体パターンを底部として形成され層間接続材料が充填されたビアホールとを備える片面導体パターンフィルムと、
    当該片面導体パターンフィルムに搭載された、電極を有するICチップとを備えるICパッケージであって、
    前記電極は、前記ビアホール内に配置されつつ前記層間接続材料と接合し、当該接合部が前記樹脂フィルムの構成材料である前記熱可塑性樹脂により封止されていることを特徴とするICパッケージ。
  2. 前記電極との接合前において、前記層間接続材料は前記ビアホールの上部開口面から底部方向に所定の間隙をもって充填されていることを特徴とする請求項1に記載のICパッケージ。
  3. 前記ICチップの平面方向において、前記ICチップの電極は前記ビアホールの上部開口よりも小さい面積を有することを特徴とする請求項1又は請求項2に記載のICパッケージ。
  4. 前記ICチップの平面方向において、前記ICチップの電極は前記ビアホールの上部開口以上の面積を有することを特徴とする請求項1又は請求項2に記載のICパッケージ。
  5. 前記接合時において、前記電極が前記ビアホール内に配置され、前記電極及び前記層間接続材料の少なくとも一方が溶融することを特徴とする請求項3に記載のICパッケージ。
  6. 前記層間接続材料は2層からなり、下層として前記接合時に溶融しない第1接続金属、上層として前記接合時に溶融する第2接続金属を有することを特徴とする請求項3に記載のICパッケージ。
  7. 前記第1接続金属は、前記第2接続金属よりも比抵抗が小さいことを特徴とする請求項6に記載のICパッケージ。
  8. 前記第1接続金属は、前記導体パターンと同一の金属であることを特徴とする請求項6又は請求項7に記載のICパッケージ。
  9. 熱可塑性樹脂からなる樹脂フィルムの片面上に形成された導体パターンと、
    当該導体パターンを底部として形成されたビアホールを備える片面導体パターンフィルムと、
    当該片面導体パターンフィルムに搭載された、電極を有するICチップとを備えるICパッケージであって、
    前記電極は、前記ビアホール内に配置されつつ溶融して前記導体パターンと接合し、当該接合部は前記樹脂フィルムの構成材料である前記熱可塑性樹脂により封止されることを特徴とするICパッケージ。
  10. ICチップの平面方向において、前記片面導体パターンフィルムは、前記ICチップと略同等の大きさを有することを特徴とする請求項1〜9いずれか1項に記載のICパッケージ。
  11. 前記片面導体パターンフィルムは、当該片面導体パターンフィルムを含む複数の樹脂フィルムとともに多層基板を構成することを特徴とする請求項1〜10いずれか1項に記載のICパッケージ。
  12. 熱可塑性樹脂からなる樹脂フィルムの片面上に形成された導体パターンを底部とし、ICチップの電極に対応した所定位置に層間接続材料の充填されたビアホールを備える片面導体パターンフィルムを準備する準備工程と、
    前記片面導体パターンフィルムの前記ビアホール内に前記ICチップの電極が配置されるように、当該ICチップを前記片面導体パターンフィルムに対して位置決め載置する位置決め工程と、
    位置決めされた状態で加熱・加圧することにより、前記電極が前記層間接続材料と接合されるとともに、前記樹脂フィルムの構成材料である前記熱可塑性樹脂が軟化されて接合部を封止する加熱・加圧工程とを備えることを特徴とするICパッケージの製造方法。
  13. 前記準備工程において、前記層間接続材料は前記ビアホールの上部開口面から底部方向に所定の間隙をもって充填されることを特徴とする請求項12に記載のICパッケージの製造方法。
  14. 前記準備工程において、前記ICチップの平面方向における前記ビアホールの上部開口は前記ICチップの電極以上の面積をもって形成されることを特徴とする請求項12又は請求項13に記載のICパッケージの製造方法。
  15. 前記準備工程において、前記ICチップの平面方向における前記ビアホールの上部開口は前記ICチップの電極よりも小さい面積をもって形成されることを特徴とする請求項12又は請求項13に記載のICパッケージの製造方法。
  16. 前記位置決め工程において、前記電極が前記ビアホール内に配置され、前記加熱・加圧工程において、前記電極及び前記層間接続材料の少なくとも一方が溶融して互いに接合されることを特徴とする請求項14に記載のICパッケージの製造方法。
  17. 前記準備工程において、前記ビアホール内に下層として前記加熱・加圧時に溶融しない第1接続金属、上層として前記加熱・加圧時に溶融する第2接続金属工程が充填されることを特徴とする請求項14に記載のICパッケージの製造補法。
  18. 前記準備工程において、前記第1接続金属として前記第2接続金属よりも比抵抗の小さな金属が充填されることを特徴とする請求項17に記載のICパッケージの製造方法。
  19. 前記準備工程において、前記第1接続金属として前記導体パターンと同一の金属が充填されることを特徴とする請求項17又は請求項18に記載のICパッケージの製造方法。
  20. 熱可塑性樹脂からなる樹脂フィルムの片面上に形成された導体パターンを底部とし、ICチップの電極に対応した所定位置にビアホールを備える片面導体パターンフィルムを準備する準備工程と、
    前記片面導体パターンフィルムの前記ビアホール内に前記ICチップの電極が配置されるように、当該ICチップを前記片面導体パターンフィルムに対して位置決め載置する位置決め工程と、
    位置決めされた状態で加熱・加圧することにより、前記電極が溶融して前記導体パターンと接合し、前記樹脂フィルムの構成材料である前記熱可塑性樹脂が軟化されて接合部を封止する加熱・加圧工程とを備えることを特徴とするICパッケージの製造方法。
  21. 前記ICチップと対向する前記片面導体パターンフィルを構成する前記樹脂フィルムの対向面に、紫外線処理、プラズマ処理、及びシランカップリング剤塗布のいずれかがなされた状態で、前記加熱・加圧工程が行われることを特徴とする請求項12〜20いずれか1項に記載のICパッケージの製造方法。

JP2003270695A 2002-12-25 2003-07-03 Icパッケージ及びその製造方法、回路基板 Expired - Fee Related JP4333249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003270695A JP4333249B2 (ja) 2002-12-25 2003-07-03 Icパッケージ及びその製造方法、回路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002375232 2002-12-25
JP2003270695A JP4333249B2 (ja) 2002-12-25 2003-07-03 Icパッケージ及びその製造方法、回路基板

Publications (2)

Publication Number Publication Date
JP2004221525A true JP2004221525A (ja) 2004-08-05
JP4333249B2 JP4333249B2 (ja) 2009-09-16

Family

ID=32911093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003270695A Expired - Fee Related JP4333249B2 (ja) 2002-12-25 2003-07-03 Icパッケージ及びその製造方法、回路基板

Country Status (1)

Country Link
JP (1) JP4333249B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086208A (ja) * 2004-09-14 2006-03-30 Stanley Electric Co Ltd 半導体素子とその製造方法、及び電子部品ユニット
JP2006310541A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP2008066685A (ja) * 2005-10-17 2008-03-21 Seiko Instruments Inc 半導体装置およびその製造方法
JP2010212599A (ja) * 2009-03-12 2010-09-24 Nec Tokin Corp 電子部品実装体及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086208A (ja) * 2004-09-14 2006-03-30 Stanley Electric Co Ltd 半導体素子とその製造方法、及び電子部品ユニット
JP2006310541A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP2008066685A (ja) * 2005-10-17 2008-03-21 Seiko Instruments Inc 半導体装置およびその製造方法
JP2010212599A (ja) * 2009-03-12 2010-09-24 Nec Tokin Corp 電子部品実装体及びその製造方法

Also Published As

Publication number Publication date
JP4333249B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
JP4592751B2 (ja) プリント配線基板の製造方法
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP2005520333A (ja) 多層用基板の積層技術
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
KR20020033522A (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP4333249B2 (ja) Icパッケージ及びその製造方法、回路基板
JP2008192878A (ja) 多層配線基板及びその製造方法
JP2007305636A (ja) 部品実装モジュール
JP4379216B2 (ja) 半導体装置及びその製造方法
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JPH04345041A (ja) 半導体素子の実装構造
JP5587804B2 (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP2010098064A (ja) 積層配線基板及びその製造方法
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
JP2001156121A (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP2002009440A (ja) 複合配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees