JPH04345041A - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造Info
- Publication number
- JPH04345041A JPH04345041A JP3148013A JP14801391A JPH04345041A JP H04345041 A JPH04345041 A JP H04345041A JP 3148013 A JP3148013 A JP 3148013A JP 14801391 A JP14801391 A JP 14801391A JP H04345041 A JPH04345041 A JP H04345041A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating film
- mounting structure
- circuit board
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 abstract description 19
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000004927 fusion Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000002844 melting Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の実装構造に
関し、詳しくは半導体素子を外部回路基板上にフリップ
チップボンディングしてなる実装構造に関する。
関し、詳しくは半導体素子を外部回路基板上にフリップ
チップボンディングしてなる実装構造に関する。
【０００２】
【従来の技術】近年、電子機器の発達によって半導体装
置を多く用いるデバイスや機器は、小型薄型化や軽量化
に伴い、半導体素子を一定面積の基板上に高密度実装す
る必要がある。そこで、用いる半導体素子は従来のよう
な素子周縁部に電極パッドを有するものではなく、素子
内域面にもパッドを形成した所謂、エリアチップが開発
されている。このようなエリアチップを実装するには、
エリアタイプのフィルムキャリア方式やフリップチップ
方式が採用されており、通常、半導体素子の金属パッド
と外部回路基板上の配線パターンとを正確に位置合わせ
したのち、加熱もしくは加熱加圧して半田付け固定を行
っている。また接続を確実に行い、しかも外部からの電
気的、機械的な不良因子から保護するために、一般に半
導体素子の金属パッド面側にポリイミド系樹脂やシリコ
ーン系樹脂などからなる保護膜を形成している。
置を多く用いるデバイスや機器は、小型薄型化や軽量化
に伴い、半導体素子を一定面積の基板上に高密度実装す
る必要がある。そこで、用いる半導体素子は従来のよう
な素子周縁部に電極パッドを有するものではなく、素子
内域面にもパッドを形成した所謂、エリアチップが開発
されている。このようなエリアチップを実装するには、
エリアタイプのフィルムキャリア方式やフリップチップ
方式が採用されており、通常、半導体素子の金属パッド
と外部回路基板上の配線パターンとを正確に位置合わせ
したのち、加熱もしくは加熱加圧して半田付け固定を行
っている。また接続を確実に行い、しかも外部からの電
気的、機械的な不良因子から保護するために、一般に半
導体素子の金属パッド面側にポリイミド系樹脂やシリコ
ーン系樹脂などからなる保護膜を形成している。
【０００３】しかしながら、フリップチップ方式の接続
では半導体素子の電極パッド面と外部回路基板の配線パ
ターン形成面とが相対するように位置合わせして接続す
るので、上記保護膜は半導体素子面に設けられた金属突
起の高さまでの厚みしか形成できず、このような薄い保
護膜を形成することは容易ではない。従って、通常は半
導体素子を実装後に半導体素子の周辺部もしくは半導体
素子を覆うように保護膜形成溶液を塗布し、接続された
半導体素子と外部回路基板との間の僅かの隙間に毛管現
象などを利用して溶液を流入させて保護膜を形成してい
る。
では半導体素子の電極パッド面と外部回路基板の配線パ
ターン形成面とが相対するように位置合わせして接続す
るので、上記保護膜は半導体素子面に設けられた金属突
起の高さまでの厚みしか形成できず、このような薄い保
護膜を形成することは容易ではない。従って、通常は半
導体素子を実装後に半導体素子の周辺部もしくは半導体
素子を覆うように保護膜形成溶液を塗布し、接続された
半導体素子と外部回路基板との間の僅かの隙間に毛管現
象などを利用して溶液を流入させて保護膜を形成してい
る。
【０００４】このような方法で保護膜を形成した場合、
保護膜が均一に形成されにくく、また用いる保護膜形成
溶液には適度な流動性が必要となるので、使用可能な保
護膜形成材料に制限が生じる。さらに、近年の高密度実
装化に伴って半導体素子上に形成される金属突起間のピ
ッチも細密化されているので、金属突起の加熱溶融によ
る短絡を防止するために金属突起の大きさも次第に小さ
くなる傾向にある。従って、形成する保護膜の厚みもさ
らに薄くする必要があり、従来法による形成法では保護
膜を形成しがたいのが実情である。
保護膜が均一に形成されにくく、また用いる保護膜形成
溶液には適度な流動性が必要となるので、使用可能な保
護膜形成材料に制限が生じる。さらに、近年の高密度実
装化に伴って半導体素子上に形成される金属突起間のピ
ッチも細密化されているので、金属突起の加熱溶融によ
る短絡を防止するために金属突起の大きさも次第に小さ
くなる傾向にある。従って、形成する保護膜の厚みもさ
らに薄くする必要があり、従来法による形成法では保護
膜を形成しがたいのが実情である。
【０００５】一方、熱または光によって硬化する樹脂を
半導体素子を実装する外部回路基板上に予め塗布してお
き、そののち半導体素子を実装、加熱もしくは光照射を
行って保護膜形成と半導体素子の樹脂封止を同時に行う
方法も提案されている。しかし、この方法では金属突起
と外部回路基板との間（接点部分）に樹脂層が形成され
るので、電気的な接続信頼性が低下するおそれがある。
半導体素子を実装する外部回路基板上に予め塗布してお
き、そののち半導体素子を実装、加熱もしくは光照射を
行って保護膜形成と半導体素子の樹脂封止を同時に行う
方法も提案されている。しかし、この方法では金属突起
と外部回路基板との間（接点部分）に樹脂層が形成され
るので、電気的な接続信頼性が低下するおそれがある。
【０００６】
【発明が解決しようとする課題】本発明は上記のような
従来の課題に鑑み、フリップチップ方式のボンディング
において保護膜を簡便に精度よく、しかも位置合わせも
容易に行えて得られる半導体素子の実装構造を提供する
ことを目的としてなされたものである。
従来の課題に鑑み、フリップチップ方式のボンディング
において保護膜を簡便に精度よく、しかも位置合わせも
容易に行えて得られる半導体素子の実装構造を提供する
ことを目的としてなされたものである。
【０００７】
【課題を解決するための手段】そこで、本発明者らは上
記目的を達成するために鋭意検討を重ねた結果、電極パ
ッド上の金属突起と相対する位置に貫通孔を有し、熱に
よって溶融しうる樹脂から形成された絶縁フィルムに、
半導体素子を挿着して、これを外部回路基板上の配線パ
ターンに接続、加熱することによって、接続部分の位置
合わせを容易に行うことができると共に、保護膜を精度
よく簡便に形成できることを見い出し、本発明を完成す
るに至った。
記目的を達成するために鋭意検討を重ねた結果、電極パ
ッド上の金属突起と相対する位置に貫通孔を有し、熱に
よって溶融しうる樹脂から形成された絶縁フィルムに、
半導体素子を挿着して、これを外部回路基板上の配線パ
ターンに接続、加熱することによって、接続部分の位置
合わせを容易に行うことができると共に、保護膜を精度
よく簡便に形成できることを見い出し、本発明を完成す
るに至った。
【０００８】即ち、本発明は半導体素子の電極パッド上
の金属突起と相対する位置に該金属突起を挿入しうる貫
通孔を有し、熱によって溶融しうる樹脂から形成された
絶縁フィルムに上記半導体素子を挿着し、これを外部回
路基板上の配線パターンに接続、加熱してなる半導体素
子の実装構造を提供するものである。
の金属突起と相対する位置に該金属突起を挿入しうる貫
通孔を有し、熱によって溶融しうる樹脂から形成された
絶縁フィルムに上記半導体素子を挿着し、これを外部回
路基板上の配線パターンに接続、加熱してなる半導体素
子の実装構造を提供するものである。
【０００９】
【実施例】以下に本発明の実装構造の実施例を図面を用
いて具体的に説明する。
いて具体的に説明する。
【００１０】図１は本発明の半導体素子の実装構造を説
明するための分解断面図であり、図２は半導体素子を挿
着した絶縁フィルムを外部回路基板上の配線パターンに
接続した直後（加熱前）の状態を示す断面図、図３は図
２の状態のものを加熱して絶縁フィルムを溶融させ、本
発明の実装構造とした状態を示す断面図である。
明するための分解断面図であり、図２は半導体素子を挿
着した絶縁フィルムを外部回路基板上の配線パターンに
接続した直後（加熱前）の状態を示す断面図、図３は図
２の状態のものを加熱して絶縁フィルムを溶融させ、本
発明の実装構造とした状態を示す断面図である。
【００１１】図１において半導体素子１の電極パッド（
図示省略）には半田、金、銀、銅、などの材料からなる
金属突起２が、高さ１０〜２００μｍ程度、径（幅）１
０〜５００μｍ程度の大きさにて形成されており、半導
体素子１はこの金属突起２によってガラス、セラミック
、各種樹脂、半導体ウエハなどからなる外部回路基板６
上の配線パターン５に接続、固定される。
図示省略）には半田、金、銀、銅、などの材料からなる
金属突起２が、高さ１０〜２００μｍ程度、径（幅）１
０〜５００μｍ程度の大きさにて形成されており、半導
体素子１はこの金属突起２によってガラス、セラミック
、各種樹脂、半導体ウエハなどからなる外部回路基板６
上の配線パターン５に接続、固定される。
【００１２】本発明に用いる絶縁フィルム３は図１に示
すように、金属突起２と相対する位置に該突起２を挿入
できる貫通孔４を有するものであり、この貫通孔４を利
用して半導体素子１を挿着、搬送することができる。
すように、金属突起２と相対する位置に該突起２を挿入
できる貫通孔４を有するものであり、この貫通孔４を利
用して半導体素子１を挿着、搬送することができる。
【００１３】また、上記絶縁フィルム３には外部回路基
板６上の所定位置（配線パターン５）への位置合わせを
精確に行うために、貫通孔４と相関位置にある位置合わ
せ用のアライメントマーク（図示省略）を公知の手段に
て設けることもでき、位置合わせ時にカメラなどで確認
しながら確実に載置、固定することができる。さらに、
位置合わせ用に治具孔（図示省略）を穿孔加工などの手
段にて設けることもできる。
板６上の所定位置（配線パターン５）への位置合わせを
精確に行うために、貫通孔４と相関位置にある位置合わ
せ用のアライメントマーク（図示省略）を公知の手段に
て設けることもでき、位置合わせ時にカメラなどで確認
しながら確実に載置、固定することができる。さらに、
位置合わせ用に治具孔（図示省略）を穿孔加工などの手
段にて設けることもできる。
【００１４】本発明において半導体素子１はまず、絶縁
フィルム３に挿着、搬送されるが、絶縁フィルムは長尺
状にして複数個の半導体素子を連続して搬送することも
できる。このように長尺状とすることによって、半導体
装置の生産工程において連続的に半導体素子を供給する
ことができ、生産効率の向上が図れる。
フィルム３に挿着、搬送されるが、絶縁フィルムは長尺
状にして複数個の半導体素子を連続して搬送することも
できる。このように長尺状とすることによって、半導体
装置の生産工程において連続的に半導体素子を供給する
ことができ、生産効率の向上が図れる。
【００１５】本発明においては図２に示すように、外部
回路基板６上の所定の配線パターン５に絶縁フィルム３
を介して挿着された半導体素子１を接続する。そののち
、これを加熱することによって、図３に示すように絶縁
フィルム３が溶融して外部回路基板６上に流動、密着し
、半導体素子１の電極パッド面および外部回路基板６上
に絶縁フィルム３からなる保護膜を形成することができ
る。その結果、接続信頼性が高い実装構造となる。なお
、半導体素子１を外部回路基板６の配線パターン５上に
精確に位置合わせしたのちの加熱もしくは加熱加圧され
る前（図３の状態）に、絶縁フィルム３の半導体素子１
載置面以外の不要部分は裁断、除去することが好ましい
。
回路基板６上の所定の配線パターン５に絶縁フィルム３
を介して挿着された半導体素子１を接続する。そののち
、これを加熱することによって、図３に示すように絶縁
フィルム３が溶融して外部回路基板６上に流動、密着し
、半導体素子１の電極パッド面および外部回路基板６上
に絶縁フィルム３からなる保護膜を形成することができ
る。その結果、接続信頼性が高い実装構造となる。なお
、半導体素子１を外部回路基板６の配線パターン５上に
精確に位置合わせしたのちの加熱もしくは加熱加圧され
る前（図３の状態）に、絶縁フィルム３の半導体素子１
載置面以外の不要部分は裁断、除去することが好ましい
。
【００１６】図３のように本発明の実装構造において、
外部回路基板６上の配線パターン５に接続された半導体
素子１は、絶縁フィルム３からなる保護膜を配線パター
ンとの間に介在させているので、半導体素子１と配線パ
ターン５の間は一定距離に維持され、しかも各金属突起
２の間も絶縁フィルム３によって確実に絶縁されている
ので短絡を生じることがない。さらに、絶縁フィルム３
は壁材的に作用するので、金属突起２がたとえ加熱流動
しても流出の防止ができるという効果も発揮し、電気的
な接続信頼性が極めて高いものである。
外部回路基板６上の配線パターン５に接続された半導体
素子１は、絶縁フィルム３からなる保護膜を配線パター
ンとの間に介在させているので、半導体素子１と配線パ
ターン５の間は一定距離に維持され、しかも各金属突起
２の間も絶縁フィルム３によって確実に絶縁されている
ので短絡を生じることがない。さらに、絶縁フィルム３
は壁材的に作用するので、金属突起２がたとえ加熱流動
しても流出の防止ができるという効果も発揮し、電気的
な接続信頼性が極めて高いものである。
【００１７】本発明において用いる絶縁フィルム３は、
電気絶縁特性を有するものであればその材質に制限はな
く、例えばポリエステル系樹脂、エポキシ系樹脂、ウレ
タン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂
、ポリアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、
ポリカーボネート樹脂、シリコーン系樹脂、フッ素樹脂
など熱硬化性樹脂や熱可塑性樹脂を問わず用いることが
できる。これらの材料のうち耐熱性や機械的強度の点か
らはポリイミド系樹脂を用いることが好ましい。なお、
熱硬化性樹脂を絶縁フィルムとして用いる場合は、半硬
化状態、所謂Ｂステージ状態の樹脂を用いる。
電気絶縁特性を有するものであればその材質に制限はな
く、例えばポリエステル系樹脂、エポキシ系樹脂、ウレ
タン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂
、ポリアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、
ポリカーボネート樹脂、シリコーン系樹脂、フッ素樹脂
など熱硬化性樹脂や熱可塑性樹脂を問わず用いることが
できる。これらの材料のうち耐熱性や機械的強度の点か
らはポリイミド系樹脂を用いることが好ましい。なお、
熱硬化性樹脂を絶縁フィルムとして用いる場合は、半硬
化状態、所謂Ｂステージ状態の樹脂を用いる。
【００１８】上記絶縁フィルム３に形成される貫通孔４
は、半導体素子１の金属突起２の孔４内への挿入、半導
体素子１の搬送および外部回路基板６上の配線パターン
５への接続、固定に重要なものであって、孔径は金属突
起２の径の１００〜５００％（約１００〜５００μｍ）
、好ましくは１２０〜２００％（約２０〜２００μｍ）
、貫通孔の深さ（フィルム厚）は金属突起２の高さの５
〜２００％（約５〜２００μｍ）、好ましくは５０〜９
０％程度（約５０〜９０μｍ）とする。貫通孔４の形成
には機械加工やレーザー加工、光加工、化学エッチング
法などが採用でき、加工精度やエッチングファクター（
小テーパー角）などの点からはエキシマレーザーのよう
な高出力紫外レーザーの照射によるアブレーションを利
用することが好ましい。
は、半導体素子１の金属突起２の孔４内への挿入、半導
体素子１の搬送および外部回路基板６上の配線パターン
５への接続、固定に重要なものであって、孔径は金属突
起２の径の１００〜５００％（約１００〜５００μｍ）
、好ましくは１２０〜２００％（約２０〜２００μｍ）
、貫通孔の深さ（フィルム厚）は金属突起２の高さの５
〜２００％（約５〜２００μｍ）、好ましくは５０〜９
０％程度（約５０〜９０μｍ）とする。貫通孔４の形成
には機械加工やレーザー加工、光加工、化学エッチング
法などが採用でき、加工精度やエッチングファクター（
小テーパー角）などの点からはエキシマレーザーのよう
な高出力紫外レーザーの照射によるアブレーションを利
用することが好ましい。
【００１９】図４は上記絶縁フィルム３として支持フィ
ルム７の両面に熱によって溶融しうる樹脂層を形成した
ものを用いた本発明の実装構造を示す断面図である。
ルム７の両面に熱によって溶融しうる樹脂層を形成した
ものを用いた本発明の実装構造を示す断面図である。
【００２０】図４に示すような中間に支持フィルム７を
用いた多層構造の絶縁フィルム３を用いた場合、自己支
持性に優れるので作業性が良好となる。ここで用いる支
持フィルムは熱溶融性を有する必要はなく、自己支持性
を付与できれば特に制限はない。材質としては前記絶縁
フィルムの材料から選択すればよい。
用いた多層構造の絶縁フィルム３を用いた場合、自己支
持性に優れるので作業性が良好となる。ここで用いる支
持フィルムは熱溶融性を有する必要はなく、自己支持性
を付与できれば特に制限はない。材質としては前記絶縁
フィルムの材料から選択すればよい。
【００２１】
【発明の効果】本発明の半導体素子の実装構造は、半導
体素子の電極パッド上の金属突起を挿入しうる貫通孔を
形成した熱溶融性の絶縁フィルムを用い、これによって
半導体素子を搬送および外部回路基板へ実装してなるの
で、半導体素子の搬送が簡便となり、しかも接続部分へ
の位置合わせを容易に行うことができるものである。ま
た、用いる絶縁フィルムは熱によって溶融するので、実
装後は絶縁フィルム自体が保護膜となるので簡便な作業
によって、接続信頼性が高い実装構造を得ることができ
る。
体素子の電極パッド上の金属突起を挿入しうる貫通孔を
形成した熱溶融性の絶縁フィルムを用い、これによって
半導体素子を搬送および外部回路基板へ実装してなるの
で、半導体素子の搬送が簡便となり、しかも接続部分へ
の位置合わせを容易に行うことができるものである。ま
た、用いる絶縁フィルムは熱によって溶融するので、実
装後は絶縁フィルム自体が保護膜となるので簡便な作業
によって、接続信頼性が高い実装構造を得ることができ
る。
【００２２】さらに、上記絶縁フィルムを介して半導体
素子が外部回路基板上に実装されているので、半導体素
子と配線パターン間や各電極パッド間の絶縁が確実であ
ると共に、金属突起材料の流出による短絡もなく、接続
信頼性が極めて高い半導体素子の実装構造となるのであ
る。
素子が外部回路基板上に実装されているので、半導体素
子と配線パターン間や各電極パッド間の絶縁が確実であ
ると共に、金属突起材料の流出による短絡もなく、接続
信頼性が極めて高い半導体素子の実装構造となるのであ
る。
【図１】 本発明の半導体素子の実装構造を説明する
ための分解断面図である。
ための分解断面図である。
【図２】 半導体素子を挿着した絶縁フィルムを外部
回路基板上の配線パターンに接続した直後（加熱前）の
状態を示す断面図である。
回路基板上の配線パターンに接続した直後（加熱前）の
状態を示す断面図である。
【図３】 図２の状態のものを加熱して絶縁フィルム
を溶融させ、本発明の実装構造とした状態を示す断面図
である。
を溶融させ、本発明の実装構造とした状態を示す断面図
である。
【図４】 本発明の実装構造を示す他の断面図である
。
。
１ 半導体素子
２ 金属突起
３ 絶縁フィルム
４ 貫通孔
５ 配線パターン
６ 外部回路基板
７ 支持フィルム
Claims (2)
- 【請求項１】 半導体素子の電極パッド上の金属突起
と相対する位置に該金属突起を挿入しうる貫通孔を有し
、熱によって溶融しうる樹脂から形成された絶縁フィル
ムに、上記半導体素子を挿着して、これを外部回路基板
上の配線パターンに接続、加熱してなる半導体素子の実
装構造。 - 【請求項２】 絶縁フィルムが支持フィルムの両面に
熱によって溶融しうる樹脂層を形成したものである請求
項１記載の半導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148013A JPH04345041A (ja) | 1991-05-22 | 1991-05-22 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148013A JPH04345041A (ja) | 1991-05-22 | 1991-05-22 | 半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345041A true JPH04345041A (ja) | 1992-12-01 |
Family
ID=15443159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3148013A Pending JPH04345041A (ja) | 1991-05-22 | 1991-05-22 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345041A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172038A (ja) * | 1995-09-22 | 1997-06-30 | Lg Semicon Co Ltd | 半導体素子の基板上接着連結構造 |
| JP2000036506A (ja) * | 1998-07-17 | 2000-02-02 | Nitto Denko Corp | 半導体装置の製法 |
| US6208525B1 (en) | 1997-03-27 | 2001-03-27 | Hitachi, Ltd. | Process for mounting electronic device and semiconductor device |
| WO2003001596A1 (en) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
| JP2009272645A (ja) * | 2009-08-07 | 2009-11-19 | Denso Corp | Ｉｃチップの実装方法 |
| JP2013033803A (ja) * | 2011-08-01 | 2013-02-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
| JP2013051389A (ja) * | 2011-08-01 | 2013-03-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
-
1991
- 1991-05-22 JP JP3148013A patent/JPH04345041A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172038A (ja) * | 1995-09-22 | 1997-06-30 | Lg Semicon Co Ltd | 半導体素子の基板上接着連結構造 |
| US6208525B1 (en) | 1997-03-27 | 2001-03-27 | Hitachi, Ltd. | Process for mounting electronic device and semiconductor device |
| US6461896B1 (en) | 1997-03-27 | 2002-10-08 | Hitachi, Ltd. | Process for mounting electronic device and semiconductor device |
| US6737741B2 (en) | 1997-03-27 | 2004-05-18 | Hitachi, Ltd. | Process for mounting electronic device and semiconductor device |
| US6780677B2 (en) | 1997-03-27 | 2004-08-24 | Hitachi, Ltd. | Process for mounting electronic device and semiconductor device |
| JP2000036506A (ja) * | 1998-07-17 | 2000-02-02 | Nitto Denko Corp | 半導体装置の製法 |
| WO2003001596A1 (en) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
| US7026188B2 (en) | 2001-06-22 | 2006-04-11 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
| JP2009272645A (ja) * | 2009-08-07 | 2009-11-19 | Denso Corp | Ｉｃチップの実装方法 |
| JP2013033803A (ja) * | 2011-08-01 | 2013-02-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
| JP2013051389A (ja) * | 2011-08-01 | 2013-03-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100544969B1 (ko) | 프린트배선판 및 그 제조방법 | |
| US6596634B2 (en) | Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument | |
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| JPH09321408A (ja) | 電子回路基板の高密度実装構造 | |
| JP2001257453A (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
| JPH0828583B2 (ja) | 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| US6329228B1 (en) | Semiconductor device and method of fabricating the same | |
| US6538209B1 (en) | Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin | |
| JPH04345041A (ja) | 半導体素子の実装構造 | |
| JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
| US20020074628A1 (en) | Flexible wiring film, and semiconductor apparatus and system using the same | |
| JPH04345040A (ja) | 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 | |
| JPH05160199A (ja) | 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造 | |
| JP4333249B2 (ja) | Ｉｃパッケージ及びその製造方法、回路基板 | |
| JP2764629B2 (ja) | 電子回路基板とその製造方法 | |
| JP2986413B2 (ja) | エアリア・グリッド・アレイ・パッケージ | |
| TW200532879A (en) | Circuit substrate and method for mounting electronic element | |
| JPH0362533A (ja) | 半導体装置の実装方法 | |
| JPH0536759A (ja) | 半導体素子実装用絶縁フイルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 | |
| JPH06224255A (ja) | 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 | |
| JPH02229442A (ja) | 半導体装置の実装構造 | |
| CN114430624A (zh) | 电路板的制作方法以及电路板 | |
| JPH11251471A (ja) | 半導体装置及びその製造方法 |