JPH11251471A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11251471A
JPH11251471A JP4568398A JP4568398A JPH11251471A JP H11251471 A JPH11251471 A JP H11251471A JP 4568398 A JP4568398 A JP 4568398A JP 4568398 A JP4568398 A JP 4568398A JP H11251471 A JPH11251471 A JP H11251471A
Authority
JP
Japan
Prior art keywords
tape
pattern
hole
semiconductor device
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4568398A
Other languages
English (en)
Inventor
Yuichi Asano
祐一 浅野
Hitoshi Kobayashi
均 小林
Katsunori Wakao
克則 若生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4568398A priority Critical patent/JPH11251471A/ja
Publication of JPH11251471A publication Critical patent/JPH11251471A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は半導体チップを搭載する基板として可
撓性を有する基板を用いた半導体装置及びその製造方法
に関し、半田ボールを確実に電極パターンに接合するこ
とを課題とする。 【解決手段】テープ２２と、このテープ２２の表面２２
ａに搭載される半導体チップ２４と、テープ２２の表面
２２ａに形成されると共に半導体チップ２４と電気的に
接続される電極パターン３０と、テープ２２の裏面２２
ｂに配設されると共にテープ２２に形成された孔部３６
を介して電極パターン３０に接続される半田ボール２６
とを具備する半導体装置において、テープ２２の裏面２
２ｂで半田ボール２６が配設される位置に、この半田ボ
ール２６と接合するリング状の補強パターン３８を形成
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に半導体チップを搭載する基板とし
て可撓性を有する基板を用いた半導体装置及びその製造
方法に関する。近年、高集積化，高速化及びハイパワー
化に対応でき、しかも低コストなパッケージ構造を有し
た半導体装置が求められている。
【０００２】これらの要求に対処すべくファインピッチ
化されたＦＢＧＡ(Fine pitch BallGrid Array)タイプ
のパッケージ構造が開発され、各種の電子機器に使用さ
れ、注目されるようになってきている。また、ＦＢＧＡ
パッケージの中でも、基板としてテープを用いることに
より、更なるフィンピッチ化を図ったパッケージ構造が
注目されている。
【０００３】
【従来の技術】図９は、従来のＦＢＧＡタイプのパッケ
ージ構造を有する半導体装置１を示している。同図に示
す半導体装置１は、大略するとテープ２，半導体チップ
４，半田ボール６，及び封止樹脂８等により構成されて
いる。テープ２は例えばポリイミド樹脂により形成され
ており、その表面２ａには電極パターン１０，ボンディ
ングパッド１２が形成されると共に、半導体チップ４が
搭載される。電極パターン１０及びボンディングパッド
１２は、テープ２に銅膜を形成した後、エッチング等に
より所定のパターンに形成したものである。また、電極
パターン１０とボンディングパッド１２は、図示しない
配線パターンにより電気的に接続されている。
【０００４】また、半導体チップ４とボンディングパッ
ド１２との間には、ワイヤ１４が配設されている。これ
により、半導体チップ４と電極パターン１０は、ワイヤ
１４，ボンディングパッド１２，及び配線パターンを介
して電気的に接続された構成となっている。更に、ま
た、テープ２の電極パターン１０と対向する位置には、
テープ２を貫通する孔部１６が形成されている。この孔
部１６は、テープ２に対してレーザ加工を実施すること
により形成されていた。
【０００５】一方、テープ２の裏面２ｂには、半田ボー
ル６が配設されている。この半田ボール６は、前記した
孔部１６の形成位置に配設されており、この孔部１６を
介して電極パターン１０に接合された構成とされてい
る。即ち、半田ボール６は電極パターン１０に接合する
ことにより、テープ２に固定された構成とされている。
この半田ボール６を電極パターン１０に接合する方法と
しては、先ず電パターン１０，孔部１６が形成されたテ
ープ２を表裏逆とした後、球状の半田ボール６を孔部１
６の上部に載置する。次に、加熱処理を行うことにより
半田ボール６を溶融してその一部を孔部１６内に流入さ
せる。続いて、冷却処理を行うことにより半田を硬化さ
せ、半田ボール６を電極パターン１０に固着させる。以
上の処理を実施することにより、半田ボール６は電極パ
ターン１０に接合されていた。尚、半田ボール６の孔部
１６より突出した部分は、溶融時に発生する表面張力に
より自然に球状に形成される。
【０００６】上記のように、半導体装置１を基板として
テープ２を用いたＦＢＧＡ構造とすることにより、半田
ボール６のファインピッチ化を図ることができるため、
半導体チップ４の高密度化、及び半導体装置１の小型化
に対応することができる。
【０００７】
【発明が解決しようとする課題】ここで、従来のＦＢＧ
Ａ構造の半導体装置１における、テープ２と半田ボール
６との間の接合力に注目する。前記のように、半田ボー
ル６はテープ２に形成された孔部１６を介して電極パタ
ーン１０に接合されているため、この部位において接合
力が発生する。
【０００８】また、半田ボール６の一部（以下、この部
分を柱状部６ａという）は孔部１６内に位置しているた
め、この柱状部６ａと孔部１６の係合力も半田ボール６
をテープ２に固定する接合力として機能する。しかる
に、半田ボール６とポリイミドとの接合性は不良であ
り、柱状部６ａと孔部１６との間に発生する接合力は小
さい。
【０００９】従って、テープ２と半田ボール６との間の
接合力は、実質的に半田ボール６と電極パターン１０と
の接合力によってのみ行われることとなる。また、例え
ば半田ボール６の配設ピッチを 0.8mmとした場合、孔部
１６の径寸法は 0.3mm程度となり、半田ボール６と電極
パターン１０との接合面積は小さくなる。よって、従来
構成の半導体装置１では、テープ２と半田ボール６との
間の接合力を十分に確保することができず、強い外力が
印加された場合には半田ボール６がテープ２から脱落し
てしまうおそれがあるという問題点があった。
【００１０】一方、半導体装置１を製造する際に実施さ
れる孔部１６の形成方法に注目すると、従来では何も形
成されていないテープ２の裏面２ｂに対し、レーザ加工
機を用いて孔部１６を形成することが行われていた。こ
の際、半田ボール６を確実に電極パターン１０に接続さ
せるためには、孔部１６と電極パターン１０の形成位置
を精度よく一致させる必要がある。
【００１１】しかるに、レーザ加工機による加工位置の
精度は、ホトリソグラフィー技術を用いて形成される電
極パターン１０の形成精度に比べて低く、よって孔部１
６と電極パターン１０とがずれて形成されてしまう場合
が生じるという問題点もあった。このように、孔部１６
と電極パターン１０とがずれた場合には、半田ボール６
と電極パターン１０の接合面積が更に小さくなり、接合
強度が更に低下してしまう。
【００１２】本発明は上記の点に鑑みてなされたもので
あり、半田ボールを確実に電極パターンに接合しうる半
導体装置及びその製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、テープ状基板と、前記テープ状基板の
表面に搭載される半導体チップと、前記テープ状基板の
表面に形成されると共に、前記半導体チップと電気的に
接続された電極パターンと、前記テープ状基板の裏面に
配設されると共に、前記テープ状基板に形成された孔部
を介して前記電極パターンに接続されるボールバンプと
を具備する半導体装置において、前記テープ状基板の裏
面で前記ボールバンプが配設される位置に、前記ボール
バンプと接合する補強パターンを形成したことを特徴と
するものである。
【００１４】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記補強パターンをリ
ング形状としたことを特徴とするものである。また、請
求項３記載の発明では、前記請求項１または２記載の半
導体装置において、前記テープ状基板の裏面に、複数形
成された前記補強パターンを電気的に接続する引き廻し
パターンを形成したことを特徴とするものである。
【００１５】更に、請求項４記載の発明では、前記請求
項１または２記載の半導体装置の製造方法であって、前
記テープ状基板の表面に前記電極パターンを形成すると
共に、前記テープ状基板の裏面に前記補強パターンを形
成するパターン形成工程と、前記テープ状基板の前記ボ
ールバンプの配設位置に、前記テープ状基板を貫通する
孔部を形成する孔部形成工程と、前記テープ状基板の表
面に前記半導体チップを搭載すると共に、前記半導体チ
ップと前記電極パターンとを電気的に接続する素子搭載
工程と、少なくとも前記半導体チップの配設位置を樹脂
封止する封止工程と、前記ボールバンプを、前記補強パ
ターンに接続しつつ、前記孔部を介して前記電極パター
ンに電気的に接続するバンプ配設工程とを有し、かつ、
前記パターン形成工程でリング形状の補強パターンを形
成すると共に、前記孔部形成工程で、前記リング形状の
補強パターンをマスクとして前記孔部を形成することを
特徴とするものである。
【００１６】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、テープ状基板の裏面でボ
ールバンプが配設される位置に、ボールバンプと接合す
る補強パターンを形成したことにより、ボールバンプは
電極パターンと共に補強パターンにも接合されることと
なる。よって、ボールバンプはテープ状基板の表面及び
裏面の双方において固定されることとなり、テープ状基
板に対する強度を向上させることができる。これによ
り、ボールバンプがテープ状基板から離脱することを防
止することができる。
【００１７】また、請求項２記載の発明によれば、補強
パターンをリング形状としたことにより、ボールバンプ
は環状に補強パターンと接合されることとなり、接合面
積を広くとることができる。これにより、ボールバンプ
と補強パターンとの接合力を増大させることができる。
また、請求項３記載の発明によれば、テープ状基板の裏
面において、複数形成された補強パターンを電気的に接
続する引き廻しパターンを形成したことにより、パター
ン形成の自由度を向上させることができる。よって、例
えば引き廻しパターンをグランドパターン或いはパワー
パターンとして用いることも可能となり、この構成では
グランドパターン或いはパワーパターンのパターン形状
を自由度を持って設定することができるため、グランド
或いはパワー特性の向上を図ることができる。
【００１８】更に、請求項４記載の発明によれば、パタ
ーン形成工程でリング形状の補強パターンを形成すると
共に、孔部形成工程でこのリング形状の補強パターンを
マスクとして孔部を形成することにより、孔部を高精度
に形成することができる。また、パターン形成工程で
は、テープ状基板の表面及び裏面に一括的に電極パター
ン及び補強パターンを形成することができる。このた
め、補強パターンを形成するに際し、新たな製造工程は
不要となり、製造工程が複雑化するようなことはない。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は、本発明の一実施例であ
る半導体装置２０の要部を拡大して示す断面図である。
同図に示されるように、本実施例に係る半導体装置２０
はＦＢＧＡタイプのパッケージ構造を有しており、よっ
てファインピッチ化が図られている。この半導体装置２
０は、大略するとテープ２２（テープ状基板），半導体
チップ２４，半田ボール２６（ボールバンプ），及び封
止樹脂２８等により構成されている。
【００２０】テープ２２は例えばポリイミド樹脂により
形成された平板状の基板であり、その表面２２ａには半
導体チップ２４，封止樹脂２８，電極パターン３０，及
びボンディングパッド３２等が配設されている。また、
テープ２２の裏面には、半田ボール２６、及び本発明の
要部となる補強パターン３８が配設されている。電極パ
ターン３０，ボンディングパッド３２，及び補強パター
ン３８は、銅膜上に金メッキを施した構成とされてお
り、更にその上部に半田及び金との接合性の良好な金属
が被膜されている。
【００２１】電極パターン３０の形成位置は、後述する
半田ボール２６の配設位置と対向する位置に選定されて
いる。また、電極パターン３０とボンディングパッド３
２は、テープ２２の表面２２ａに電極パターン３０及び
ボンディングパッド３２と一体的に形成された配線パタ
ーン３３（図３（Ｂ）参照）により、電気的に接続され
た構成とされている。
【００２２】テープ２２の裏面２２ｂに形成された補強
パターン３８は、中央部にマスク孔４０が形成されるこ
とによりリング形状とされている。また、この補強パタ
ーン３８の形成位置は、後述する半田ボール２６の配設
位置と対向する位置に選定されている。従って、補強パ
ターン３８は電極パターン３０と対向するよう形成され
ている。
【００２３】一方、半導体チップ２４とボンディングパ
ッド３２との間には、金線よりなるワイヤ３４が配設さ
れている。このワイヤ３４は、ワイヤボンディング装置
を用いて配設されている。これにより、半導体チップ２
４は、ワイヤ２４，ボンディングパッド３２，及び配線
パターン３３を介して電極パターン３０に電気的に接続
された構成となっている。
【００２４】また、テープ２２の電極パターン３０と対
向する位置には、テープ２２を裏面２２ｂから表面２２
ａに貫通する孔部３６が形成されている。この孔部３６
は、後に詳述するように、テープ２２に対してレーザ加
工を実施することにより形成される。半田ボール２６
は、前記のようにテープ２２の裏面２２ｂに配設されて
おり、半導体装置３０の外部接続端子として機能するも
のである。前記のように、半田ボール２６は孔部３６の
形成位置、即ち電極パターン３０，補強パターン３８の
形成位置に配設されている。この半田ボール２６は、テ
ープ２２の裏面から突出した球状のボール部２２ａと、
孔部３６内に位置する柱状部２２ｂとを有した構成とさ
れている。
【００２５】ここで、半田ボール２６とテープ２２との
接合状態に注目する。本実施例では、半田ボール２６が
配設される位置に電極パターン３０，補強パターン３
８，及び孔部３６が形成された構成とされている。ま
た、電極パターン３０はテープ２２の表面２２ａに形成
されており、補強パターン３８はテープ２２の裏面２２
ｂに形成されている。更に、補強パターン３８に形成さ
れたマスク孔４０は、後に詳述するように孔部３６と連
通した構成とされている。
【００２６】よって、半田ボール２６をテープ２２に配
設した状態で、半田ボール２６の柱状部２６ｂの先端部
は電極パターン３０と接合し、かつ、半田ボール２６の
球状部２６ａと柱状部２６ｂとの境界部分は補強パター
ン３８と接合した構成となっている。このように、本実
施例に係る半導体装置２０では、半田ボール２６が電極
パターン３０と共に補強パターン３８にも接合されるこ
ととなる。よって、半田ボール２６はテープ２２の表面
２２ａ及び裏面２２ｂの双方において固定されることと
なり、テープ２２に対する半田ボール２６の取付け強度
を向上させることができる。
【００２７】これにより、仮に半導体装置２０に大きな
外力が印加されたような場合であっても、半田ボール２
６ががテープ２２から離脱することを防止することがで
き、半導体装置２０の信頼性を向上させることができ
る。また本実施例では、補強パターン３８がマスク孔４
０を有したリング形状とされており、半田ボール２６は
このマスク孔４０内に位置した構成とされている。よっ
て、半田ボール２６は補強パターン３８と環状に接合さ
れることとなり、接合面積を広くとることができ、従っ
てこれによっても半田ボール２６と補強パターン３８と
の接合力を増大させることができる。
【００２８】続いて、上記構成とされた半導体装置２０
の製造方法について説明する。半導体装置２０を製造す
るには、先ず図２に示すように、テープ２２を用意す
る。このテープ２２は、前記のようにポリイミド樹脂よ
りなり、この製造工程介し前においては、その表面２２
ａ及び裏面２２ｂには何も形成されていない。本実施例
に係る製造方法では、図２に示されるテープ２２に対
し、先ずパターン形成工程が実施される。このパターン
形成工程では、先ず無電界メッキ等法を用いてテープ２
２の表面２２ａ及び裏面２２ｂに銅膜を形成する。
【００２９】その後に、ホトリソグラフィー技術，エッ
チング技術を用い、テープ２２の表面２２ａに所定パタ
ーン形状の電極パターン３０，ボンディングパッド３
２，及び配線パターン３３を形成すると共に、テープ２
２の裏面２２ｂにも補強パターン３８を形成する。ま
た、補強パターン３８の形成の際、その中央部にマスク
孔４０も一括的に形成する。
【００３０】図３は、テープ２２に電極パターン３０，
ボンディングパッド３２，配線パターン３３，及び補強
パターン３８が形成された状態を示している。尚、図３
（Ａ）はテープ２２の断面図（図３（Ｂ）におけるＡ−
Ａ線に沿う断面図）であり、図３（Ｂ）はテープ２２の
平面図であり、図３（Ｃ）はテープ２２の底面図であ
る。
【００３１】上記のように、パターン形成工程では、テ
ープ２２の表面２２ａ及び裏面２２ｂに一括的に電極パ
ターン３０，ボンディングパッド３２，配線パターン３
３，及び補強パターン３８を形成するため、補強パター
ン３８を形成するに際し、新たな製造工程は不要となり
製造工程の簡略化を図ることができる。また、パターン
形成工程では、上記のようにホトリソグラフィー技術，
エッチング技術等の精密加工法を用いて各パターン及び
パッド３０，３２，３３，３８を形成するため、各パタ
ーン及びパッド３０，３２，３３，３８を高精度に形成
することができる。
【００３２】上記のパターン形成工程が終了すると、続
いて孔部形成工程が実施される。図４は、孔部形成工程
を説明するための図である。この孔部形成工程では、テ
ープ２２をレーザ加工機に装着し、レーザ光を用いて孔
部３６を形成する。ところで、前記したようにレーザ加
工機のレーザ照射位置の精度（即ち、孔部３６の形成精
度）は、パターン形成工程で電極パターン３０，補強パ
ターン３８（マスク孔４０を含む）等を形成するのに用
いたホトリソグラフィー技術，エッチング技術等の精密
加工法に比べて低い精度である。
【００３３】そこで、本実施例では、レーザ光の照射範
囲（照射径）を形成しようとする孔部３６の径寸法より
大きく設定すると共に、補強パターン３８をマスクと
し、この補強パターン３８にレーザ光を照射することに
より、孔部３６を形成する構成としている。このため、
補強パターン３８に形成されたマスク孔４０の径寸法
は、形成しようとする孔部３６の径寸法と同一の径寸法
で形成されている。
【００３４】これにより、レーザ加工機のレーザ加工精
度が所望の精度を実現できない場合であっても、孔部３
６と同一径寸法とされたマスク孔４０を有する補強パタ
ーン３８をマスクとして孔部３６は形成されるため、孔
部３６を高精度に形成することができる。上記の孔部形
成工程が終了すると、続いて図５に示すように、テープ
２２の表面２２ａに半導体チップ２４を搭載すると共
に、この半導体チップ２４とボンディングパッド３２と
の間にワイヤ３４を配設する素子搭載工程が実施され
る。このワイヤ３４の配設は、ワイヤボンディング装置
を用いて実施される。
【００３５】続いて、図６に示されるように封止工程が
実施され、テープ２２の表面２２ａの上部には、半導体
チップ２４，電極パターン３０，ボンディングパッド３
２，及びワイヤ３４を覆うよう封止樹脂２８が配設され
る。この封止樹脂２８は、周知のモールド技術を用いて
形成される。上記の封止工程が終了すると続いてバンプ
配設工程が実施され、球状の半田ボール２６を補強パタ
ーン３８に接続しつつ、孔部３６を介して電極パターン
３０に電気的に接続する。
【００３６】具体的には、図７に示すように、先ず電極
パターン３０，孔部３６，及び補強パターン３８が形成
されたテープ２２を表裏逆とした後（図７では、図示の
便宜上、テープ２２を表裏逆にしない状態を示してい
る）、球状の半田ボール２６を孔部３６の上部に載置す
る。次に、加熱処理を実施して半田ボール２６を溶融
し、その一部を孔部３６内に流入させることにより柱上
部２６ｂを形成し、その後冷却処理を行う。
【００３７】上記の処理を実施することにより、柱上部
２６ｂの先端部は電極パターン３０と接合され、電気的
に接続された構成となる。また、半田ボール２６のテー
プ２２から突出した部分は、半田が溶融することにより
発生する表面張力により自然に球状状に形成され球状部
２６ａが形成される。この際、本実施例では、テープ２
２の裏面２２ｂにリング状の補強パターン３８が形成さ
れているため、球状部２６ａと柱上部２６ｂとの境界部
分は補強パターン３８とも接合する。よって前記のよう
に、半田ボール２６はテープ２２の表面２２ａ及び裏面
２２ｂの双方において固定されることとなり、テープ２
２に対する半田ボール２６の取付け強度を向上させるこ
とができる。
【００３８】また、前記したように、孔部３６はリング
状の補強パターン３８をマスクとして形成されているた
め高精度に形成されており、よって電極パターン３０と
孔部３６とは精度よく一致した構成となっており、両者
３０，３６間でずれは発生しない。これにより、柱上部
２６ｂと電極パターン３０との接合面積は最大となり、
これによっても電極パターン３０と半田ボール２６との
接合力を向上させることができる。以上説明した一連の
処理を実施することにより、図１に示す半導体装置２０
が製造される。
【００３９】図８は、図１乃至図７を用いて説明した実
施例に係る半導体装置２０の変形例を示している。尚、
本変形例は、補強パターン３８に特徴を有しているた
め、図８ではテープ２２の裏面２２ｂのみを示してい
る。本変形例では、テープ２２の裏面２２ｂに複数形成
された補強パターン３８の内、所定のものを電気的に接
続する引き廻しパターン４２を形成したことを特徴とす
るものである。
【００４０】具体的には、本変形例では、グランドとな
る半田ボール２６と接続れされる補強パターン３８Ａを
引き廻しパターン４２で接続した構成としている。この
引き廻しパターン４２は、自由度をもって形成する事が
出来る。即ち、テープ２２の表面２２ａは、半導体チッ
プ２４を配設するスペースが必要があり、またワイヤ３
４を張架するスペースも必要となる。このため、テープ
２２の表面２２ａは、電極パターン３０，ボンディング
パッド３２，配線パターン３３の形成でいっぱいになっ
てしまい、他のパターンを形成する余裕がない。
【００４１】これに対し、テープ２２の裏面２２ｂは補
強パターン３８が形成されているのみであり、表面２２
ａに比べて余裕を有している。そこで、本変形例では、
このテープ２２の裏面２２ｂに所謂グランドパターン
（パワーパターンとして用いることも可能）として機能
する引き廻しパターン４２を形成した。この構成とする
ことにより、半導体装置のグランド特性（パワーパター
ンを設けた場合には、パワー特性）の向上を図ることが
できる。また、引き廻しパターン４２はパターン配設の
自由度を有したテープ２２の裏面２２ｂに形成されるた
め、引き廻しパターン４２を設けても半導体装置が徒に
大型化してしまうようなこともない。
【００４２】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、ボールバンプは電極パターンと共に補強パ
ターンにも接合されることとなり、よってテープ状基板
の表面及び裏面の双方において固定されるためテープ状
基板に対する強度を向上させることができる。これによ
り、ボールバンプがテープ状基板から離脱することを防
止することができる。
【００４３】また、請求項２記載の発明によれば、ボー
ルバンプは環状に補強パターンと接合され、よって接合
面積を広くとることができるため、ボールバンプと補強
パターンとの接合力を増大させることができる。また、
請求項３記載の発明によれば、テープ状基板の裏面にお
いて、複数形成された補強パターンを電気的に接続する
引き廻しパターンを形成したことにより、パターン形成
の自由度を向上させることができる。
【００４４】更に、請求項４記載の発明によれば、パタ
ーン形成工程でリング形状の補強パターンを形成すると
共に、孔部形成工程でこのリング形状の補強パターンを
マスクとして孔部を形成することにより、孔部を高精度
に形成することができる。また、パターン形成工程にお
いて電極パターン及び補強パターンを一括的に形成する
ことができるため、製造工程の簡単化を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の要部を拡
大して示す断面図である。
【図２】本発明の一実施例である半導体装置の製造工程
を説明するための図であり、製造工程実施前のテープを
示す図である。
【図３】本発明の一実施例である半導体装置の製造工程
中のパターン形成工程を説明するための図である。
【図４】本発明の一実施例である半導体装置の製造工程
中の孔形成工程を説明するための図である。
【図５】本発明の一実施例である半導体装置の製造工程
中の素子搭載工程を説明するための図である。
【図６】本発明の一実施例である半導体装置の製造工程
中の封止工程を説明するための図である。
【図７】本発明の一実施例である半導体装置の製造工程
中のバンプ配設工程を説明するための図である。
【図８】図１に示した半導体装置の変形例である半導体
装置の補強パターン近傍を拡大して示す図である。
【図９】従来の半導体装置の一例を説明するための図で
ある。
【符号の説明】
２０ 半導体装置 ２２ テープ ２２ａ 表面 ２２ｂ 裏面 ２４ 半導体チップ ２６ 半田ボール ２８ 封止樹脂 ３０ 電極パターン ３２ ボンディングパッド ３３ 配線パターン ３６ 孔部 ３８，３８Ａ 補強パターン ４０ マスク孔 ４２ 引き廻しパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 若生 克則 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 テープ状基板と、 前記テープ状基板の表面に搭載される半導体チップと、 前記テープ状基板の表面に形成されると共に、前記半導
    体チップと電気的に接続された電極パターンと、 前記テープ状基板の裏面に配設されると共に、前記テー
    プ状基板に形成された孔部を介して前記電極パターンに
    接続されるボールバンプとを具備する半導体装置におい
    て、 前記テープ状基板の裏面で前記ボールバンプが配設され
    る位置に、前記ボールバンプと接合する補強パターンを
    形成したことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記補強パターンをリング形状としたことを特徴とする
    半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記テープ状基板の裏面に、複数形成された前記補強パ
    ターンを電気的に接続する引き廻しパターンを形成した
    ことを特徴とする半導体装置。
  4. 【請求項４】 請求項１または２記載の半導体装置の製
    造方法であって、 前記テープ状基板の表面に前記電極パターンを形成する
    と共に、前記テープ状基板の裏面に前記補強パターンを
    形成するパターン形成工程と、 前記テープ状基板の前記ボールバンプの配設位置に、前
    記テープ状基板を貫通する孔部を形成する孔部形成工程
    と、 前記テープ状基板の表面に前記半導体チップを搭載する
    と共に、前記半導体チップと前記電極パターンとを電気
    的に接続する素子搭載工程と、 少なくとも前記半導体チップの配設位置を樹脂封止する
    封止工程と、 前記ボールバンプを、前記補強パターンに接続しつつ、
    前記孔部を介して前記電極パターンに電気的に接続する
    バンプ配設工程とを有し、 かつ、前記パターン形成工程でリング形状の補強パター
    ンを形成すると共に、 前記孔部形成工程で、前記リング形状の補強パターンを
    マスクとして前記孔部を形成することを特徴とする半導
    体装置の製造方法。
JP4568398A 1998-02-26 1998-02-26 半導体装置及びその製造方法 Pending JPH11251471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4568398A JPH11251471A (ja) 1998-02-26 1998-02-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4568398A JPH11251471A (ja) 1998-02-26 1998-02-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11251471A true JPH11251471A (ja) 1999-09-17

Family

ID=12726204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4568398A Pending JPH11251471A (ja) 1998-02-26 1998-02-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11251471A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG91324A1 (en) * 2000-01-12 2002-09-17 Sumitomo Metal Mining Co Tape carrier for semiconductor device and method of producing same
US6483191B2 (en) 2000-05-30 2002-11-19 Nec Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG91324A1 (en) * 2000-01-12 2002-09-17 Sumitomo Metal Mining Co Tape carrier for semiconductor device and method of producing same
US6483191B2 (en) 2000-05-30 2002-11-19 Nec Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate

Similar Documents

Publication Publication Date Title
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
US6506632B1 (en) Method of forming IC package having downward-facing chip cavity
US5784780A (en) Method of mounting a flip-chip
US8058100B2 (en) Method for fabricating chip scale package structure with metal pads exposed from an encapsulant
US7230328B2 (en) Semiconductor package and laminated semiconductor package
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US20030162326A1 (en) Semiconductor device and manufactuiring method thereof
JPH0888245A (ja) 半導体装置
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
US6169022B1 (en) Method of forming projection electrodes
JP3416040B2 (ja) 半導体装置
JP3593833B2 (ja) 半導体装置
US6953709B2 (en) Semiconductor device and its manufacturing method
JPH11284006A (ja) 半導体装置
JP2001250876A (ja) 半導体装置及びその製造方法
JPH11251471A (ja) 半導体装置及びその製造方法
JP3084648B2 (ja) 半導体装置
JP3472601B2 (ja) 半導体装置
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JPH05235091A (ja) フィルムキャリア半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
EP0923128A1 (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050801

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328