JPH04345040A - 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 - Google Patents

半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Info

Publication number
JPH04345040A
JPH04345040A JP14801291A JP14801291A JPH04345040A JP H04345040 A JPH04345040 A JP H04345040A JP 14801291 A JP14801291 A JP 14801291A JP 14801291 A JP14801291 A JP 14801291A JP H04345040 A JPH04345040 A JP H04345040A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating film
mounting
carrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14801291A
Other languages
English (en)
Inventor
Kazuo Ouchi
一男 大内
Munekazu Tanaka
田中 宗和
Naoharu Morita
尚治 森田
Masakazu Sugimoto
正和 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP14801291A priority Critical patent/JPH04345040A/ja
Publication of JPH04345040A publication Critical patent/JPH04345040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子実装用絶縁フ
ィルム、およびこれを用いてなる搬送体ならびに半導体
素子の実装構造に関する。
【0002】
【従来の技術】近年、電子機器の発達によって半導体装
置を多く用いるデバイスや機器は、小型薄型化や軽量化
に伴い、半導体素子を一定面積の基板上に高密度実装す
る必要がある。そこで、用いる半導体素子は従来のよう
な素子周縁部に電極パッドを有するものではなく、素子
内面にもパッドを形成した所謂、エリアチップが開発さ
れている。このようなエリアチップを実装するには、通
常、半導体素子の金属パッドと外部回路基板上の配線パ
ターンとを正確に位置合わせしたのち、加熱もしくは加
熱加圧して半田付け固定を行っている。
【0003】しかしながら、フリップチップ方式での接
続では半導体素子の電極パッド面と外部回路基板の配線
パターン形成面とが相対するように位置合わせして接続
するので、透明基板を用いた以外では接続部分の観察す
ることができないものである。一般にこのような位置合
わせには、半導体素子の外形状を用いたり、半導体素子
の金属突起材料に半田を用いて、加熱溶融する半田の表
面張力を利用した半導体素子のセルフアライメントに頼
っているが、前者の場合は精確な位置合わせ技術が必要
であり、後者の場合も精密な半田突起形成技術が必要と
なる。
【0004】半導体素子を実装するうえで上記位置合わ
せが確実に行われていない場合は、半導体素子の電極間
または外部回路基板上の導体間に短絡が生じたり、接続
部分から導体に沿った半田の流出、後の半導体素子の封
止工程での接続不良など生じ、接続信頼性に悪影響を及
ぼすようになる。また、上記方法では位置合わせに複雑
な装置が必要であり、決して簡便な方法とは云えないも
のである。
【0005】
【発明が解決しようとする課題】本発明は上記従来の半
導体素子の実装状況に鑑み、半導体素子を外部回路基板
上の配線パターンに接続、実装するに際して、接続部分
の位置合わせが容易にでき、しかも短絡なども生じなく
することを目的としてなされたものである。
【0006】
【課題を解決するための手段】そこで、本発明者らは上
記目的を達成するために鋭意検討を重ねた結果、電極パ
ッド上の金属突起と相対する位置に貫通孔を設けた絶縁
フィルムを用い、この貫通孔に金属突起を挿入すること
によって、半導体素子を搬送することができ、しかもこ
の搬送体を外部回路基板上の配線パターンに載置、接続
することによって、接続部分の位置合わせを容易に行う
ことができると共に、精確にかつ確実に接続することが
できることを見い出し、本発明を完成するに至った。
【0007】即ち、本発明は半導体素子の電極パッド上
の金属突起と相対する位置に該金属突起を挿入しうる貫
通孔が形成されており、かつ該金属突起の高さよりも小
さい厚みを有することを特徴とする半導体素子実装用絶
縁フィルムの提供、およびこの絶縁フィルムに半導体素
子を載置してなる半導体素子の搬送体の提供、ならびに
この搬送体を外部回路基板上の配線パターンに接続して
なる半導体素子の実装構造の提供を行うものである。
【0008】
【実施例】以下に本発明の実施例を図面を用いて具体的
に説明する。図1は本発明の半導体素子実装用絶縁フィ
ルムを用いて半導体素子を搬送、実装する工程を説明す
るための断面図であり、図2は絶縁性フィルムに半導体
素子を載置して本発明の搬送体とした状態の断面図、図
3はこの搬送体を外部回路基板上の配線パターンに接続
した状態を示す本発明の実装構造の断面図である。
【0009】図1において半導体素子1の電極パッド(
図示省略)には半田、金、銀、銅、などの材料からなる
金属突起2が、高さ10〜200μm程度、径(幅)1
0〜500μm程度の大きさにて形成されており、半導
体素子1はこの金属突起2によってガラス、セラミック
、各種樹脂、半導体ウエハなどからなる外部回路基板6
上の配線パターン5に接続、固定される。本発明の半導
体素子実装用の絶縁フィルム3は図1に示すように、金
属突起2と相対する位置に該突起2を挿入できる貫通孔
4を有するものである。また、絶縁フィルム3の厚みは
金属突起2の高さよりも小さく、従って、貫通孔4に金
属突起2を挿入して搬送状態の時には、図2に示すよう
に絶縁性フィルム3の半導体素子載置面とは反対の面の
貫通孔部から僅かに金属突起2が突出するようになる。
【0010】また、上記絶縁フィルム3には外部回路基
板上の所定位置(配線パターン5)への位置合わせを精
確に行うために、貫通孔4と相関位置にある位置合わせ
用のアライメントマーク9が公知の手段にて設けられて
おり、位置合わせ時にカメラなどで確認しながら確実に
載置、固定することができる。さらに、位置合わせ用に
治具孔10を穿孔加工などの手段にて設けることもでき
る。
【0011】本発明の搬送体は図2に示すように、半導
体素子1を絶縁フィルム3に載置してなるものであるが
、絶縁フィルム3は長尺状にして複数個の半導体素子1
を連続して搬送することができる。このように長尺状と
することによって、半導体装置の生産工程において連続
的に半導体素子を供給することができ、生産効率の向上
が図れるものである。
【0012】図2に示す搬送体は、外部回路基板6の配
線パターン5上に精確に位置合わせされたのち、加熱も
しくは加熱加圧されることによって図3に示すように確
実に接続され、接続後、絶縁フィルム3の半導体素子1
載置面以外の不要部分は裁断、除去される。
【0013】図3のように外部回路基板6上の配線パタ
ーン5に接続された半導体素子1は、絶縁フィルム3を
間に介在させているので半導体素子1と配線パターン5
の間は一定距離に維持でき、しかも各金属突起2の間も
絶縁フィルム3によって確実に絶縁されているので短絡
を生じることがない。さらに、絶縁フィルム3は壁材的
に作用するので、金属突起2がたとえ加熱流動しても流
出の防止ができるという効果も発揮し、電気的な接続信
頼性が極めて高いものである。
【0014】本発明において用いる絶縁フィルム3は、
電気絶縁特性を有するものであればその材質に制限はな
く、例えばポリエステル系樹脂、エポキシ系樹脂、ウレ
タン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂
、ポリアミド系樹脂、ポリイミド系樹脂、ABS樹脂、
ポリカーボネート樹脂、シリコーン系樹脂、フッ素樹脂
など熱硬化性樹脂や熱可塑性樹脂を問わず用いることが
できる。これらの材料のうち耐熱性や機械的強度の点か
らはポリイミド系樹脂を用いることが好ましい。
【0015】上記絶縁フィルム3に形成される貫通孔4
は、半導体素子1の金属突起2の孔4内への挿入、半導
体素子1の搬送および外部回路基板6上の配線パターン
5への接続、固定に重要なものであって、孔径は金属突
起2の径の100〜500%(約100〜500μm)
、好ましくは120〜200%(約120〜200μm
)、貫通孔の深さ(フィルム厚)は金属突起2の高さの
5〜200%(約5〜200μm)、好ましくは50〜
90%程度(約50〜90μm)とする。貫通孔4の形
成には機械加工やレーザー加工、光加工、化学エッチン
グ法などが採用でき、加工精度やエッチングファクター
(小テーパー角)などの点からはエキシマレーザー照射
によるハーフエッチングや穿孔加工が好ましい。
【0016】図4は本発明の搬送体の他の実施例を示す
断面図であり、絶縁フィルム3の半導体素子1載置面と
反対の面に外部回路基板6への仮固定用の接着剤層7が
形成されている。このように接着剤層7を形成しておく
ことによって、外部回路基板7への実装後の加熱もしく
は加熱加圧による接合時の位置ずれを確実に防止するこ
とができるのである。
【0017】さらに、図5に示すように絶縁フィルム3
に溝8を予め形成しておくことにより、実装後にこの溝
8から半導体素子1のカバーコート剤を注入や吸入によ
って充填して素子表面を被覆保護し、接続信頼性を向上
させることもできる。
【0018】
【発明の効果】本発明は以上のように半導体素子の電極
パッド上の金属突起を挿入しうる貫通孔を形成した絶縁
フィルムを用い、これによって半導体素子を搬送および
外部回路基板への実装を行っているので、半導体素子の
搬送が簡便となり、しかも接続部分への位置合わせを容
易に行うことができるものである。また、上記絶縁フィ
ルムを介して半導体素子を外部回路基板上に実装するの
で、半導体素子と配線パターン間や各電極パッド間の絶
縁を確実にすると共に、金属突起材料の流出による短絡
も防止し、接続信頼性が極めて高い半導体素子の実装構
造が得られるのである。
【図面の簡単な説明】
【図1】  本発明の半導体素子実装用絶縁フィルムを
用いて半導体素子を搬送、実装する工程を説明するため
の断面図である。
【図2】  図1に示す絶縁フィルムに半導体素子を載
置して本発明の搬送体とした状態の断面図である。
【図3】  図2に示す搬送体を外部回路基板上の配線
パターンに接続した状態を示す本発明の実装構造の断面
図である。
【図4】  本発明の搬送体の他の実施例を示す断面図
である。
【図5】  本発明の搬送体の他の実施例を示す断面図
である。
【符号の説明】
1  半導体素子 2  金属突起 3  絶縁フィルム 4  貫通孔 5  配線パターン 6  外部回路基板 7  接着剤層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子の電極パッド上の金属突起
    と相対する位置に該金属突起を挿入しうる貫通孔が形成
    されており、かつ該金属突起の高さよりも小さい厚みを
    有することを特徴とする半導体素子実装用絶縁フィルム
  2. 【請求項2】  請求項1記載の絶縁フィルムに半導体
    素子を載置してなる半導体素子の搬送体。
  3. 【請求項3】  請求項2記載の搬送体の半導体素子載
    置面と反対の面に仮固定用の接着剤層が形成されてなる
    半導体素子の搬送体。
  4. 【請求項4】  請求項2または3記載の搬送体を外部
    回路基板上の配線パターンに接続してなる半導体素子の
    実装構造。
JP14801291A 1991-05-22 1991-05-22 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 Pending JPH04345040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14801291A JPH04345040A (ja) 1991-05-22 1991-05-22 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14801291A JPH04345040A (ja) 1991-05-22 1991-05-22 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Publications (1)

Publication Number Publication Date
JPH04345040A true JPH04345040A (ja) 1992-12-01

Family

ID=15443135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14801291A Pending JPH04345040A (ja) 1991-05-22 1991-05-22 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造

Country Status (1)

Country Link
JP (1) JPH04345040A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172038A (ja) * 1995-09-22 1997-06-30 Lg Semicon Co Ltd 半導体素子の基板上接着連結構造
JP2007180166A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2009016676A (ja) * 2007-07-06 2009-01-22 Funai Electric Co Ltd Icチップ実装基板、およびicチップ実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172038A (ja) * 1995-09-22 1997-06-30 Lg Semicon Co Ltd 半導体素子の基板上接着連結構造
JP2007180166A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2009016676A (ja) * 2007-07-06 2009-01-22 Funai Electric Co Ltd Icチップ実装基板、およびicチップ実装方法

Similar Documents

Publication Publication Date Title
KR0157284B1 (ko) 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
JPH09321408A (ja) 電子回路基板の高密度実装構造
US20030127737A1 (en) Semiconductor device
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
JP2001257453A (ja) 配線基板、半導体装置及びそれらの製造方法
US8847078B2 (en) Printed wiring board and method for manufacturing printed wiring board
JPH0677618A (ja) 電子パッケージおよびその作成方法
US6169022B1 (en) Method of forming projection electrodes
JPH06232561A (ja) 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JPH04345041A (ja) 半導体素子の実装構造
JPH04345040A (ja) 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造
JPH10340929A (ja) 電子部品搭載用配線基板
JPH05160199A (ja) 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造
CN114430624B (zh) 电路板的制作方法以及电路板
JP2986413B2 (ja) エアリア・グリッド・アレイ・パッケージ
JP2001148441A (ja) 半導体パッケージ及びその製造方法
JPH0536759A (ja) 半導体素子実装用絶縁フイルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造
JPH06224255A (ja) 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JPH0362533A (ja) 半導体装置の実装方法
KR101077313B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2867547B2 (ja) 導電突起の形成方法