JPH0362533A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH0362533A
JPH0362533A JP1197680A JP19768089A JPH0362533A JP H0362533 A JPH0362533 A JP H0362533A JP 1197680 A JP1197680 A JP 1197680A JP 19768089 A JP19768089 A JP 19768089A JP H0362533 A JPH0362533 A JP H0362533A
Authority
JP
Japan
Prior art keywords
film
connection
semiconductor device
mounting
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1197680A
Other languages
English (en)
Other versions
JP2654189B2 (ja
Inventor
Tetsuya Terada
哲也 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP19768089A priority Critical patent/JP2654189B2/ja
Priority to SG1996007397A priority patent/SG49842A1/en
Priority to EP89120640A priority patent/EP0368262B1/en
Priority to DE68929282T priority patent/DE68929282T2/de
Priority to US07/433,108 priority patent/US5072289A/en
Priority to KR1019890016132A priority patent/KR960006763B1/ko
Publication of JPH0362533A publication Critical patent/JPH0362533A/ja
Application granted granted Critical
Publication of JP2654189B2 publication Critical patent/JP2654189B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の実装方法に関し、詳しくはフィル
ムキャリアと外部基板との接続を強固に行なう実装方法
に関するものである。
〈従来の技術〉 従来から、パッケージ基板やケースなどの外部基板上に
フィルムキャリアを用いた半導体装置を接続(アウター
リードボンディング)するには、半導体装置のフィルム
キャリア上に銅などの導電性金属にて線状に形成した接
続リードが利用されている。例えば、第4図に示すよう
に、フィルムキャリア3上に形成した接続リード4と半
導体素子1をバンブ2を介して接続した半導体装置の外
部基板5への実装は、外部基板5の表面に形成した金属
配線(ランド部)6とフィルムキャリア3上の接続リー
ド4が利用されている。
しかし、このような実装方法では接続リード4に切断や
折り曲げ加工を施こす必要があり、作業性が悪く、接続
も容易に行なえないものである。
さらに、接続リード4はフィルムキャリアから突出した
構造であるので機械的強度に乏しく、作業性に難点を有
するものである。また、接続リード4とランド部6との
接続には、通常、半田リフロー法などの熱的接合方式が
採用されており、例えば液晶パネルの如き金属酸化物透
明電極上への実装には、予め上記透明電極上を半田付け
が可能なようにメタライズしておく必要がある。
近年、異方導電性の膜や塗料を用いてフィルムキャリア
と外部基板とを接合する方法も種々提案されているが、
何れの方法も間隙の狭い多ビン時にピン間リークが発生
するおそれがある。また経済的にもコスト高となるもの
である。
〈発明が解決しようとする課題〉 本発明は上記従来の技術が有する欠点を解決するために
なされたものであって、半導体装置を外部基板に実装(
アウターリードポンディング)するにあたり、接続リー
ドと外部基板との接合において配線パターンの被覆保護
および強固な接着を行ない電気的な接続信頼性を向上せ
しめ、特に多ビンタイプでのピン間リーク問題を解消せ
しめた半導体装置の実装方法を提供することを目的とす
るものである。
〈課題を解決するための手段〉 本発明者らは鋭意検討を重ねた結果、表裏面に貫通する
微細孔を設けた絶縁性フィルムをフィルムキャリアに用
いて該貫通孔に当接する接続リードと外部基板上のラン
ド部とを接続すると、粗位置決めだけで容易に接続でき
、さらに該貫通孔から接着剤を圧入することによって接
続リード、ランド部および実装部位が被覆できるので、
接続が強固となりピン間リークが発生せず電気的導通が
安定し、かつ機械的衝撃、熱的衝撃などにも極めて安定
となり、信頼性の高い実装が可能となることを見い出し
、本発明を完成するに至った。
即ち、本発明の半導体装置の実装方法は、片面に接続リ
ードを形成した絶縁性フィルムからなるフィルムキャリ
アに半導体素子を接合してなる半導体装置を外部基板上
に実装する方法であって、外部基板上のランド部と接す
る前記絶縁性フィルムのボンディング領域内およびその
近傍領域に、少なくとも1個の微細貫通孔を厚み方向に
設け、前記接続リードを外部基板上のランド部に接続す
ると共に、上記微細貫通孔を通してフィルムキャリアと
外部基板との間に接着剤を圧入することを特徴とするも
のである。
〈実施例〉 以下に、本発明の実施例を図面を用いて説明する。
第1図は本発明の半導体装置の実装方法にて得られる構
造の断面図であり、片面に接続リード4を形成した絶縁
性フィルム3からなるフィルムキャリアには、半導体素
子1が実装されており、微細貫通孔7を有する絶縁性フ
ィルム3上の接続リード4が外部基板5上の金属配線(
ランド部)6と接続されている。この接続には接着剤が
微細貫通孔7から圧入されて接続部位の補強および接続
部周辺の被覆を行なっている。なお、第1図において半
導体素子1と接続リード4との接続は絶縁性フィルム3
に設けた微細貫通孔7に充填した金属¥!IJ質2′に
よって導通、接続しているが、この部分の接続は従来法
、例えば第4図に示すようなバンプによって行なってよ
いことは云うまでもない。
第2図(a)および(b)、第3図(a)および中)は
、第1図におけるフィルムキャリアと外部基板上のラン
ド部との接続部分の接続方法を説明する拡大断面図であ
り、第2図(a)および第3図(a)は支持基材として
の絶縁性フィルム3”に積層されている接着剤層8が絶
縁性フィルム3の接続リード4形成面と反対面に積層さ
れた状態を示す接続前の断面図、第2図(b)および第
3図(b)は圧着によって接着剤が層8が接する貫通孔
内から圧入されて、フィルムキャリアと外部基板との接
合間隙に注入され、接続部位およびその周辺が被覆され
た状態を示す接続後の断面図である。なお、第2図は接
続リード方向に対して平行な方向の断面図、第3図は接
続リード方向に対して垂直な方向の断面図を示す。
本発明において用いる絶縁性フィルム3および3゛は、
電気絶縁特性を有するフィルムであればその素材に制限
はなく、ポリエステル系樹脂、エポキシ系樹脂、ウレタ
ン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、
ボリアミド系樹脂、ポリイミド系樹脂、ABS樹脂、ポ
リカーボネート樹脂、シリコーン系樹脂などの熱硬化性
樹脂や熱可塑性樹脂を問わず使用できる。これらのうち
、耐熱性や機械的強度の点からポリイミド系樹脂を用い
ることが好ましい。
上記絶縁性フィルム3の片面に形成される接続リード4
は、例えば金、銀、銅、ニッケル、コバルトなどの各種
金属、またはこれらを主成分とする各種合金などの導電
性材料によって形成され、外部基板上の金属配線と電気
的に接続され、半導体装置に搭載されている半導体素子
の所定の機能を発揮せしめるように、所望の線状パター
ンにて配線されている。
フィルムキャリアの上記絶縁フィルム3に設ける貫通孔
7は、接続リード4と外部基板5上の金属配線(ランド
部)6との接続および接着剤の圧入のために重要であり
、基板上のランド部6と接する絶縁性フィルム3のボン
ディング領域内およびその近傍領域に、接続リードの幅
よりも小さな孔間ピッチにて、少なくとも1個が厚み方
向に設けられている。この貫通孔7は機械加工やレーザ
ー加工、光加工、化学エツチングなどの方法を用いて、
任意の孔径および孔間ピッチで設けることができ、例え
ばエキシマレーザ−の照射にて穿孔加工を行なうことが
好ましい。また、貫通孔7の孔径は、隣り合う貫通孔同
士が繋がらない程度にまで大きくし、さらに孔間ピッチ
もできるだけ小さくしてリードに接する貫通孔の数を増
やすことが、後の工程にて接着剤を該貫通孔から外部基
板とフィルムキャリアとの接合間隙に圧入する上で好ま
しい。
本発明の方法では接続リード4と外部基板5上のランド
部6を電気的に接続する場合、フィルムキャリア上部に
設けられた接着剤層8から接着剤が微細貫通孔7を通し
て接続部位の間隙に注入被覆され、電気的導通を得ると
共に、接続部位の保護、固定を行なうものである。
本発明の方法において用いる接着剤としては、エポキシ
樹脂、合成ゴムの如き熱硬化性樹脂からなる接着剤、フ
ェノキシ樹脂やフッ素樹脂の如き熱可塑性樹脂からなる
接着剤など自体公知の接着剤を用いることができるが、
圧入時の流動しやすさの点から、ゴム系接着剤よりも樹
脂タイプの接着剤を用いることが好ましい。
上記接着剤の圧入方法は微細貫通孔7へ接着剤が注入さ
れれば如何なる方法を用いてもよいが、加熱によって流
動性を高めて圧入する熱プレス法を用いることが好まし
い。熱プレスの条件としては圧力5〜500kg/c1
fl、好ましくは20〜300kg/cd(外部基板5
がガラスなどの脆い材質からなる場合は5〜100 k
g/d程度)、温度50〜200 ”C1好ましくは1
00〜180℃、時間10〜300秒、好ましくは10
−120秒とする。また、接着剤はフィルム状として用
いることが作業性や注入量の正確性の点から好ましいも
のである。
このようにして接着剤層を圧入して半導体装置を実装し
た場合、接続リード、ランド部および接続部位を完全に
外気から遮断できるので、導通が安定し高い信頼性を得
ることができる。
〈発明の効果〉 以上のように本発明の半導体装置の実装方法によると、
フィルムキャリアと外部基板との接続に際し、ボンディ
ング領域内およびその近傍領域の絶縁性フィルムに貫通
孔を設けて、接続リードと外部基板上のランド部との接
続部に、該貫通孔を通して接着剤を注入するので、接続
部が外気と遮断され導通が安定すると共に、機械的衝撃
や熱的衝撃に対しても極めて安定となり、高い信頼性を
発揮するようになる。
また、従来法のように接続リードのみを折り曲げ加工す
ることがないので、実装作業が容易となるものである。
さらに、比較的高価な異方導電性の膜や塗料を用い、な
いので、低コスト化が図れると共に、貫通孔の大きさや
孔ピッチを選択することによって接続面積も自由に設計
できるので、接続面積の縮小化も可能となるものである
特に、本発明の方法では接着剤を接続部位周辺に圧入し
て接続部位の被覆保護や強固な接着がされるので、多ビ
ンタイプでもビン間リークがなく、極めて高い接続信頼
性を得ることができるものである。
【図面の簡単な説明】
第1図は本発明の半導体装置の実装方法にて得られる構
造の断面図、第2図(a)およびい)、第3図(a)お
よび(b)は第1図におけるフィルムキャリアと外部基
板上のランド部との接続部分の接続方法を説明する拡大
断面図、第4図は従来の半導体装置の実装構造を示す断
面図である。

Claims (1)

    【特許請求の範囲】
  1. (1)片面に接続リードを形成した絶縁性フィルムから
    なるフィルムキャリアに半導体素子を接合してなる半導
    体装置を外部基板上に実装する方法であって、外部基板
    上のランド部と接する前記絶縁性フィルムのボンディン
    グ領域内およびその近傍領域に、少なくとも1個の微細
    貫通孔を厚み方向に設け、前記接続リードを外部基板上
    のランド部に接続すると共に、上記微細貫通孔を通して
    フィルムキャリアと外部基板との間に接着剤を圧入する
    ことを特徴とする半導体装置の実装方法。
JP19768089A 1988-11-09 1989-07-28 半導体装置の実装方法 Expired - Lifetime JP2654189B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP19768089A JP2654189B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法
SG1996007397A SG49842A1 (en) 1988-11-09 1989-11-07 Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
EP89120640A EP0368262B1 (en) 1988-11-09 1989-11-07 Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
DE68929282T DE68929282T2 (de) 1988-11-09 1989-11-07 Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
US07/433,108 US5072289A (en) 1988-11-09 1989-11-08 Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
KR1019890016132A KR960006763B1 (ko) 1988-11-09 1989-11-08 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19768089A JP2654189B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPH0362533A true JPH0362533A (ja) 1991-03-18
JP2654189B2 JP2654189B2 (ja) 1997-09-17

Family

ID=16378558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19768089A Expired - Lifetime JP2654189B2 (ja) 1988-11-09 1989-07-28 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2654189B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442232A (en) * 1992-12-28 1995-08-15 Kabushiki Kaisha Toshiba Thin semiconductor package having many pins and likely to dissipate heat
US5777387A (en) * 1995-09-29 1998-07-07 Nec Corporation Semiconductor device constructed by mounting a semiconductor chip on a film carrier tape
US20150054019A1 (en) * 2013-08-21 2015-02-26 Lg Electronics Inc. Semiconductor device
JPWO2016098865A1 (ja) * 2014-12-19 2017-09-21 富士フイルム株式会社 多層配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442232A (en) * 1992-12-28 1995-08-15 Kabushiki Kaisha Toshiba Thin semiconductor package having many pins and likely to dissipate heat
US5652184A (en) * 1992-12-28 1997-07-29 Kabushiki Kaisha Toshiba Method of manufacturing a thin semiconductor package having many pins and likely to dissipate heat
US5777387A (en) * 1995-09-29 1998-07-07 Nec Corporation Semiconductor device constructed by mounting a semiconductor chip on a film carrier tape
US20150054019A1 (en) * 2013-08-21 2015-02-26 Lg Electronics Inc. Semiconductor device
US9252346B2 (en) * 2013-08-21 2016-02-02 Lg Electronics Inc. Semiconductor device having electrode interconnections within a conductive adhesive
JPWO2016098865A1 (ja) * 2014-12-19 2017-09-21 富士フイルム株式会社 多層配線基板

Also Published As

Publication number Publication date
JP2654189B2 (ja) 1997-09-17

Similar Documents

Publication Publication Date Title
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR960006763B1 (ko) 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US4744850A (en) Method for bonding an LSI chip on a wiring base
US4902857A (en) Polymer interconnect structure
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5949142A (en) Chip size package and method of manufacturing the same
JPH1070362A (ja) 基板を結合する方法および構造
US4423435A (en) Assembly of an electronic device on an insulative substrate
US5841198A (en) Ball grid array package employing solid core solder balls
US5303862A (en) Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JPH0362533A (ja) 半導体装置の実装方法
JP3344295B2 (ja) 半田部材及びプリント配線板
JPH10199930A (ja) 電子部品の接続構造および接続方法
US5431863A (en) Method of mounting semiconductor device
JP2815113B2 (ja) フィルムキャリアおよび半導体装置の製造方法
JP2654190B2 (ja) 半導体装置の実装方法
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JP2785832B2 (ja) 半導体装置の実装構造
JPH04345041A (ja) 半導体素子の実装構造
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP2634672B2 (ja) 半導体装置
JP2654191B2 (ja) 半導体装置の実装方法
JP2808703B2 (ja) フィルムキャリアおよび半導体装置
JP2580607B2 (ja) 回路基板及び回路基板の製造方法