JP2007305636A - 部品実装モジュール - Google Patents
部品実装モジュール Download PDFInfo
- Publication number
- JP2007305636A JP2007305636A JP2006129810A JP2006129810A JP2007305636A JP 2007305636 A JP2007305636 A JP 2007305636A JP 2006129810 A JP2006129810 A JP 2006129810A JP 2006129810 A JP2006129810 A JP 2006129810A JP 2007305636 A JP2007305636 A JP 2007305636A
- Authority
- JP
- Japan
- Prior art keywords
- component
- insulating layer
- wiring pattern
- mounting module
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【解決手段】第1の絶縁層と、第1の絶縁層に対して積層状に位置する第2の絶縁層と、第2の絶縁層に埋め込まれた第1の部品と、第1の絶縁層と第2の絶縁層とに挟まれて設けられた、第1の部品を電気的に接続するための第1のランドを含む内層配線パターンと、第1の部品を第1のランドに接続・固定する半田部と、第1の絶縁層上および/または第2の絶縁層上に位置する第2の部品と、第1の絶縁層上および/または第2の絶縁層上に設けられた、第2の部品を電気的に接続するための第2のランドを含む外層配線パターンと、第2の部品を第2のランドに電気的に接続する接続部材とを具備し、この接続部材による電気的接続を含めて外層配線パターンへの部品実装がすべて非半田接続である。
【選択図】図1
Description
Claims (11)
- 第1の絶縁層と、
前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
前記第2の絶縁層に埋め込まれた第1の部品と、
前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記第1の部品を電気的に接続するための第1のランドを含む内層配線パターンと、
前記第1の部品を前記内層配線パターンの前記第1のランドに接続・固定する半田部と、
前記第1の絶縁層上および/または前記第2の絶縁層上に位置する第2の部品と、
前記第1の絶縁層上および/または前記第2の絶縁層上に設けられた、前記第2の部品を電気的に接続するための第2のランドを含む外層配線パターンと、
前記第2の部品を前記外層配線パターンの前記第2のランドに電気的に接続する接続部材とを具備し、
前記接続部材による電気的接続を含めて前記外層配線パターンへの部品実装がすべて非半田接続であること
を特徴とする部品実装モジュール。 - 前記非半田接続が、ボンディングワイヤによる接続および/またはフリップチップ接続であることを特徴とする請求項1記載の部品実装モジュール。
- 前記非半田接続に、導電性接着剤による接続が含まれていることを特徴とする請求項1記載の部品実装モジュール。
- 前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、
前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の内層配線パターンと、
前記第2の絶縁層の積層方向一部を貫通して前記内層配線パターンの面と前記第2の内層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品実装モジュール。 - 前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、
前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の内層配線パターンと、
前記第2の絶縁層の積層方向一部を貫通して前記内層配線パターンの面と前記第2の内層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品実装モジュール。 - 前記第1の絶縁層を貫通して前記内層配線パターンの面と前記外層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体をさらに具備することを特徴とする請求項1記載の部品実装モジュール。
- 前記第1の絶縁層を貫通して前記内層配線パターンの面と前記外層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体をさらに具備することを特徴とする請求項1記載の部品実装モジュール。
- 前記第1の絶縁層を貫通して前記内層配線パターンの面と前記外層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体をさらに具備することを特徴とする請求項1記載の部品実装モジュール。
- 前記第1の絶縁層を貫通して前記配線パターンの面と前記外層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体をさらに具備することを特徴とする請求項1記載の部品実装モジュール。
- 前記半田部により前記第1の部品が前記内層配線パターンに接続される該第1の部品の側とは反対の側の該第1の部品の表面が、表出していることを特徴とする請求項1記載の部品実装モジュール。
- 前記半田部により前記第1の部品が前記内層配線パターンに接続される該第1の部品の側とは反対の側の該第1の部品の表面が、前記第2の絶縁層により隠されていることを特徴とする請求項1記載の部品実装モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129810A JP5108253B2 (ja) | 2006-05-09 | 2006-05-09 | 部品実装モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129810A JP5108253B2 (ja) | 2006-05-09 | 2006-05-09 | 部品実装モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305636A true JP2007305636A (ja) | 2007-11-22 |
JP5108253B2 JP5108253B2 (ja) | 2012-12-26 |
Family
ID=38839351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006129810A Expired - Fee Related JP5108253B2 (ja) | 2006-05-09 | 2006-05-09 | 部品実装モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5108253B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130095A (ja) * | 2007-11-22 | 2009-06-11 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP2009147066A (ja) * | 2007-12-13 | 2009-07-02 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
US8125793B2 (en) | 2008-05-16 | 2012-02-28 | Polar Electro Oy | Electric circuitry arrangement |
US8350388B2 (en) | 2007-11-01 | 2013-01-08 | Dai Nippon Printing Co., Ltd. | Component built-in wiring board and manufacturing method of component built-in wiring board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120671A (ja) * | 1991-03-12 | 1994-04-28 | Japan Radio Co Ltd | 部品埋め込み多層配線基板 |
JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003115561A (ja) * | 2001-10-03 | 2003-04-18 | Sony Corp | 集積型電子部品、電子部品装置及びその製造方法 |
JP2003124429A (ja) * | 2001-10-15 | 2003-04-25 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP2003197849A (ja) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP2006049457A (ja) * | 2004-08-03 | 2006-02-16 | Dt Circuit Technology Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2006
- 2006-05-09 JP JP2006129810A patent/JP5108253B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120671A (ja) * | 1991-03-12 | 1994-04-28 | Japan Radio Co Ltd | 部品埋め込み多層配線基板 |
JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003115561A (ja) * | 2001-10-03 | 2003-04-18 | Sony Corp | 集積型電子部品、電子部品装置及びその製造方法 |
JP2003124429A (ja) * | 2001-10-15 | 2003-04-25 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP2003197849A (ja) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP2006049457A (ja) * | 2004-08-03 | 2006-02-16 | Dt Circuit Technology Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8350388B2 (en) | 2007-11-01 | 2013-01-08 | Dai Nippon Printing Co., Ltd. | Component built-in wiring board and manufacturing method of component built-in wiring board |
US8987901B2 (en) | 2007-11-01 | 2015-03-24 | Dai Nippon Printing Co., Ltd. | Component built-in wiring board and manufacturing method of component built-in wiring board |
KR101611804B1 (ko) * | 2007-11-01 | 2016-04-11 | 다이니폰 인사츠 가부시키가이샤 | 부품 내장 배선판, 부품 내장 배선판의 제조 방법 |
JP2009130095A (ja) * | 2007-11-22 | 2009-06-11 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP2009147066A (ja) * | 2007-12-13 | 2009-07-02 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
US8125793B2 (en) | 2008-05-16 | 2012-02-28 | Polar Electro Oy | Electric circuitry arrangement |
Also Published As
Publication number | Publication date |
---|---|
JP5108253B2 (ja) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945974B2 (ja) | 部品内蔵配線板 | |
JP5130661B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
TWI545998B (zh) | Built-in parts wiring board | |
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
JP2008226945A (ja) | 半導体装置およびその製造方法 | |
TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP2007273654A (ja) | フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器 | |
JP2006114621A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5108253B2 (ja) | 部品実装モジュール | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2005026573A (ja) | 部品内蔵モジュールの製造方法 | |
JP5170570B2 (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
JP5130666B2 (ja) | 部品内蔵配線板 | |
JP2010098021A (ja) | 部品内蔵配線基板および部品内蔵配線基板の製造方法 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2008016651A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
JP2011071560A (ja) | 部品内蔵配線板の製造方法 | |
JP2010258335A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
JP5359993B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120403 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5108253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |