JP6289756B1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6289756B1
JP6289756B1 JP2017525648A JP2017525648A JP6289756B1 JP 6289756 B1 JP6289756 B1 JP 6289756B1 JP 2017525648 A JP2017525648 A JP 2017525648A JP 2017525648 A JP2017525648 A JP 2017525648A JP 6289756 B1 JP6289756 B1 JP 6289756B1
Authority
JP
Japan
Prior art keywords
film
mass
substrate
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017525648A
Other languages
English (en)
Other versions
JPWO2018008168A1 (ja
Inventor
浩次 山▲崎▼
浩次 山▲崎▼
智明 加東
智明 加東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6289756B1 publication Critical patent/JP6289756B1/ja
Publication of JPWO2018008168A1 publication Critical patent/JPWO2018008168A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本発明の半導体装置の製造方法は、半導体ウェハ上に、密着性向上膜２、Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５を蒸着によって順次形成する工程と、半導体ウェハをダイシングして半導体素子１を得る工程と、基板６上にＮｉ膜７及びＡｕ膜５を蒸着によって順次形成する工程と、半導体素子１上に形成されたＡｕ膜５と基板６上に形成されたＡｕ膜５とを向い合せて積層した後、加熱して接合する工程とを含む。Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５からなる金属積層膜において、Ｐｔ膜３が５質量％以上１０質量％未満、Ａｕ膜５が５１質量％以上７５質量％未満、Ｓｎ膜４が残部である。

Description

本発明は、半導体装置及びその製造方法に関する。
近年、基板上に半導体素子が搭載された半導体装置における信頼性の要求が増大しており、特に、熱膨張係数差の大きい半導体素子と基板との間の接合部に対する信頼性（以下、「接合信頼性」という。）の向上が強く要求されている。
半導体素子としては、従来、動作温度が１００℃〜１２５℃のシリコン（Ｓｉ）及びガリウム砒素（ＧａＡｓ）が一般に用いられてきた。この半導体素子と基板との接合部に用いられる接合材料には、半導体素子と基板との熱膨張の差に起因する繰返し熱応力に対する耐クラック性、組立時の多段階接合に対応するための耐熱性（高融点）、及び半導体装置の汚染耐性が要求される。これらの要求を満たすため、Ｓｉが半導体素子に用いられる場合には、９５Ｐｂ−５Ｓｎ（９５質量％のＰｂ及び５質量％のＳｎを含む）に代表される鉛含有半田などが接合材料として主に用いられ、また、ＧａＡｓが半導体素子に用いられる場合には、８０Ａｕ−２０Ｓｎ（８０質量％のＡｕ及び２０質量％のＳｎを含む）に代表されるＡｕ含有半田などが接合材料として主に用いられてきた。しかしながら、有害な鉛（Ｐｂ）を大量に含有する９５Ｐｂ−５Ｓｎ半田には環境負荷低減の観点から問題があり、また、８０Ａｕ−２０Ｓｎ半田には貴金属の高騰及び埋蔵量の観点から代替材の開発が強く望まれていた。
また、省エネルギーの観点から、次世代デバイスとして、シリコンカーバイド（ＳｉＣ）及び窒化ガリウム（ＧａＮ）を半導体素子に用いた半導体装置の開発が盛んになされている。これらの半導体装置は、電力損失低減の観点から、その動作温度が１７５℃以上とされており、将来的には２５０℃になるとも言われている。このような高温の動作温度に対応するために、焼結性金属又は金属ペーストと呼ばれるナノ又はマイクロサイズの金属粒子と有機溶剤とを含む接合材料が注目されている（例えば、特許文献１及び２参照）。この接合材料は、熱処理時に有機溶剤が分解することにより、金属粒子同士が焼結して接合部を形成し、焼結（接合）後の接合部の耐熱温度が金属粒子の融点と同程度の温度（例えば、銀の場合は９６０℃）となる。有機溶剤の種類にもよるけれども、有機溶剤は約２００℃〜３００℃で分解するため、接合対象を劣化させない温度で接合することができ、しかも接合後は高耐熱化を図ることができる。金属粒子としては、放熱性、耐酸化性及びコストの観点から銀が一般に用いられる。銀以外にも金、銅又はニッケルを金属粒子として用い得るけれども、金はコスト、銅は酸化による焼結密度低下、ニッケルは酸化による焼結密度低下及び放熱性の観点で銀よりも劣る。
しかしながら、銀は硫化し易い金属である。半導体装置を製造する工場は、クリーンルームで温度及び湿度が管理された区域であることが多いけれども、発展途上国では大気環境が悪く、自動車の排気ガスなどによってクリーンルームに部材を搬入するまでの間に硫化によって銀が変色してしまうことがある。また、クリーンルームの構造が不十分であると、クリーンルーム内であっても大気環境中の影響を受けてしまい、銀が硫化及び酸化し、量産時において歩留まりが著しく低下してしまう。
そこで、銀を含有しておらず、且つ耐熱温度が高い接合部を与える接合材料として、Ａｕ及びＳｎを主成分とし、Ｐｔなどの金属を添加した接合材料が提案されている（例えば、特許文献３）。
他方、半導体装置には量産性の向上も要求されている。ここで、半導体装置の量産性が良いとは、半導体装置の製造において、接合に関わる設備が簡素、部材の保管が容易、工程が少ない、タクトが短いことを主に意味する。
半導体装置の量産性は、使用する接合材料の形態に依存する。接合材料の形態としては、ペースト状、箔状、シート状などが一般に知られている。
ペースト状の接合材料は、フラックスを含有しているため、大気環境中で接合を行うことが可能である。しかしながら、ペースト状の接合材料は、溶剤を含有しているため、冷蔵庫での保管が必要である上、ペースト状の接合材料を印刷するための印刷装置及びそれを用いた印刷工程が要求される。そのため、半導体素子のサイズが変わるたびに専用の印刷版などが要求される。そして、ペースト状の接合材料自体のコストが低いとしても、印刷工程の管理及び印刷装置の使用によって全体としてのコストが増大する。また、ペースト状の接合材料によって得られる接合部は、耐熱性が一般に低いため、部材間の熱膨張係数差から生じるせん断応力を緩和するために接合部の厚さを増大させることが必要となる。しかしながら、接合部の厚さが増大することにより、接合部にボイドが発生し易くなる上、放熱性も低下してしまう。なお、特許文献１のような接合材料を用いる場合は、耐熱性に優れた接合部が得られるけれども、接合信頼性及び放熱性を高めるには、加圧によって金属粒子の緻密度を高める必要がある。したがって、加圧機構を有する高価な高温炉が要求されるため、コストが増大する。
箔状又はシート状の接合材料を用いる場合、印刷工程は不要であり、簡易なマウント操作のみで行うことが可能である。しかしながら、マウント操作を行うためのマウント装置が要求される。また、箔状又はシート状の接合材料は、フラックスを含有しないため、還元ガス中で接合を行う必要があるため、還元ガス用の高価な高温炉の使用によって全体としてのコストが増大する。
これに対して、蒸着によって接合膜を形成する方法は、接合材料のマウント又は印刷などを行う必要がないため、工程を削減することができる。また、蒸着は、印刷に比べるとコストが高いという印象を受けるが、量産段階において、半導体ウェハ上に蒸着すれば半導体素子１個あたりのコストは印刷よりも安価になる。また、蒸着は、膜厚のバラツキも少なく、安定性も高いという利点もある。
特開２０１２−５４３５８号公報 特開２０１２−２８６１３号公報 特開２０１０−９９７２６号公報
本発明は、上記のような問題を解決するためになされたものであり、量産性が高く且つ２５０℃の高温においても接合信頼性に優れた半導体装置及びその製造方法を提供することを目的とする。
本発明者らは、量産性の観点から蒸発を用いた接合膜の形成方法に着目し、この方法に最適な特定の接合膜を蒸着によって形成した後、加熱して接合することにより、上記の問題を全て解決し得ることを見出し、本発明を完成するに至った。
すなわち、本発明は、半導体ウェハ上に、密着性向上膜、Ｐｔ膜、Ｓｎ膜及びＡｕ膜を蒸着によって順次形成する工程であって、前記Ｐｔ膜、前記Ｓｎ膜及び前記Ａｕ膜からなる金属積層膜において、前記金属積層膜の全質量を１００質量％としたときに、前記Ｐｔ膜が５質量％以上１０質量％未満、前記Ａｕ膜が５１質量％以上７５質量％未満、前記Ｓｎ膜が残部である工程と、
前記半導体ウェハをダイシングして半導体素子を得る工程と、
基板上にＮｉ膜及びＡｕ膜を蒸着によって順次形成する工程と、
前記半導体素子上に形成された前記Ａｕ膜と前記基板上に形成された前記Ａｕ膜とを向い合せて積層した後、加熱して接合する工程と
を含む半導体装置の製造方法である。
また、本発明は、基板と半導体素子との間が接合部を介して接合された半導体装置であって、
前記基板と前記接合部との間にＮｉ膜、前記半導体素子と前記接合部との間に密着性向上膜が形成されており、
前記接合部の全質量を１００質量％としたときに、前記接合部は、４６．８質量％以上６８．３質量％未満のＡｕと、１６．５質量％以上４０．５質量％未満のＳｎと、４．６質量％以上８．３質量％以下のＰｔと、残部がＮｉを含むことを特徴とする半導体装置である。
本発明によれば、量産性が高く且つ２５０℃の高温においても接合信頼性に優れた半導体装置及びその製造方法を提供することができる。
実施の形態１における半導体装置の製造方法を説明するための概略図である。 接合信頼性の評価方法を説明するための図である。
以下、本発明の半導体装置及びその製造方法の好適な実施の形態につき図面を用いて説明する。
実施の形態１．
本実施の形態における半導体装置の製造方法は、半導体ウェハ上に、密着性向上膜、Ｐｔ膜、Ｓｎ膜及びＡｕ膜を蒸着によって順次形成する工程と、半導体ウェハをダイシングして半導体素子を得る工程と、基板上にＮｉ膜及びＡｕ膜を蒸着によって順次形成する工程と、半導体素子上に形成されたＡｕ膜と基板上に形成されたＡｕ膜とを向い合せて積層した後、加熱して接合する工程とを含む。
図１は、本実施の形態における半導体装置の製造方法を説明するための概略図である。
図１（ａ）は、密着性向上膜２、Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５が順次形成された半導体素子１と、Ｎｉ膜７及びＡｕ膜５が順次形成された基板６とを表す図である。図１（ｂ）は、半導体素子１上に形成されたＡｕ膜５と基板６上に形成されたＡｕ膜５とを向い合せて積層した状態を表す図である。図１（ｃ）は、図１（ｂ）の積層体を加熱して接合することによって接合部８が形成された状態を表す図である。
図１（ａ）に示される半導体素子１は、半導体ウェハ上に、密着性向上膜２、Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５を蒸着によって順次形成した後、半導体ウェハをダイシングすることによって得ることができる。
半導体ウェハの材料としては、特に限定されず、当該技術分野において公知のものを用いることができる。半導体ウェハの材料の例としては、Ｓｉ（シリコン）、ＧａＡｓ（ガリウム砒素）、ＳｉＣ（シリコンカーバイド）、ＧａＮ（窒化ガリウム）、ダイヤモンドなどが挙げられる。これらの中でも、高温動作が可能であり、次世代デバイスに有用なＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドバンドギャップ半導体が好ましく、ＳｉＣが特に好ましい。
半導体ウェハ上に形成される密着性向上膜２としては、半導体ウェハとＰｔ膜３との間の密着性を向上させ得る金属膜であれば特に限定されず、当該技術分野において公知の金属膜を用いることができる。密着性向上膜２の例としては、Ｔｉ膜、Ｃｒ膜が挙げられる。例えば、Ｔｉ膜は、Ｓｉとの間でＴｉＳｉを形成し、ＳｉＣとの間でＴｉＳｉ又はＴｉＣを形成することができるため、半導体ウェハとの間の密着性が向上する。ここで、本明細書において「Ｔｉ膜」とは、Ｔｉを主成分とする金属膜を意味し、好ましくはＴｉを９９質量％以上含み、残部が不可避的不純物である金属膜を意味する。また、本明細書において「Ｃｒ膜」とは、Ｃｒを主成分とする金属膜を意味し、好ましくはＣｒを９９質量％以上含み、残部が不可避的不純物である金属膜を意味する。
密着性向上膜２の厚さは、半導体ウェハとＰｔ膜３との間の密着性を向上させ得る範囲であれば特に限定されず、一般的には１００ｎｍ程度である。
密着性向上膜２上に形成されるＰｔ膜３及びＳｎ膜４は、接合の際に接合部８を形成する金属膜である。ここで、本明細書において「Ｐｔ膜３」とは、Ｐｔを主成分とする金属膜を意味し、好ましくはＰｔを９９質量％以上含み、残部が不可避的不純物である金属膜を意味する。また、本明細書において「Ｓｎ膜４」とは、Ｓｎを主成分とする金属膜を意味し、好ましくはＳｎを９９質量％以上含み、残部が不可避的不純物である金属膜を意味する。
Ｓｎ膜４上に形成されるＡｕ膜５は、接合前に下地膜（Ｐｔ膜３及びＳｎ膜４）の酸化又は硫化を防止するために形成されており、また、接合の際に接合部８を形成する金属膜である。ここで、本明細書において「Ａｕ膜５」とは、Ａｕを主成分とする金属膜を意味し、好ましくはＡｕを９９質量％以上含み、残部が不可避的不純物である金属膜を意味する。
Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５からなる金属積層膜において、Ｐｔ膜３の含有量は、５質量％以上１０質量％未満、好ましくは５質量％以上９質量％以下である。Ｐｔ膜３の含有量が５質量％未満であると、接合部８を高融点化することができず、２５０℃の高温に耐えることができない。一方、Ｐｔ膜３の含有量が１０質量％を超えると、ＰｔがＳｎと硬くて脆弱な合金層を形成し易くなる。その結果、接合部８の応力緩和性が乏しくなり、接合部８の接合信頼性が低下する。
ここで、金属積層膜における各膜の含有量は、蒸着によって形成される各膜の密度（ｇ／ｃｍ3）を予め求めておき、形成された各膜（ｃｍ3）の厚さから各膜の質量（ｇ）を算出した後、各膜の質量を金属積層膜の質量で除することによって算出することができる。
金属積層膜におけるＡｕ膜５の含有量は、５１質量％以上７５質量％未満、好ましくは５１質量％以上７３質量％以下である。Ａｕ膜５の含有量が５１質量％未満であると、接合部８を高融点化することができず、２５０℃の高温に耐えることができない。一方、Ａｕ膜５の含有量が７５質量％を超えると、ＡｕがＳｎと硬くて脆弱な合金層を形成し易くなる。その結果、接合部８の応力緩和性が乏しくなり、接合部８の接合信頼性が低下する。
金属積層膜におけるＳｎ膜４の含有量は、残部、好ましくは１９質量％以上４４質量％以下である。
Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５の厚さは、金属積層膜における各膜の含有量が上記の範囲となるようにすれば特に限定されない。一般には、Ｐｔ膜３の厚さは、０．２μｍ以上０．９μｍ以下である。また、Ｓｎ膜４の厚さは５μｍ以上１１μｍ以下である。また、Ａｕ膜５の厚さは３μｍ以上９μｍ以下である。
金属積層膜の厚さ（Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５の合計の厚さ）は、特に限定されないが、好ましくは５μｍ以上１５μｍ以下である。このような厚さの金属積層膜を形成することにより、金属積層膜を蒸着した半導体ウェハをチッピングなどの不良なしにダイシングすることができるため、量産性が向上する。
半導体ウェハ上に、密着性向上膜２、Ｐｔ膜３、Ｓｎ膜４及びＡｕ膜５を蒸着する方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。蒸着方法の例としては、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）が挙げられる。蒸着の条件は、使用する蒸着方法及び装置に応じて適宜設定すればよい。例えば、各金属の蒸着レートを予め求めておき、各膜の厚さ又は含有量に応じて、蒸着レートから蒸着時間を算出すればよい。
なお、Ｓｎ膜４は、Ｓｎを主成分とする半田材料を用いて形成してもよい。また、各金属膜は、蒸着による成膜後に室温から２００℃の温度範囲で任意の時間加熱処理してもよい。このような加熱処理を行うことにより、アモルファス（非晶質）状態の金属の一部が結晶化して、成膜時に金属膜に生じた内部歪みを除去することができると共に、隣接する金属膜間で金属拡散反応が生じるため、隣接する金属膜間の密着強度を高めることができる。
半導体ウェハをダイシングする方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。具体的には、レーザー、ブレードなどを用いて所定の大きさにダイシングすればよい。
他方、図１（ａ）に示されるように、基板６上には、Ｎｉ膜７及びＡｕ膜５が順次形成される。
基板６としては、特に限定されず、半導体素子１との接合が要求される様々な部材であり得る。基板６の例としては、ＤＢＣ基板などの回路基板、金属板、セラミックス板などが挙げられる。
基板６上に形成されるＮｉ膜７は、接合部８と接合するために必要な金属膜である。ここで、本明細書において「Ｎｉ膜７」とは、Ｎｉを主成分とする金属膜を意味し、好ましくはＮｉを９９質量％以上含み、残部が不可避的不純物である金属膜を意味する。
Ｎｉ膜７の厚さは、接合部８と接合が可能な範囲であれば特に限定されず、一般的には０．２μｍ以上５．０μｍ以下である。
Ｎｉ膜７上に形成されるＡｕ膜５は、接合前に下地膜（Ｎｉ膜７）の酸化又は硫化を防止するために形成されており、また、接合の際に接合部８を形成する金属膜である。
Ａｕ膜５の厚さは、下地膜（Ｎｉ膜７）の酸化又は硫化を防止し得る範囲であれば特に限定されず、一般的には０．２μｍ以上５．０μｍ以下である。
各金属膜が形成された半導体素子１及び基板６は、図１（ｂ）に示すように、半導体素子１上に形成されたＡｕ膜５と基板６上に形成されたＡｕ膜５とを向い合せるようにして積層させた後、加熱して接合することによって接合部８を形成する。
積層方法及び加熱方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。例えば、ホットプレート上に、各金属膜が形成された基板６を配置し、その上に各金属膜が形成された半導体素子１を積層した後、ホットプレートを加熱すればよい。
加熱条件としては、使用する加熱装置、各金属膜の厚さなどに応じて適宜設定すればよく、特に限定されない。一般的には、２２０℃以上３５０℃以下の温度に１分間加熱すればよい。
接合部８の形成後、加熱を停止し、冷却することによって半導体装置を得ることができる。冷却は、強制的に冷却する必要はなく、自然冷却させればよい。
本実施の形態の半導体装置の製造方法では、蒸着によって半導体素子１及び基板６上に各膜を形成しているため、印刷などの方法に比べて、均一且つ薄く膜を形成することができ、生産安定性が高い。また、半導体ウェハ上に蒸着することによって各膜を形成しているため、１個当たりの半導体素子１にかかる蒸着コストを低減することができる。
また、Ａｕ膜５を最表面に形成した半導体素子１及び基板６を用いているため、半導体素子１と基板６とを接合する際において、Ａｕ膜５の下地膜の酸化又は硫化を防止することができる。したがって、半導体素子１と基板６とを接合する際、加熱を大気雰囲気中で行うことができ、高価な加熱炉などが要求されない。
さらに、接合の際、加熱するだけで、半導体素子１上に形成されたＰｔ膜３、Ｓｎ膜４及びＡｕ膜５、並びに基板６上に形成されたＡｕ膜５及び一部のＮｉ膜７が固溶し、２５０℃の高温に耐え得る接合信頼性に優れた接合部８を形成することができる。具体的には、Ｓｎ中に、Ｓｎよりも融点の高いＡｕ及びＰｔが拡散して固溶し、Ｓｎの融点（２３２℃）よりも融点が高い接合部８が形成される。そのため、加圧などを行う必要もなく、半導体装置の量産性が向上する。
上記のようにして製造される半導体装置は、図１（ｃ）に示すように、基板６と半導体素子１との間が接合部８を介して接合されており、基板６と接合部８との間にＮｉ膜７、半導体素子１と接合部８との間に密着性向上膜２が形成されている。
接合部８は、Ｐｔ、Ａｕ及びＳｎを含む合金層である。また、接合部８は、Ｎｉ膜７の一部が固溶するため、Ｎｉをさらに含む。
接合部８において、Ｐｔの含有量は４．６質量％以上８．４質量％未満であり、Ａｕの含有量は４６．８質量％以上６８．３質量％未満であり、Ｓｎの含有量は１６．５質量％以上４０．５質量％未満である。上記成分の含有量が上記範囲外であると、接合部８の接合信頼性が低下する。なお、接合部８におけるＮｉの含有量は、特に限定されないが、好ましくは５質量％以上８．５質量％以下である。
なお、接合部８の組成（各成分の含有量）は、接合部８を切断し、その断面をエネルギー分散型Ｘ線（ＥＤＳ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析することによって求めることができる。
以下、実施例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。
（実施例１〜１０及び比較例１〜１２）
８インチのＳｉＣウェハ上に、Ｔｉ膜、Ｐｔ膜、Ｓｎ膜及びＡｕ膜をＰＶＤ（物理蒸着）によって順次形成した。ここで、Ｔｉ膜の厚さは１００ｎｍとし、Ｐｔ膜、Ｓｎ膜及びＡｕ膜は表１に示す厚さとした。なお、各膜の厚さは、蒸着時間を調整することによって制御した。その後、ＳｉＣウェハにダイヤモンドブレードを押し当てながら切削加工を行うことによって□１０ｍｍにダイシングし、半導体素子を得た。このとき、ダイシングによって、チッピングなどの不良が生じないことを確認した。また、ＰＶＤによって形成されるＰｔ膜、Ｓｎ膜及びＡｕ膜の密度を予め測定し（Ｐｔ膜２１．４５ｇ／ｃｍ3、Ｓｎ膜７．３０ｇ／ｃｍ3、Ａｕ膜１９．３２ｇ／ｃｍ3）、表１に示す各膜の厚さから各膜の質量を算出した後、Ｐｔ膜、Ｓｎ膜及びＡｕ膜からなる金属積層膜における各膜の含有量を算出した。その結果を表１に示す。
Figure 0006289756
次に、Ｓｉ3Ｎ4板の両面にＣｕ板がＡｇを主成分とするロウ材によって接合されたＤＢＣ基板（Ｓｉ3Ｎ4板：厚さ０．３２ｍｍ、サイズ□２１ｍｍ、Ｃｕ板：厚さ０．８ｍｍ、サイズ□２０ｍｍ）上に、Ｎｉ膜及びＡｕ膜をＰＶＤによって順次形成した。ここで、Ｎｉ膜の厚さは１０００ｎｍとし、Ａｕ膜の厚さは５００ｎｍとした。
次に、２８０℃に加熱されたホットプレート上に、Ｎｉ膜及びＡｕ膜が形成されたＤＢＣ基板を載せた後、Ｔｉ膜、Ｐｔ膜、Ｓｎ膜及びＡｕ膜が形成された半導体素子をＤＢＣ基板と積層させた。このとき、半導体素子上に形成されたＡｕ膜とＤＢＣ基板上に形成されたＡｕ膜とを向い合せるようにして積層させた。そして、大気雰囲気中、無加圧下で積層体を１０秒間放置して接合させた。その後、積層体をホットプレートから除去し、自然冷却させた。
上記で得られた各サンプルについて、接合部の組成、初期接合性及び接合信頼性を評価した。
接合部の組成は、接合部を切断し、その断面をエネルギー分散型Ｘ線（ＥＤＳ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析することによって求めた。この分析は、接合部の５ヶ所で行い、平均値を結果として示した。この分析によって得られた接合部の組成（Ｐｔ、Ａｕ、Ｓｎ及びＮｉの含有量）を表２に示す。
初期接合性は、接合部のボイド発生状況を非破壊検査装置である超音波探傷装置（ＳＡＴ：Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ)にて測定し、得られた画像を２値化して空隙率を算出した。この評価では、各実施例及び各比較例において、評価サンプル数を３０とし、全てのサンプルの空隙率が５％以下であった場合を〇、全てのサンプルのうち１つでも空隙率が５％よりも大きかった場合を×とした。この結果を表２に示す。
接合信頼性は、温度サイクル試験として、冷熱衝撃試験機を用いて−５５℃（１５分保持）〜２５０℃（１５分保持）の間を繰り返し往復させて実施し、６００サイクル後に超音波探傷装置（ＳＡＴ）によってサンプルの端部に発生するクラック長さを測定した。具体的には、図２に示すように、得られたＳＡＴ像に対して対角線を引き、対角線に沿ったクラック１０（白色で表される）の長さを測定した。測定は、各実施例及び各比較例において、評価サンプル数を３０とし、全てのサンプルの最大クラック長さＤが１ｍｍ以下であった場合を〇、全てのサンプルのうち１つでも最大クラック長さＤが１ｍｍよりも大きかった場合を×とした。この結果を表２に示す。
Figure 0006289756
表２に示されるように、実施例１〜１０のサンプルは、初期接合性及び接合信頼性に優れた接合部を有していたのに対し、比較例１〜１２のサンプルは、接合部の接合信頼性が不十分であった。
以上の結果からわかるように、本発明によれば、量産性が高く且つ２５０℃の高温においても接合信頼性に優れた半導体装置及びその製造方法を提供することができる。
なお、上記においては、半導体素子と基板との接合について説明したが、本発明における接合方法は、半導体素子と基板との場合に限らず、様々な用途への適用も可能である。具体的には、磁性体を金属板に接合する場合にも、この接合を適用することができる。また、気密パッケージのようなアウトガスを極端に嫌う用途において、その気密封止部にこの接合を適用することもできる。
本国際出願は、２０１６年７月４日に出願した日本国特許出願第２０１６−１３２３２１号に基づく優先権を主張するものであり、これらの日本国特許出願の全内容を本国際出願に援用する。
１ 半導体素子、２ 密着性向上膜、３ Ｐｔ膜、４ Ｓｎ膜、５ Ａｕ膜、６ 基板、７ Ｎｉ膜、８ 接合部、１０ クラック、Ｄ 最大クラック長さ。

Claims (9)

  1. 半導体ウェハ上に、密着性向上膜、Ｐｔ膜、Ｓｎ膜及びＡｕ膜を蒸着によって順次形成する工程であって、前記Ｐｔ膜、前記Ｓｎ膜及び前記Ａｕ膜からなる金属積層膜において、前記金属積層膜の全質量を１００質量％としたときに、前記Ｐｔ膜が５質量％以上１０質量％未満、前記Ａｕ膜が５１質量％以上７５質量％未満、前記Ｓｎ膜が残部である工程と、
    前記半導体ウェハをダイシングして半導体素子を得る工程と、
    基板上にＮｉ膜及びＡｕ膜を蒸着によって順次形成する工程と、
    前記半導体素子上に形成された前記Ａｕ膜と前記基板上に形成された前記Ａｕ膜とを向い合せて積層した後、加熱して接合する工程と
    を含む半導体装置の製造方法。
  2. 前記密着性向上膜がＴｉ膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金属積層膜の厚さが５μｍ以上１５μｍ以下であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記半導体ウェハがＳｉＣウェハであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記基板がＤＢＣ基板であることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 基板と半導体素子との間が接合部を介して接合された半導体装置であって、
    前記基板と前記接合部との間にＮｉ膜、前記半導体素子と前記接合部との間に密着性向上膜が形成されており、
    前記接合部の全質量を１００質量％としたときに、前記接合部は、４６．８質量％以上６８．３質量％未満のＡｕと、１６．５質量％以上４０．５質量％未満のＳｎと、４．６質量％以上８．３質量％以下のＰｔと、残部がＮｉを含むことを特徴とする半導体装置。
  7. 前記密着性向上膜がＴｉ膜であることを特徴とする請求項６に記載の半導体装置。
  8. 前記半導体素子の構成部材である半導体ウェハ材料がＳｉＣであることを特徴とする請求項６又は７に記載の半導体装置。
  9. 前記基板がＤＢＣ基板であることを特徴とする請求項６〜８のいずれか一項に記載の半導体装置。
JP2017525648A 2016-07-04 2016-12-13 半導体装置及びその製造方法 Active JP6289756B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016132321 2016-07-04
JP2016132321 2016-07-04
PCT/JP2016/087071 WO2018008168A1 (ja) 2016-07-04 2016-12-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP6289756B1 true JP6289756B1 (ja) 2018-03-07
JPWO2018008168A1 JPWO2018008168A1 (ja) 2018-07-12

Family

ID=60912034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017525648A Active JP6289756B1 (ja) 2016-07-04 2016-12-13 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US10468375B2 (ja)
JP (1) JP6289756B1 (ja)
CN (1) CN109478517B (ja)
DE (1) DE112016006934B4 (ja)
WO (1) WO2018008168A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110751A (ja) * 1986-10-29 1988-05-16 Sony Corp 半田電極の形成方法
JP2000288770A (ja) * 1999-03-31 2000-10-17 Kyocera Corp ＡｕＳｎ多層ハンダ
JP2009004487A (ja) * 2007-06-20 2009-01-08 Stanley Electric Co Ltd 基板接合方法及び半導体装置
JP2010099726A (ja) * 2008-10-27 2010-05-06 Seiko Epson Corp ろう材及びデバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978052A (en) * 1986-11-07 1990-12-18 Olin Corporation Semiconductor die attach system
WO1996002941A1 (en) * 1994-07-19 1996-02-01 Johnson Matthey Electronics, Inc. Metal cover for ceramic package and method of making same
KR100919170B1 (ko) * 2004-03-24 2009-09-28 가부시끼가이샤 도꾸야마 소자 접합용 기판 및 그 제조 방법
US7288438B2 (en) 2005-04-28 2007-10-30 Intel Corporation Solder deposition on wafer backside for thin-die thermal interface material
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US20080038871A1 (en) * 2006-08-10 2008-02-14 George Liang-Tai Chiu Multipath soldered thermal interface between a chip and its heat sink
JP2012028613A (ja) 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
TWI506816B (zh) 2010-07-30 2015-11-01 Dowa Electronics Materials Co Semiconductor device and method for manufacturing semiconductor element
JP5664028B2 (ja) 2010-08-31 2015-02-04 富士通株式会社 電子装置の製造方法
JP5518211B2 (ja) * 2010-11-16 2014-06-11 三菱電機株式会社 半導体素子、半導体装置及び半導体素子の製造方法
JP5138827B1 (ja) * 2012-03-23 2013-02-06 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品
SG11201401482UA (en) * 2012-10-09 2014-06-27 Alpha Metals Lead-free and antimony-free tin solder reliable at high temperatures
JP6029756B2 (ja) 2013-07-10 2016-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP5877276B2 (ja) 2013-10-07 2016-03-02 古河電気工業株式会社 接合構造および電子部材接合構造体
JP6102953B2 (ja) 2015-01-16 2017-03-29 マツダ株式会社 車両のサブフレーム構造
DE102015105666A1 (de) 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110751A (ja) * 1986-10-29 1988-05-16 Sony Corp 半田電極の形成方法
JP2000288770A (ja) * 1999-03-31 2000-10-17 Kyocera Corp ＡｕＳｎ多層ハンダ
JP2009004487A (ja) * 2007-06-20 2009-01-08 Stanley Electric Co Ltd 基板接合方法及び半導体装置
JP2010099726A (ja) * 2008-10-27 2010-05-06 Seiko Epson Corp ろう材及びデバイス

Also Published As

Publication number Publication date
JPWO2018008168A1 (ja) 2018-07-12
DE112016006934T5 (de) 2019-03-14
US20190221540A1 (en) 2019-07-18
CN109478517A (zh) 2019-03-15
DE112016006934B4 (de) 2020-01-23
CN109478517B (zh) 2020-02-21
WO2018008168A1 (ja) 2018-01-11
US10468375B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
JP5675525B2 (ja) 半導体装置の製造方法及び半導体装置
EP3093882B1 (en) Electronic circuit device
JP4104253B2 (ja) 基板一体型構造体
JPH08255973A (ja) セラミックス回路基板
JP4360847B2 (ja) セラミック回路基板、放熱モジュール、および半導体装置
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP5786569B2 (ja) パワーモジュール用基板の製造方法
JP6786090B2 (ja) 放熱板材
US20220359340A1 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
JP2019081690A (ja) 接合体、及び、絶縁回路基板
JP2009094385A (ja) 半導体装置およびその製造方法
JP6289756B1 (ja) 半導体装置及びその製造方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP2016082224A (ja) 放熱基板と、それを使用した半導体用モジュール
JP3794454B2 (ja) 窒化物セラミックス基板
JP2015072959A (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
KR102340798B1 (ko) 열전 소자 및 이를 포함하는 열전 모듈
JP2021095327A (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP5955183B2 (ja) 半導体素子のダイボンド接合構造及び半導体素子のダイボンド接合方法
JP2020145335A (ja) 回路基板の製造方法
CN112739485A (zh) 金属接合体和金属接合体的制造方法以及半导体装置和波导路
CN112997284A (zh) 接合结构体、半导体装置及其制造方法
JP6784863B1 (ja) 放熱板
JP2021158171A (ja) 熱電変換素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6289756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250