DE112016006934T5 - Halbleitereinheit und Verfahren zur Herstellung derselben - Google Patents

Halbleitereinheit und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112016006934T5
DE112016006934T5 DE112016006934.0T DE112016006934T DE112016006934T5 DE 112016006934 T5 DE112016006934 T5 DE 112016006934T5 DE 112016006934 T DE112016006934 T DE 112016006934T DE 112016006934 T5 DE112016006934 T5 DE 112016006934T5
Authority
DE
Germany
Prior art keywords
layer
mass
substrate
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016006934.0T
Other languages
English (en)
Other versions
DE112016006934B4 (de
Inventor
Koji Yamazaki
Tomoaki Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016006934T5 publication Critical patent/DE112016006934T5/de
Application granted granted Critical
Publication of DE112016006934B4 publication Critical patent/DE112016006934B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitereinheit der vorliegenden Erfindung weist die folgenden Schritte auf: sequentielles Bilden einer Haftverbesserungsschicht (2), einer Pt-Schicht (3), einer Sn-Schicht (4) und einer Au-Schicht (5) auf einem Halbleiterwafer durch eine Gasphasenabscheidung; Vereinzeln des Halbleiterwafers in Chips, um ein Halbleiterelement (1) zu erhalten; sequentielles Bilden einer Ni-Schicht (7) und einer Au-Schicht (5) auf einem Substrat (6) durch Gasphasenabscheidung; sowie Laminieren des Halbleiterelements (1) und des Substrats (6) derart, dass die Au-Schicht (5), die auf dem Halbleiterelement (1) ausgebildet ist, und die Au-Schicht (5), die auf dem Substrat (6) ausgebildet ist, einander gegenüberliegen, gefolgt von einem Verbinden des Halbleiterelements (1) und des Substrats (6) durch Erwärmen. Eine laminierte Metallschicht, die aus der Pt-Schicht (3), der Sn-Schicht (4) und der Au-Schicht (5) gebildet ist, weist 5 Massen% oder mehr und weniger als 10 Massen% der Pt-Schicht (3) und 51 Massen% oder mehr und weniger als 75 Massen% der Au-Schicht (5) auf, wobei der Rest aus der Sn-Schicht (4) besteht.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit sowie auf ein Verfahren zur Herstellung einer solchen Halbleitereinheit.
  • STAND DER TECHNIK
  • In den letzten Jahren gibt es zunehmende Forderungen hinsichtlich der Zuverlässigkeit bei Halbleitereinheiten, in denen ein Halbleiterelement auf einem Substrat montiert ist. Insbesondere gibt es eine starke Nachfrage nach einer Erhöhung der Zuverlässigkeit eines Verbindungsbereichs (auf die im Folgenden als eine „Verbindungszuverlässigkeit“ Bezug genommen wird) zwischen dem Halbleiterelement und dem Substrat, die einen großen Unterschied in Bezug auf die thermischen Ausdehnungskoeffizienten aufweisen.
  • Im Allgemeinen hat man bisher Silicium (Si) oder Galliumarsenid (GaAs), die eine Betriebstemperatur von 100 °C bis 125 °C aufweisen, für Halbleiterelemente verwendet. Es ist erforderlich, dass ein Verbindungsmaterial, das für den Verbindungsbereich zwischen dem Halbleiterelement und dem Substrat zu verwenden ist, eine Rissbeständigkeit gegenüber wiederholten thermischen Spannungen aufweist, die aus den Unterschieden zwischen dem Halbleiterelement und dem Substrat in Bezug auf die thermischen Ausdehnungskoeffizienten resultieren, dass es eine solche Wärmebeständigkeit (einen hohen Schmelzpunkt) aufweist, dass es auf eine Mehrstufen-Verbindung zum Zeitpunkt einer Montage geeignet reagiert, und dass es Eigenschaften dahingehend aufweist, dass es die Halbleitereinheit nicht verunreinigt.
  • Um derartigen Anforderungen zu genügen, wird zum Beispiel hauptsächlich ein Blei enthaltendes Lot, das als 95Pb-5Sn-Lot typisiert ist (das 95 Massen% Pb und 5 Massen% Sn enthält) für das Verbindungsmaterial verwendet, wenn Si für das Halbleiterelement verwendet wird. Alternativ wird zum Beispiel hauptsächlich ein Au enthaltendes Lot, das als 80Au-20Sn typisiert ist (das 80 Massen% Au und 20 Massen% Sn enthält) für das Verbindungsmaterial verwendet, wenn GaAs für das Halbleiterelement verwendet wird.
  • Ein 95Pb-5Sn-Lot, das große Mengen an schädlichem Blei (Pb) enthält, bringt unter dem Gesichtspunkt der Reduzierung der Umweltbelastung ein Problem mit sich. Darüber hinaus wird unter dem Gesichtspunkt ansteigender Preise für Edelmetalle und ihrer begrenzten Reserven nachdrücklich die Entwicklung von Alternativen zu dem 80Au-20Sn-Lot verlangt.
  • Darüber hinaus hat man unter dem Gesichtspunkt einer Energieeinsparung engagiert Halbleitereinheiten, die Siliciumcarbid (SiC) und Galliumnitrid (GaN) für Halbleiterelemente verwenden, als Einheiten der nächsten Generation entwickelt. Diese Halbleitereinheiten weisen unter dem Gesichtspunkt der Reduzierung von Energieverlusten jeweils eine Betriebstemperatur von 175 °C oder eine höhere Temperatur auf, und die Betriebstemperatur soll in der Zukunft auf 250 °C erhöht werden.
  • Um auf eine derartige hohe Betriebstemperatur zu reagieren, hat man die Aufmerksamkeit auf ein sinterbares Metall oder ein Verbindungsmaterial gerichtet, das als Metallpaste bezeichnet wird, die Metallpartikel mit Nano-Abmessungen oder Mikro-Abmessungen und ein organisches Lösungsmittel enthält (siehe zum Beispiel die beiden Patentdokumente 1 und 2). Bei dem Verbindungsmaterial wird das organische Lösungsmittel zum Zeitpunkt einer Wärmebehandlung zersetzt, und somit werden die Metallpartikel miteinander gesintert und bilden einen Verbindungsbereich.
  • Nach dem Sintern (dem Verbinden) weist der Verbindungsbereich eine Temperaturgrenze auf, die mit dem Schmelzpunkt der Metallpartikel vergleichbar ist (z.B. 960 °C im Fall von Silber). Das organische Lösungsmittel wird in Abhängigkeit von der Art des organischen Lösungsmittels bei etwa 200 °C bis etwa 300 °C zersetzt. Daher können zu verbindende Objekte bei einer Temperatur miteinander verbunden werden, bei der die Objekte nicht verschlechtert werden. Ferner kann nach dem Verbinden eine hohe Wärmebeständigkeit erzielt werden.
  • Für die Metallpartikel wird unter dem Gesichtspunkt von Wärmeabgabe-Eigenschaften, der Oxidationsbeständigkeit und der Kosten im Allgemeinen Silber verwendet. Außer Silber werden Gold, Kupfer oder Nickel für die Metallpartikel verwendet. Gold, Kupfer und Nickel sind jedoch in Bezug auf die Kosten, in Bezug auf eine Reduktion der Sinterdichte aufgrund von Oxidation beziehungsweise in Bezug auf eine Reduktion der Sinterdichte aufgrund von Oxidation und Wärmeabgabe-Eigenschaften schlechter als Silber.
  • Silber ist jedoch ein Metall, das sich leicht mit Schwefel verbindet (geschwefelt wird). Wenngleich eine Fertigungsanlage für Halbleitereinheiten einen Reinraum aufweist, bei dem es sich um einen Bereich handelt, in dem Temperatur und Feuchtigkeit überwacht und gesteuert werden, ist die Luftumgebung in Entwicklungsländern schlecht, und bisweilen verbindet sich Silber aufgrund von Kraftfahrzeugabgasen oder dergleichen mit Schwefel (wird geschwefelt) und verfärbt sich, bevor ein Element in einen Reinraum verbracht wird.
  • Wenn ein Reinraum eine unzureichende Konstruktion aufweist, verbindet sich Silber darüber hinaus nach einer Beeinflussung durch die Luftumgebung auch in dem Reinraum mit Schwefel (wird geschwefelt) oder wird oxidiert, was zu einer beträchtlichen Reduktion der Ausbeute bei einer Massenfertigung führt.
  • Im Hinblick auf das Vorstehende hat man als ein Verbindungsmaterial, das frei von Silber ist und einen Verbindungsbereich mit einer hohen Temperaturgrenze bildet, ein Verbindungsmaterial vorgeschlagen, das Au und Sn als Hauptkomponenten enthält und zu dem ein Metall hinzugefügt wird, zum Beispiel Pt (siehe zum Beispiel das Patentdokument 3).
  • Es gibt indessen auch eine Forderung nach einer Verbesserung von Massenfertigungseigenschaften von Halbleitereinheiten. Hier ist damit, dass eine Halbleitereinheit gute Massenfertigungseigenschaften aufweist, in der Hauptsache gemeint, dass bei der Herstellung der Halbleitereinheiten eine Anlage im Zusammenhang mit einem Verbindungsvorgang einfach ist, eine Lagerung eines Elements leicht ist, die Anzahl von Schritten gering ist und die Taktzeit kurz ist.
  • Die Massenfertigungseigenschaften von Halbleitereinheiten sind von der Form des zu verwendenden Verbindungsmaterials abhängig. Allgemein sind Pastenformen, Folienformen, Flächenkörperformen oder dergleichen als Formen eines Verbindungsmaterials bekannt.
  • Ein Verbindungsmaterial in der Form einer Paste enthält ein Flussmittel, und infolgedessen kann der Verbindungsvorgang in einer atmosphärischen Atmosphäre durchgeführt werden. Das Verbindungsmaterial in der Form einer Paste enthält jedoch ein Lösungsmittel, und infolgedessen muss es in einer Kühlanlage gelagert werden. Ferner sind eine Druckeinrichtung für ein Drucken des Verbindungsmaterials in der Form einer Paste und ein Druckschritt erforderlich, der die Verwendung der Druckeinrichtung einschließt.
  • Daher ist jedes Mal, wenn sich die Abmessung des Halbleiterelements ändert, eine fest zugeordnete Druckplatte oder dergleichen erforderlich. Auch wenn das Verbindungsmaterial in der Form einer Paste selbst geringe Kosten aufweist, sind darüber hinaus die Gesamtkosten aufgrund der Steuerung des Druckschritts und der Verwendung der Druckeinrichtung erhöht. Darüber hinaus weist ein Verbindungsbereich, der durch eine Verwendung des Verbindungsmaterials in der Form einer Paste erhalten wird, im Allgemeinen eine geringe Wärmebeständigkeit auf, und infolgedessen muss die Dicke des Verbindungsbereichs vergrößert werden, um Scherspannungen zu relaxieren, die aus den Unterschieden zwischen Elementen in Bezug auf den thermischen Ausdehnungskoeffizienten entstehen.
  • Wenn jedoch die Dicke des Verbindungsbereichs vergrößert wird, besteht die Neigung, dass Hohlräume in dem Verbindungsbereich erzeugt werden, und außerdem werden Wärmeabgabe-Eigenschaften verschlechtert. Wenn ein Verbindungsmaterial verwendet wird, wie es in deim Patentdokument 1 beschrieben ist, wird ein Verbindungsbereich erzielt, der eine sehr gute Wärmebeständigkeit aufweist.
  • Um jedoch die Verbindungszuverlässigkeit zu erhöhen und die Wärmeabgabe-Eigenschaften zu verbessern, muss die Dichte der Metallpartikel durch eine Beaufschlagung mit Druck erhöht werden. Dementsprechend ist ein kostenintensiver Hochtemperatur-Ofen mit einem Druckbeaufschlagungs-Mechanismus erforderlich, was zu einer Erhöhung der Kosten führt.
  • Wenn ein Verbindungsmaterial in der Form einer Folie oder der Form eines Flächenkörpers verwendet wird, kann ein Verbindungsvorgang lediglich mit einem einfachen Montagevorgang ohne die Notwendigkeit für einen Druckschritt durchgeführt werden. Es ist jedoch eine Montageeinrichtung für eine Durchführung des Montagevorgangs erforderlich. Darüber hinaus ist das Verbindungsmaterial in der Form einer Folie oder der Form eines Flächenkörpers frei von einem Flussmittel, und demzufolge muss der Verbindungsvorgang in einem reduzierenden Gas durchgeführt werden, was aufgrund der Verwendung eines kostenintensiven Hochtemperatur-Ofens für eine Verwendung mit einem reduzierenden Gas zu einer Erhöhung der Gesamtkosten führt.
  • Ein Verfahren zur Bildung einer Verbindungsschicht durch eine Gasphasenabscheidung kann indessen die Notwendigkeit für das Montieren oder Drucken des Verbindungsmaterials eliminieren und kann demzufolge eine Verringerung der Anzahl von Schritten erreichen. Wenngleich darüber hinaus der Eindruck besteht, dass eine Gasphasenabscheidung höhere Kosten hervorruft als beim Drucken, sind die Kosten pro Halbleiterelement im Vergleich zu jenen im Fall des Druckens günstig, wenn die Gasphasenabscheidung in einer Stufe bei einer Massenfertigung durchgeführt wird. Darüber hinaus weist die Gasphasenabscheidung außerdem Vorteile in Bezug auf geringere Schwankungen der Schichtdicke und eine hohe Stabilität auf.
  • LITERATURLISTE
  • Patentdokumente
    • Patentdokument 1: JP 2012-54 358 A
    • Patentdokument 2: JP 2012-28 613 A
    • Patentdokument 3: JP 2010-99 726 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Technisches Problem
  • Die vorliegende Erfindung wurde konzipiert, um die vorstehend erwähnten Probleme zu lösen, und die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitereinheit anzugeben, die gute Massenfertigungseigenschaften aufweist und auch bei einer hohen Temperatur von 250 °C eine sehr gute Verbindungszuverlässigkeit aufweist, sowie ein Verfahren zur Herstellung von solchen Halbleitereinheiten anzugeben.
  • Lösung für das Problem
  • Die Erfinder der vorliegenden Erfindung haben unter dem Gesichtspunkt der Massenfertigungseigenschaften die Aufmerksamkeit auf ein Verfahren zur Bildung einer Verbindungsschicht durch Verdampfung gerichtet und haben im Ergebnis festgestellt, dass sämtliche der vorstehend erwähnten Probleme gelöst werden können, wenn eine spezifische, für das Verfahren durch Gasphasenabscheidung optimierte Verbindungsschicht gebildet wird, gefolgt von einem Verbinden durch Erwärmen. So wurde die vorliegende Erfindung erzielt.
  • Das heißt, gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitereinheit angegeben, das die folgenden Schritte umfasst:
    • sequentielles Bilden einer Haftverbesserungsschicht, einer Pt-Schicht, einer Sn-Schicht sowie einer Au-Schicht auf einem Halbleiterwafer durch eine Gasphasenabscheidung, so dass eine laminierte Metallschicht, die aus der Pt-Schicht, der Sn-Schicht und der Au-Schicht gebildet ist, 5 Massen% oder mehr und weniger als 10 Massen% der Pt-Schicht und 51 Massen% oder mehr und weniger als 75 Massen% der Au-Schicht aufweist, wobei der Rest aus der Sn-Schicht besteht;
    • Vereinzeln des Halbleiterwafers in Chips, um ein Halbleiterelement zu erhalten; sequentielles Bilden einer Ni-Schicht und einer Au-Schicht auf einem Substrat durch eine Gasphasenabscheidung; sowie
    • Laminieren des Halbleiterelements und des Substrats derart, dass die Au-Schicht, die auf dem Halbleiterelement gebildet wird, und die Au-Schicht, die auf dem Substrat gebildet wird, einander gegenüberliegen, gefolgt von einem Verbinden des Halbleiterelements und des Substrats durch Erwärmen.
  • Ferner wird gemäß einer Ausführungsform der vorliegenden Erfindung eine Halbleitereinheit angegeben, die ein Substrat und ein Halbleiterelement aufweist, die über einen Verbindungsbereich miteinander verbunden sind, wobei die Halbleitereinheit eine Ni-Schicht aufweist, die zwischen dem Substrat und dem Verbindungsbereich ausgebildet ist, und eine Haftverbesserungsschicht aufweist, die zwischen dem Halbleiterelement und dem Verbindungsbereich ausgebildet ist, und wobei der Verbindungsbereich 4,5 Massen% oder mehr und 9 Massen% oder weniger Pt, 46,8 Massen% oder mehr und 69 Massen% oder weniger Au, 16 Massen% oder mehr und 40,5 Massen% oder weniger Sn sowie 5 Massen% oder mehr und 8,5 Massen% oder weniger Ni aufweist.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung können eine Halbleitereinheit, die gute Massenfertigungseigenschaften aufweist und auch bei einer hohen Temperatur von 250 °C eine sehr gute Verbindungszuverlässigkeit aufweist, sowie ein Verfahren zur Herstellung der Halbleitereinheit angegeben werden.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine schematische Ansicht zur Darstellung eines Verfahrens zur Herstellung einer Halbleitereinheit gemäß einer ersten Ausführungsform;
    • 2 eine Ansicht zur Darstellung eines Evaluierungsverfahrens für die Verbindungszuverlässigkeit.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nunmehr werden eine Halbleitereinheit und ein Verfahren zur Herstellung der Halbleitereinheit gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Erste Ausführungsform
  • Gemäß einer ersten Ausführungsform weist ein Verfahren zur Herstellung einer Halbleitereinheit die folgenden Schritte auf: sequentielles Bilden einer Haftverbesserungsschicht, einer Pt-Schicht, einer Sn-Schicht sowie einer Au-Schicht auf einem Halbleiterwafer durch Gasphasenabscheidung; Vereinzeln des Halbleiterwafers in Chips, um ein Halbleiterelement zu erhalten; sequentielles Bilden einer Ni-Schicht und einer Au-Schicht auf einem Substrat durch eine Gasphasenabscheidung; sowie Laminieren des Halbleiterelements und des Substrats derart, dass die Au-Schicht, die auf dem Halbleiterelement gebildet wird, und die Au-Schicht, die auf dem Substrat gebildet wird, einander gegenüberliegen, gefolgt von einem Verbinden des Halbleiterelements und des Substrats durch Erwärmen.
  • 1 ist eine schematische Ansicht zur Darstellung des Verfahrens zur Herstellung einer Halbleitereinheit gemäß dieser Ausführungsform.
  • 1(a) ist eine Ansicht, um Folgendes darzustellen: ein Halbleiterelement 1, auf dem eine Haftverbesserungsschicht 2, eine Pt-Schicht 3, eine Sn-Schicht 4 sowie eine Au-Schicht 5 sequentiell gebildet sind; sowie ein Substrat 6, auf dem eine Ni-Schicht 7 sowie eine Au-Schicht 5 sequentiell gebildet sind. 1(b) ist eine Ansicht zur Darstellung eines Zustands, in dem die Au-Schicht 5, die auf dem Halbleiterelement 1 ausgebildet ist, und die Au-Schicht 5, die auf dem Substrat 6 ausgebildet ist, derart aufeinander laminiert sind, dass die Au-Schichten 5 einander gegenüberliegen. 1(c) ist eine Ansicht zur Darstellung eines Zustands, in dem ein Verbindungsbereich 8 gebildet wurde, indem ein Laminat von 1(b) einem Verbinden durch Erwärmen unterzogen wurde.
  • Das in 1(a) dargestellte Halbleiterelement 1 kann durch sequentielles Bilden der Haftverbesserungsschicht 2, der Pt-Schicht 3, der Sn-Schicht 4 sowie der Au-Schicht 5 auf einem Halbleiterwafer durch eine Gasphasenabscheidung, gefolgt von einem Vereinzeln des Halbleiterwafers in Chips erhalten werden.
  • Das Material für den Halbleiterwafer ist nicht speziell beschränkt, und es kann jedes beliebige, auf dem Fachgebiet bekannte Material verwendet werden. Beispiele des Materials für den Halbleiterwafer umfassen die folgenden Materialien: Si (Silicium), GaAs (Galliumarsenid), SiC (Siliciumcarbid), GaN (Galliumnitrid) sowie Diamant. Von diesen sind Halbleiter mit einer breiten Bandlücke bevorzugt, wie beispielsweise SiC, GaN und Diamant, die einen Betrieb bei einer hohen Temperatur ermöglichen und für Einheiten der nächsten Generation von Nutzen sind, und SiC ist besonders bevorzugt.
  • Für die Haftverbesserungsschicht 2, die auf dem Halbleiterwafer zu bilden ist, kann jede beliebige, auf dem Fachgebiet bekannte Metallschicht, die in der Lage ist, das Haftvermögen zwischen dem Halbleiterwafer und der Pt-Schicht 3 zu verbessern, ohne spezielle Beschränkung verwendet werden. Beispiele für die Haftverbesserungsschicht 2 weisen eine Ti-Schicht und eine Cr-Schicht auf. Die Ti-Schicht kann zum Beispiel TiSi mit Si bilden oder kann TiSi oder TiC mit SiC bilden, und somit wird das Haftvermögen an dem Halbleiterwafer verbessert.
  • Mit der „Ti-Schicht“, wie hier verwendet, ist eine Metallschicht gemeint, die Ti als eine Hauptkomponente enthält, und vorzugsweise ist eine Metallschicht gemeint, die 99 Massen% oder mehr Ti enthält, wobei der Rest aus unvermeidbaren Verunreinigungen besteht. Darüber hinaus ist mit der „Cr-Schicht“, wie hier verwendet, eine Metallschicht gemeint, die Cr als eine Hauptkomponente enthält, und vorzugsweise ist eine Metallschicht gemeint, die 99 Massen% oder mehr Cr enthält, wobei der Rest aus unvermeidbaren Verunreinigungen besteht.
  • Die Dicke der Haftverbesserungsschicht 2 ist nicht speziell beschränkt, solange die Dicke in einen Bereich fällt, in dem das Haftvermögen zwischen dem Halbleiterwafer und der Pt-Schicht 3 verbessert werden kann, und sie ist im Allgemeinen etwa gleich 100 nm.
  • Bei der Pt-Schicht 3 und der Sn-Schicht 4, die auf der Haftverbesserungsschicht 2 zu bilden sind, handelt es sich um Metallschichten, die den Verbindungsbereich 8 zum Zeitpunkt des Verbindens bilden. Mit der „Pt-Schicht 3“, wie hier verwendet, ist eine Metallschicht gemeint, die Pt als eine Hauptkomponente enthält, und vorzugsweise ist eine Metallschicht gemeint, die 99 Massen% oder mehr Pt enthält, wobei der Rest aus unvermeidbaren Verunreinigungen besteht.
  • Darüber hinaus ist mit der „Sn-Schicht 4“, wie hier verwendet, eine Metallschicht gemeint, die Sn als eine Hauptkomponente enthält, und vorzugsweise ist eine Metallschicht gemeint, die 99 Massen% oder mehr Sn enthält, wobei der Rest aus unvermeidbaren Verunreinigungen besteht.
  • Die auf der Sn-Schicht 4 zu bildende Au-Schicht 5 wird gebildet, um ein Oxidieren der darunterliegenden Schichten (der Pt-Schicht 3 und der Sn-Schicht 4) oder ein Verbinden derselben mit Schwefel (ein Schwefeln derselben) vor einem Verbinden zu verhindern, und es handelt sich um eine Metallschicht, die zum Zeitpunkt des Verbindens den Verbindungsbereich 8 bildet. Mit der „Au-Schicht 5“, wie hier verwendet, ist eine Metallschicht gemeint, die Au als eine Hauptkomponente enthält, und vorzugsweise ist eine Metallschicht gemeint, die 99 Massen% oder mehr Au enthält, wobei der Rest aus unvermeidbaren Verunreinigungen besteht.
  • In einer laminierten Metallschicht, die aus der Pt-Schicht 3, der Sn-Schicht 4 und der Au-Schicht 5 gebildet wird, ist der Anteil der Pt-Schicht 4 gleich 5 Massen% oder größer und geringer als 10 Massen%, vorzugsweise gleich 5 Massen% oder größer und 9 Massen% oder geringer. Wenn der Anteil der Pt-Schicht 3 geringer als 5 Massen% ist, kann der Verbindungsbereich 8 einen hohen Schmelzpunkt nicht erreichen und kann infolgedessen einer hohen Temperatur von 250 °C nicht standhalten. Wenn der Anteil der Pt-Schicht 3 indessen größer als 10 Massen% ist, neigt das Pt dazu, eine harte und zerbrechliche Legierungsschicht mit Sn zu bilden. Im Ergebnis werden die Spannungsrelaxationseigenschaften des Verbindungsbereichs 8 schlecht, und die Verbindungszuverlässigkeit des Verbindungsbereichs 8 wird verschlechtert.
  • Hierbei kann der Anteil jeder Schicht in der laminierten Metallschicht bestimmt werden, wie nachstehend beschrieben. Die Dichte (g/cm3) jeder durch eine Gasphasenabscheidung zu bildenden Schicht wird im Voraus bestimmt, die Masse (g) jeder Schicht wird aus der Dicke oder dem Volumen jeder gebildeten Schicht (cm3) berechnet, und der Anteil jeder Schicht wird durch Dividieren der Masse jeder Schicht durch die Masse der laminierten Metallschicht berechnet.
  • Der Anteil der Au-Schicht 5 in der laminierten Metallschicht ist gleich 51 Massen% oder größer und geringer als 75 Massen%, vorzugsweise 51 Massen% oder größer und 73 Massen% oder geringer. Wenn der Anteil der Au-Schicht 5 geringer als 51 Massen% ist, kann der Verbindungsbereich 8 einen hohen Schmelzpunkt nicht erreichen und kann demzufolge einer hohen Temperatur von 250 °C nicht standhalten. Wenn der Anteil der Au-Schicht 5 indessen mehr als 75 Massen% beträgt, neigt Au dazu, eine harte und zerbrechliche Legierungsschicht mit Sn zu bilden. Im Ergebnis werden die Spannungsrelaxationseigenschaften des Verbindungsbereichs 8 schlecht, und die Verbindungszuverlässigkeit des Verbindungsbereichs 8 wird verschlechtert.
  • Der Anteil der Sn-Schicht 4 in der laminierten Metallschicht entspricht dem Rest und ist vorzugsweise gleich 19 Massen% oder größer und gleich 44 Massen% oder geringer.
  • Die Dicken der Pt-Schicht 3, der Sn-Schicht 4 und der Au-Schicht 5 sind nicht speziell beschränkt, solange die Anteile dieser Schichten in der laminierten Metallschicht in die vorstehend erwähnten Bereiche fallen. Im Allgemeinen ist die Dicke der Pt-Schicht 3 gleich 0,2 µm oder größer und gleich 0,9 µm oder geringer. Darüber hinaus ist die Dicke der Sn-Schicht 4 gleich 5 µm oder größer und gleich 11 µm oder geringer. Darüber hinaus ist die Dicke der Au-Schicht 5 gleich 3 µm oder größer und gleich 9 µm oder geringer.
  • Die Dicke der laminierten Metallschicht (die Gesamtdicke der Pt-Schicht 3, der Sn-Schicht 4 und der Au-Schicht 5) ist nicht speziell beschränkt, ist jedoch vorzugsweise gleich 5 µm oder größer und gleich 15 µm oder geringer. Wenn die laminierte Metallschicht mit einer derartigen Dicke ausgebildet ist, kann der Halbleiterwafer, auf dem die laminierte Metallschicht durch eine Gasphasenabscheidung gebildet wird, ohne einen Defekt, wie zum Beispiel Abblättern, in Chips vereinzelt werden, was zu einer Verbesserung der Massenfertigungseigenschaften führt.
  • Ein Gasphasenabscheidungs-Verfahren für die Haftverbesserungsschicht 2, die Pt-Schicht 3, die Sn-Schicht 4 und die Au-Schicht 5 auf dem Halbleiterwafer ist nicht speziell beschränkt, und es kann jedes beliebige, auf dem Fachgebiet bekannte Verfahren verwendet werden. Beispiele für das Gasphasenabscheidungs-Verfahren weisen die physikalische Gasphasenabscheidung (PVD) sowie die chemische Gasphasenabscheidung (CVD) auf.
  • Die Bedingungen für die Gasphasenabscheidung können in Abhängigkeit von einem Gasphasenabscheidungsverfahren und einer Gasphasenabscheidungsvorrichtung, die verwendet werden sollen, in einer geeigneten Weise vorgegeben werden. Die Gasphasenabscheidungsrate jedes Metalls wird zum Beispiel im Voraus bestimmt, und in Abhängigkeit von der Dicke oder dem Anteil jeder Schicht kann eine Zeitspanne für die Gasphasenabscheidung aus der Gasphasenabscheidungsrate berechnet werden.
  • Die Sn-Schicht 4 kann durch Verwendung eines Lot-Materials gebildet werden, das Sn als eine Hauptkomponente enthält. Darüber hinaus können die Metallschichten, die durch eine Gasphasenabscheidung jeweils in einer Schicht gebildet wurden, über eine frei gewählte Zeitspanne hinweg einer Wärmebehandlung in einem Temperaturbereich von Raumtemperatur bis 200 °C unterzogen werden.
  • Durch eine derartige Wärmebehandlung wird ein Metall in einem amorphen Zustand teilweise kristallisiert, und infolgedessen können innere Spannungen abgebaut werden, die zum Zeitpunkt der Schichtbildung in den Metallschichten erzeugt werden. Ferner tritt zwischen den benachbarten Metallschichten eine Metalldiffusionsreaktion auf, und infolgedessen kann die Haftfestigkeit zwischen den benachbarten Metallschichten ebenfalls verbessert werden.
  • Das Chip-Vereinzelungs-Verfahren für den Halbleiterwafer ist nicht speziell beschränkt, und es kann jedes beliebige, auf dem Fachgebiet bekannte Verfahren verwendet werden. Im Einzelnen kann der Halbleiterwafer mit einem Laser, einer Klinge oder dergleichen in Chips mit einer vorgegebenen Abmessung vereinzelt werden.
  • Wie in 1(a) dargestellt, sind indessen die Ni-Schicht 7 und die Au-Schicht 5 sequentiell auf dem Substrat 6 gebildet.
  • Das Substrat 6 ist nicht speziell beschränkt, und es kann sich um verschiedene Elemente handeln, die jeweils mit dem Halbleiterelement 1 verbunden werden müssen. Beispiele für das Substrat 6 weisen eine Leiterplatte, zum Beispiel ein DBC-Substrat, eine Metallplatte und eine Keramikplatte auf.
  • Bei der auf dem Substrat 6 zu bildenden Ni-Schicht 7 handelt es sich um eine Metallschicht, die für ein Verbinden des Substrats 6 mit dem Verbindungsbereich 8 erforderlich ist. Mit der „Ni-Schicht 7“, wie hier verwendet, ist eine Metallschicht gemeint, die Ni als eine Hauptkomponente enthält, und vorzugsweise ist eine Metallschicht gemeint, die 99 Massen% oder mehr Ni enthält, wobei der Rest aus unvermeidbaren Verunreinigungen besteht.
  • Die Dicke der Ni-Schicht 7 ist nicht speziell beschränkt, solange die Dicke in einen Bereich fällt, in dem das Substrat 6 mit dem Verbindungsbereich 8 verbunden werden kann, und ist im Allgemeinen gleich 0,2 µm oder größer und gleich 5,0 µm oder geringer.
  • Die auf der Ni-Schicht 7 zu bildende Au-Schicht 5 wird gebildet, um ein Oxidieren einer darunterliegenden Schicht (der Ni-Schicht 7) oder ein Verbinden derselben mit Schwefel (ein Schwefeln derselben) vor einem Verbinden zu verhindern, und es handelt sich um eine Metallschicht, die zum Zeitpunkt des Verbindens den Verbindungsbereich 8 bildet.
  • Die Dicke der Au-Schicht 5 ist nicht speziell beschränkt, solange die Dicke in einen Bereich fällt, in dem ein Oxidieren der darunterliegenden Schicht (der Ni-Schicht 7) oder ein Verbinden derselben mit Schwefel (ein Schwefeln derselben) verhindert werden kann, und ist im Allgemeinen gleich 0,2 µm oder größer und gleich 5,0 µm oder geringer.
  • Wie in 1(b) dargestellt, werden das Halbleiterelement 1 und das Substrat 6, auf denen jeweils die Metallschichten ausgebildet sind, so aufeinander laminiert, dass die Au-Schicht 5, die auf dem Halbleiterelement 1 ausgebildet ist, und die Au-Schicht 5, die auf dem Substrat 6 ausgebildet ist, einander gegenüberliegen, und die Au-Schichten werden durch Erwärmen miteinander verbunden, um so den Verbindungsbereich 8 zu bilden.
  • Das Laminierungsverfahren und das Erwärmungsverfahren sind nicht speziell beschränkt, und es kann jedes beliebige, auf dem Fachgebiet bekannte Verfahren verwendet werden. Es ist zum Beispiel zweckmäßig, das Substrat 6, auf dem die Metallschichten ausgebildet sind, auf einer heißen Platte anzuordnen, das Halbleiterelement 1, auf dem die Metallschichten ausgebildet sind, darauf zu laminieren und dann die heiße Platte zu erwärmen.
  • Die Erwärmungsbedingungen können in Abhängigkeit von der zu verwendenden Erwärmungsvorrichtung, den Dicken der Metallschichten und dergleichen in einer geeigneten Weise vorgegeben werden und sind nicht speziell beschränkt. Im Allgemeinen kann die Erwärmung über eine 1 Minute hinweg bei einer Temperatur von 220 °C oder einer höheren Temperatur und 350 °C oder einer geringeren Temperatur durchgeführt werden.
  • Nach der Bildung des Verbindungsbereichs 8 wird die Erwärmung gestoppt, und es wird eine Abkühlung durchgeführt, so dass auf diese Weise die Halbleitereinheit erhalten werden kann. Für die Abkühlung besteht keine Notwendigkeit, eine erzwungene Abkühlung einzusetzen, und es ist zweckmäßig, eine natürliche Abkühlung einzusetzen.
  • Bei dem Verfahren zur Herstellung einer Halbleitereinheit gemäß dieser Ausführungsform werden die Schichten auf dem Halbleiterelement 1 und dem Substrat 6 durch eine Gasphasenabscheidung gebildet. So können die Schichten gleichmäßig und dünn gebildet werden, und die Fertigungsstabilität ist im Vergleich zu einem Fall hoch, bei dem irgendein anderes Verfahren eingesetzt wird, zum Beispiel Drucken. Darüber hinaus werden die Schichten auf dem Halbleiterwafer durch eine Gasphasenabscheidung gebildet, und infolgedessen können die Kosten für die Gasphasenabscheidung pro Halbleiterelement 1 reduziert werden.
  • Darüber hinaus werden das Halbleiterelement 1 und das Substrat 6 verwendet, bei denen die Au-Schicht 5 jeweils an einer äußersten Oberfläche ausgebildet ist, und infolgedessen kann ein Oxidieren der darunterliegenden Schichten für die Au-Schichten 5 oder ein Verbinden derselben mit Schwefel (ein Schwefeln derselben) zum Zeitpunkt eines Verbindens des Halbleiterelements 1 und des Substrats 6 verhindert werden. Dementsprechend kann die Erwärmung zum Zeitpunkt eines Verbindens des Halbleiterelements 1 und des Substrats 6 in einer Luft-Atmosphäre durchgeführt werden, und ein kostenintensiver Wärmeofen oder dergleichen ist nicht erforderlich.
  • Ferner werden die Pt-Schicht 3, die Sn-Schicht 4 und die Au-Schicht 5, die auf dem Halbleiterelement 1 ausgebildet sind, sowie die Au-Schicht 5 und ein Teil der Ni-Schicht 7, die auf dem Substrat 6 ausgebildet sind, zum Zeitpunkt des Verbindens nur durch die Erwärmung aufgelöst, und somit kann der Verbindungsbereich 8 gebildet werden, der eine sehr gute Verbindungszuverlässigkeit aufweist und einer hohen Temperatur von 250 °C standhalten kann.
  • Im Einzelnen werden Au und Pt, die jeweils einen Schmelzpunkt aufweisen, der höher als der Schmelzpunkt von Sn ist, in das Sn hinein diffundiert und aufgelöst, und es wird der Verbindungsbereich 8 gebildet, der einen Schmelzpunkt aufweist, der höher als der Schmelzpunkt (232 °C) von Sn ist. Daher werden die Massenfertigungseigenschaften der Halbleitereinheit ohne die Notwendigkeit für eine Druckbeaufschlagung verbessert.
  • Bei der Halbleitereinheit, die gefertigt wird, wie vorstehend beschrieben, sind das Substrat 6 und das Halbleiterelement 1 über den Verbindungsbereich 8 miteinander verbunden, wie in 1(c) dargestellt. Die Ni-Schicht 7 ist zwischen dem Substrat 6 und dem Verbindungsbereich 8 ausgebildet, und die Haftverbesserungsschicht 2 ist zwischen dem Halbleiterelement 1 und dem Verbindungsbereich 8 ausgebildet.
  • Der Verbindungsbereich 8 ist aus einer Legierungsschicht gebildet, die Pt, Au und Sn enthält. Darüber hinaus enthält der Verbindungsbereich 8 ferner Ni, da ein Teil der Ni-Schicht 7 darin gelöst ist.
  • In dem Verbindungsbereich 8 ist der Anteil von Pt gleich 4,6 Massen% oder größer und geringer als 8,4 Massen%, der Anteil von Au ist gleich 46,8 Massen% oder größer und geringer als 68,3 Massen%, und der Anteil von Sn ist gleich 16,5 Massen% oder größer und geringer als 40,5 Massen%.
  • Vorausgesetzt, dass sich die Anteile der vorstehend erwähnten Komponenten außerhalb der vorstehend erwähnten Bereiche befinden, ist die Verbindungszuverlässigkeit des Verbindungsbereichs 8 verschlechtert. Der Anteil von Ni in dem Verbindungsbereich 8 ist nicht speziell beschränkt, ist jedoch vorzugsweise gleich 5 Massen% oder größer und gleich 8,5 Massen% oder geringer.
  • Die Zusammensetzung des Verbindungsbereichs 8 (die Anteile der vorstehend erwähnten Komponenten) kann durch Schneiden des Verbindungsbereichs 8 und Analysieren des resultierenden Querschnitts mittels energiedispersiver Röntgenspektrometrie (EDS) bestimmt werden.
  • Beispiele
  • Die vorliegende Erfindung wird anhand von Beispielen, welche die vorliegende Erfindung keinesfalls beschränken, im Detail beschrieben.
  • Beispiele 1 bis 10 und Vergleichsbeispiele 1 bis 12
  • Eine Ti-Schicht, eine Pt-Schicht, eine Sn-Schicht sowie eine Au-Schicht werden durch physikalische Gasphasenabscheidung (PVD) sequentiell auf einem SiC-Wafer mit 8 Inch gebildet. Hierbei wurde die Dicke der Ti-Schicht mit 100 nm vorgegeben, und die Dicken der Pt-Schicht, der Sn-Schicht und der Au-Schicht wurden vorgegeben, wie in Tabelle 1 gezeigt. Die Dicke jeder Schicht wurde durch Einstellen einer Zeitspanne für die Gasphasenabscheidung gesteuert. Danach wurde der SiC-Wafer einem Schneideprozess unterzogen, indem eine Diamantklinge gegen den SiC-Wafer gepresst wurde, und dieser wurde somit in Chips mit 10 Quadratmillimeter vereinzelt. So wurde ein Halbleiterelement erhalten. Dabei wurde bestätigt, dass Defekte, wie zum Beispiel ein Abblättern, durch die Chip-Vereinzelung nicht auftraten.
  • Darüber hinaus wurde die Dichte von jeder von der Pt-Schicht, der Sn-Schicht und der Au-Schicht, die durch die PVD zu bilden waren, im Voraus gemessen (Pt-Schicht: 21,45 g/cm3, Sn-Schicht: 7,30 g/cm3, Au-Schicht: 19,32 g/cm3), und die Masse jeder Schicht wurde aus der in Tabelle 1 gezeigten Dicke jeder Schicht berechnet. Danach wurde daraus der Anteil jeder Schicht in einer laminierten Metallschicht berechnet, die aus der Pt-Schicht, der Sn-Schicht und der Au-Schicht gebildet wurde. Die Resultate sind in Tabelle 1 gezeigt. Tabelle 1
    Anteil (Massen%) Dicke (µm)
    Pt-Schicht Sn-Schicht Au-Schicht Pt-Schicht Sn-Schicht Au-Schicht
    Vergleichsbeispiel 1 4 46 50 0,31 10,41 4,28
    Vergleichsbeispiel 2 4 45 51 0,31 10,28 4,40
    Vergleichsbeispiel 3 4 36 60 0,34 9,00 5,66
    Vergleichsbeispiel 4 4 23 73 0,39 6,64 7,97
    Vergleichsbeispiel 5 4 21 75 0,40 6,21 8,38
    Vergleichsbeispiel 6 5 45 50 0,39 10,29 4,32
    Beispiel 1 5 44 51 0,39 10,16 4,45
    Beispiel 2 5 35 60 0,43 8,84 5,73
    Beispiel 3 5 22 73 0,50 6,43 8,07
    Vergleichsbeispiel 7 5 20 75 0,51 6,00 8,49
    Vergleichsbeispiel 8 7 43 50 0,56 10,04 4,41
    Beispiel 4 7 42 51 0,56 9,90 4,54
    Beispiel 5 7 33 60 0,62 8,53 5,86
    Beispiel 6 7 20 73 0,72 6,00 8,28
    Vergleichsbeispiel 9 7 18 75 0,73 5,54 8,72
    Vergleichsbeispiel 10 8 42 50 0,64 9,90 4,45
    Beispiel 7 8 41 51 0,65 9,76 4,59
    Beispiel 8 8 32 60 0,71 8,36 5,93
    Beispiel 9 8 19 73 0,83 5,78 8,39
    Vergleichsbeispiel 11 8 17 75 0,85 5,31 8,84
    Vergleichsbeispiel 12 9 41 50 0,73 9,77 4,50
    Beispiel 10 9 40 51 0,74 9,63 4,64
    (Anmerkung:
    Die Unterstreichungen repräsentieren Bedingungen außerhalb des Bereichs der vorliegenden Erfindung.)
  • Als Nächstes wurden eine Ni-Schicht und eine Au-Schicht sequentiell durch PVD auf einem DBC-Substrat gebildet, bei dem Cu-Platten mit einem Hartlotmetall, das Ag als eine Hauptkomponente enthält, mit beiden Oberflächen einer Si3N4-Platte verbunden wurden (Si3N4-Platte: Dicke: 0,32 mm, Abmessung: 21 mm2, Cu-Platte: Dicke: 0,8 mm, Abmessung: 20 mm2). Hierbei wurden die Dicken der Ni-Schicht und der Au-Schicht mit 1000 nm beziehungsweise 500 nm vorgegeben.
  • Als Nächstes wurde das DBC-Substrat, auf dem die Ni-Schicht und die Au-Schicht ausgebildet waren, auf einer heißen Platte angeordnet, die auf 280 °C erwärmt wurde, und dann wurde das Halbleiterelement, auf dem die Ti-Schicht, die Pt-Schicht, die Sn-Schicht und die Au-Schicht ausgebildet waren, auf das DBC-Substrat laminiert. Dabei wurden das Halbleiterelement und das DBC-Substrat so aufeinander laminiert, dass die Au-Schicht, die auf dem Halbleiterelement ausgebildet war, und die Au-Schicht, die auf dem DBC-Substrat ausgebildet war, einander gegenüberlagen.
  • Die Au-Schichten wurden miteinander verbunden, indem das resultierende Laminat ohne Druckbeaufschlagung unter einer Luft-Atmosphäre während 10 Sekunden belassen wurde. Danach wurde das Laminat von der heißen Platte entfernt und auf natürliche Weise abgekühlt.
  • Jedes Beispiel, das in der vorstehend beschriebenen Weise erhalten wurde, wurde in Bezug auf die Zusammensetzung seines Verbindungsbereichs, anfängliche Verbindungseigenschaften sowie die Verbindungszuverlässigkeit evaluiert.
  • Die Zusammensetzung eines Verbindungsbereichs wurde durch Schneiden des Verbindungsbereichs und Analysieren des resultierenden Querschnitts mittels energiedispersiver Röntgenspektrometrie (EDS) bestimmt. Die Analyse wurde an 5 Punkten in dem Verbindungsbereich durchgeführt, und als ein Resultat wurde ein Mittelwert derselben angegeben. Die Zusammensetzung des Verbindungsbereichs (die Anteile von Pt, Au, Sn und Ni), die durch die Analyse erhalten wurde, ist in Tabelle 2 gezeigt.
  • Die anfänglichen Verbindungseigenschaften wurden evaluiert, wie nachstehend beschrieben. Zustände in dem Verbindungsbereich, in denen Hohlräume erzeugt wurden, wurden mit einem akustischen Rastertomographen (SAT) gemessen, der als eine zerstörungsfreie Überprüfungseinrichtung dient, und die Porosität wurde durch Binarisierung des resultierenden Bilds berechnet. Bei dieser Evaluierung wurde die Anzahl von Evaluierungsproben bei jedem von den Beispielen und Vergleichsbeispielen mit 30 vorgegeben, und ein Fall, in dem sämtliche Proben eine Porosität von 5% oder weniger aufwiesen, wurde mit „o“ evaluiert, und ein Fall, in dem irgendeine der Proben eine Porosität von mehr als 5% aufwies, wurde mit „x“ evaluiert. Die Resultate sind in Tabelle 2 gezeigt.
  • Die Verbindungszuverlässigkeit wurde evaluiert, wie nachstehend beschrieben. Ein Temperaturzyklustest, bei dem eine Temperatur wiederholt zwischen -55 °C (die über 15 Minuten hinweg gehalten wurde) und 250 °C (die über 15 Minuten hinweg gehalten wurde) hin- und her gesteuert wurde, wurde mit einer Vorrichtung für einen thermischen Schocktest durchgeführt, und nach 600 Zyklen wurde die Länge eines Risses, der an einem Randbereich jeder Probe erzeugt wurde, mit einem akustischen Rastertomographen (SAT) gemessen.
  • Im Einzelnen wurden, wie in 2 dargestellt, diagonale Linien auf dem resultierenden SAT-Bild gezogen, und es wurde die Länge eines Risses 10 (in weiß dargestellt) entlang jeder der diagonalen Linien gemessen. Bei der Messung war die Anzahl von Evaluierungs-Proben bei jedem von den Beispielen und den Vergleichsbeispielen mit 30 vorgegeben, und ein Fall, in dem sämtliche Proben eine maximale Risslänge D von 1 mm oder weniger aufwiesen, wurde als „o“ evaluiert, und ein Fall, in dem irgendeine der Proben eine maximale Risslänge D von mehr als 1 mm aufwies, wurde als „x“ evaluiert. Die Resultate sind in Tabelle 2 gezeigt. Tabelle 2
    Zusammensetzung des Verbindungsbereichs (Massen%) Anfängliche Verbindungseigenschaft Verbindungszuverlässig - keit
    Pt Sn Au Ni
    Vergleichsbeispiel 1 3.7 42,6 46,3 7,4 ◯ ×
    Vergleichsbeispiel 2 3,7 42,1 47,7 6,5 ◯ ×
    Vergleichsbeispiel 3 3,8 34,0 56,6 5,7 ◯ ×
    Vergleichsbeispiel 4 3,7 21,1 67,0 8,3 ◯ ×
    Vergleichsbeispiel 5 3,7 19,4 69.4 7,4 ◯ ×
    Vergleichsbeispiel 6 4,7 42,5 47,2 5,7 ◯ ×
    Beispiel 1 4,6 40,4 46,8 8,3 ◯ ◯
    Beispiel 2 4,6 32,1 55,0 8,3 ◯ ◯
    Beispiel 3 4,6 20,2 67,0 8,3 ◯ ◯
    Vergleichsbeispiel 7 4,6 18,5 69.4 7,4 ◯ ×
    Vergleichsbeispiel 8 6,5 40,2 46,7 6,5 ◯ ×
    Beispiel 4 6,5 39,3 47,7 6,5 ◯ ◯
    Beispiel 5 6,6 31,1 56,6 5,7 ◯ ◯
    Beispiel 6 6,5 18,5 67,6 7,4 ◯ ◯
    Vergleichsbeispiel 9 6,5 16,7 69.4 7,4 ◯ ×
    Vergleichsbeispiel 10 7,4 38,9 46,3 7,4 ◯ ×
    Beispiel 7 7,3 37,6 46,8 8,3 ◯ ◯
    Beispiel 8 7,5 30,2 56,6 5,7 ◯ ◯
    Beispiel 9 7,5 17,8 68,2 6,5 ◯ ◯
    Vergleichsbeispiel 11 7,3 15,6 68,8 8,3 ◯ ×
    Vergleichsbeispiel 12 8,3 38,0 46,3 7,4 ◯ ×
    Beispiel 10 8,3 37,0 47,2 7,4 ◯ ◯
    (Anmerkung: Die Unterstreichungen repräsentieren Bedingungen außerhalb des Bereichs der vorliegenden Erfindung.)
  • Wie in Tabelle 2 gezeigt, wiesen die Proben der Beispiele 1 bis 10 jeweils einen Verbindungsbereich mit sehr guten anfänglichen Verbindungseigenschaften und einer sehr guten Verbindungszuverlässigkeit auf, während die Proben der Vergleichsbeispiele 1 bis 12 jeweils einen Verbindungsbereich mit einer unzureichenden Verbindungszuverlässigkeit aufwiesen.
  • Wie aus den vorstehend beschriebenen Resultaten ersichtlich, können gemäß der vorliegenden Erfindung eine Halbleitereinheit, die gute Massenfertigungseigenschaften aufweist und auch bei einer hohen Temperatur von 250 °C eine sehr gute Verbindungszuverlässigkeit aufweist, sowie ein Verfahren zur Herstellung der Halbleitereinheit angegeben werden.
  • Es wurde ein Fall eines Verbindens des Halbleiterelements und des Substrats beschrieben. Das Verbindungsverfahren gemäß der vorliegenden Erfindung ist nicht auf den Fall eines Verbindens des Halbleiterelements und des Substrats beschränkt und ist auf verschiedene Anwendungen anwendbar. Im Einzelnen ist der Verbindungsvorgang auch auf einen Fall anwendbar, bei dem ein magnetisches Material mit einer Metallplatte verbunden wird. Darüber hinaus kann der Verbindungsvorgang auch auf eine hermetische Abdichtung von Bereichen bei Anwendungen angewendet werden, wie beispielsweise hermetisch dichten Packungen, die strengstens gegen Ausgasen abgedichtet sind.
  • Es ist anzumerken, dass die vorliegende internationale Anmeldung die Priorität auf der Basis von der am 4. Juli 2016 eingereichten Japanischen Patentanmeldung 2016-132 321 beansprucht.
  • Bezugszeichenliste
    • 1
    Halbleiterelement
    2
    Haftverbesserungsschicht
    3
    Pt-Schicht
    4
    Sn-Schicht
    5
    Au-Schicht
    6
    Substrat
    7
    Ni-Schicht
    8
    Verbindungsbereich
    10
    Riss
    D
    maximale Risslänge
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012054358 A [0020]
    • JP 2012028613 A [0020]
    • JP 2010099726 A [0020]
    • JP 2016132321 [0083]

Claims (9)

  1. Verfahren zur Herstellung einer Halbleitereinheit, das die folgenden Schritte umfasst: - sequentielles Bilden einer Haftverbesserungsschicht, einer Pt-Schicht, einer Sn-Schicht sowie einer Au-Schicht auf einem Halbleiterwafer durch eine Gasphasenabscheidung derart, dass eine laminierte Metallschicht, die aus der Pt-Schicht, der Sn-Schicht und der Au-Schicht gebildet ist, 5 Massen% oder mehr und weniger als 10 Massen% der Pt-Schicht und 51 Massen% oder mehr und weniger als 75 Massen% der Au-Schicht aufweist, wobei der Rest aus der Sn-Schicht besteht; - Vereinzeln des Halbleiterwafers in Chips, um ein Halbleiterelement zu erhalten; - sequentielles Bilden einer Ni-Schicht und einer Au-Schicht auf einem Substrat durch eine Gasphasenabscheidung; und Laminieren des Halbleiterelements und des Substrats derart, dass die Au-Schicht, die auf dem Halbleiterelement ausgebildet ist, und die Au-Schicht, die auf dem Substrat ausgebildet ist, einander gegenüberliegen, gefolgt von einem Verbinden des Halbleiterelements und des Substrats durch Erwärmen.
  2. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 1, wobei die Haftverbesserungsschicht eine Ti-Schicht ist.
  3. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 1 oder 2, wobei die laminierte Metallschicht eine Dicke von 5 µm oder mehr und von 15 µm oder weniger aufweist.
  4. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei der Halbleiterwafer ein SiC-Wafer ist.
  5. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei das Substrat ein DBC-Substrat ist.
  6. Halbleitereinheit, die ein Substrat und ein Halbleiterelement aufweist, die über einen Verbindungsbereich miteinander verbunden sind, - wobei die Halbleitereinheit eine Ni-Schicht, die zwischen dem Substrat und dem Verbindungsbereich ausgebildet ist, und eine Haftverbesserungsschicht aufweist, die zwischen dem Halbleiterelement und dem Verbindungsbereich ausgebildet ist, und - wobei der Verbindungsbereich 4,6 Massen% oder mehr und weniger als 8,4 Massen% Pt, 46,8 Massen% oder mehr und weniger als 68,3 Massen% Au sowie 16,5 Massen% oder mehr und weniger als 40, 5 Massen% Sn aufweist.
  7. Halbleitereinheit nach Anspruch 6, wobei die Haftverbesserungsschicht eine Ti-Schicht ist.
  8. Halbleitereinheit nach Anspruch 6, oder 7, wobei der Halbleiterwafer ein SiC-Wafer ist.
  9. Halbleitereinheit nach einem der Ansprüche 6 bis 8, wobei das Substrat ein DBC-Substrat ist.
DE112016006934.0T 2016-07-04 2016-12-13 Halbleitereinheit und Verfahren zur Herstellung derselben Active DE112016006934B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016132321 2016-07-04
JP2016-132321 2016-07-04
PCT/JP2016/087071 WO2018008168A1 (ja) 2016-07-04 2016-12-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE112016006934T5 true DE112016006934T5 (de) 2019-03-14
DE112016006934B4 DE112016006934B4 (de) 2020-01-23

Family

ID=60912034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006934.0T Active DE112016006934B4 (de) 2016-07-04 2016-12-13 Halbleitereinheit und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (1) US10468375B2 (de)
JP (1) JP6289756B1 (de)
CN (1) CN109478517B (de)
DE (1) DE112016006934B4 (de)
WO (1) WO2018008168A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010099726A (ja) 2008-10-27 2010-05-06 Seiko Epson Corp ろう材及びデバイス
JP2012028613A (ja) 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012054358A (ja) 2010-08-31 2012-03-15 Fujitsu Ltd 電子装置の製造方法
JP2016132321A (ja) 2015-01-16 2016-07-25 マツダ株式会社 車両のサブフレーム構造

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508432B2 (ja) * 1986-10-29 1996-06-19 ソニー株式会社 半田電極の形成方法
US4978052A (en) * 1986-11-07 1990-12-18 Olin Corporation Semiconductor die attach system
WO1996002941A1 (en) * 1994-07-19 1996-02-01 Johnson Matthey Electronics, Inc. Metal cover for ceramic package and method of making same
JP2000288770A (ja) 1999-03-31 2000-10-17 Kyocera Corp ＡｕＳｎ多層ハンダ
WO2005091351A1 (ja) * 2004-03-24 2005-09-29 Tokuyama Corporation 素子接合用基板およびその製造方法
US7288438B2 (en) 2005-04-28 2007-10-30 Intel Corporation Solder deposition on wafer backside for thin-die thermal interface material
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US20080038871A1 (en) * 2006-08-10 2008-02-14 George Liang-Tai Chiu Multipath soldered thermal interface between a chip and its heat sink
JP5426081B2 (ja) * 2007-06-20 2014-02-26 スタンレー電気株式会社 基板接合方法及び半導体装置
TWI506816B (zh) 2010-07-30 2015-11-01 Dowa Electronics Materials Co Semiconductor device and method for manufacturing semiconductor element
KR101444629B1 (ko) * 2010-11-16 2014-09-26 미쓰비시덴키 가부시키가이샤 반도체 소자, 반도체 장치 및 반도체 소자의 제조 방법
JP5138827B1 (ja) * 2012-03-23 2013-02-06 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品
KR101974477B1 (ko) * 2012-10-09 2019-05-02 알파 어셈블리 솔루션스 인크. 고온에서 신뢰성이 있는 무납 및 무안티몬 주석 납땜
JP6029756B2 (ja) * 2013-07-10 2016-11-24 三菱電機株式会社 半導体装置及びその製造方法
WO2015053193A1 (ja) * 2013-10-07 2015-04-16 古河電気工業株式会社 接合構造および電子部材接合構造体
DE102015105666A1 (de) 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010099726A (ja) 2008-10-27 2010-05-06 Seiko Epson Corp ろう材及びデバイス
JP2012028613A (ja) 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012054358A (ja) 2010-08-31 2012-03-15 Fujitsu Ltd 電子装置の製造方法
JP2016132321A (ja) 2015-01-16 2016-07-25 マツダ株式会社 車両のサブフレーム構造

Also Published As

Publication number Publication date
CN109478517A (zh) 2019-03-15
DE112016006934B4 (de) 2020-01-23
JPWO2018008168A1 (ja) 2018-07-12
WO2018008168A1 (ja) 2018-01-11
US20190221540A1 (en) 2019-07-18
US10468375B2 (en) 2019-11-05
CN109478517B (zh) 2020-02-21
JP6289756B1 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
DE112012003228B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112011103782B4 (de) Halbleiterelement, Halbleitervorrichtung und Verfahren zum Herstellen eines Halbleiterelements
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112007000825T5 (de) Verfahren zum Bonden eines Halbleitersubstrates an ein Metallsubstrat
EP3208841B1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102010024520B4 (de) Verfahren zur Erhöhung der thermo-mechanischen Beständigkeit eines Metall-Keramik-Substrats
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018001566T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
WO2016062464A1 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102015114521B4 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE102020103983A1 (de) Wärmesenkenplatte
EP3208845B1 (de) Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
EP3717236B1 (de) Verfahren zur herstellung eines metall-keramik-substrats
DE112016006934B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
EP3208842A1 (de) Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102010025311B4 (de) Verfahren zum Aufbringen einer metallischen Schicht auf ein keramisches Substrat, Verwendung des Verfahrens und Materialverbund
DE102015121775B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
DE102015114086B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021520000

Ipc: H01L0021580000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence