JP2508432B2 - 半田電極の形成方法 - Google Patents
半田電極の形成方法Info
- Publication number
- JP2508432B2 JP2508432B2 JP25769086A JP25769086A JP2508432B2 JP 2508432 B2 JP2508432 B2 JP 2508432B2 JP 25769086 A JP25769086 A JP 25769086A JP 25769086 A JP25769086 A JP 25769086A JP 2508432 B2 JP2508432 B2 JP 2508432B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- silver
- solder
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/03505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.背景技術［第２図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明は半田電極の形成方法、特に半導体基板の表面
にチップ等を半田付けするための半田電極を形成する半
田電極の形成方法に関する。
にチップ等を半田付けするための半田電極を形成する半
田電極の形成方法に関する。
（B.発明の概要） 本発明は、半導体基板の表面にチップ等を半田付けす
るための半田電極の形成方法において、 良好なオーミックコンタクトを確実に取ることがで
き、且つ半田電極が半導体基板から剥れることを防止す
ることができるようにするため、 半導体基板の表面にチタンを形成し、次いで銀を形成
し、その銀からなる金属層上に半田層を形成し、最表面
が金を含む金属よりなる電極を備えた半導体素子の該金
を含む金属と上記錫とを融着するようにしたものであ
る。
るための半田電極の形成方法において、 良好なオーミックコンタクトを確実に取ることがで
き、且つ半田電極が半導体基板から剥れることを防止す
ることができるようにするため、 半導体基板の表面にチタンを形成し、次いで銀を形成
し、その銀からなる金属層上に半田層を形成し、最表面
が金を含む金属よりなる電極を備えた半導体素子の該金
を含む金属と上記錫とを融着するようにしたものであ
る。
（C.背景技術）［第２図］ 半導体レーザとしてシリコンSiからなる半導体基板の
一部領域にモニター用フォトダイオードを形成し、別の
領域にレーザダイオードチップを半田付けしたものがあ
り、このような半導体レーザは光学式ビデオディスクプ
レイヤーあるいは光学オーディオプレイヤー等の光ピッ
クアップに光源として非常に多く用いられている。
一部領域にモニター用フォトダイオードを形成し、別の
領域にレーザダイオードチップを半田付けしたものがあ
り、このような半導体レーザは光学式ビデオディスクプ
レイヤーあるいは光学オーディオプレイヤー等の光ピッ
クアップに光源として非常に多く用いられている。
このような半導体レーザの製造においてはシリコンSi
からなる半導体基板とそれに半田付けされるレーザダイ
オードチップとの間に良好にオーミックコンタクトを取
ることが望ましい。そこで、従来においては第２図に示
すようにシリコン半導体基板ａ上にチタンTi（厚さ1000
Å）、ニッケルNi（厚さ2000Å）、金Au（厚さ5000Å）
を連続して蒸着することにより半田層の下地となる金属
層ｂを形成し、この金属層ｂ上に錫Snからなる半田層ｃ
を形成し、この上にレーザダイオードチップｄを半田層
ｃにより半田付けするようにされていた。尚、ｅはレー
ザダイオードチップｄの半田付けされる側の金属層で、
チタンTi（厚さ500Å）、白金Pt（厚さ1000Å）、金Au
（厚さ500Å）を連続して蒸着してなるものである。ｆ
はレーザダイオードチップｄの半田付けされる側と反対
側の金属層で、金ゲルマニウムAuGe、ニッケルNi、金Au
からなる。ｇは活性層である。
からなる半導体基板とそれに半田付けされるレーザダイ
オードチップとの間に良好にオーミックコンタクトを取
ることが望ましい。そこで、従来においては第２図に示
すようにシリコン半導体基板ａ上にチタンTi（厚さ1000
Å）、ニッケルNi（厚さ2000Å）、金Au（厚さ5000Å）
を連続して蒸着することにより半田層の下地となる金属
層ｂを形成し、この金属層ｂ上に錫Snからなる半田層ｃ
を形成し、この上にレーザダイオードチップｄを半田層
ｃにより半田付けするようにされていた。尚、ｅはレー
ザダイオードチップｄの半田付けされる側の金属層で、
チタンTi（厚さ500Å）、白金Pt（厚さ1000Å）、金Au
（厚さ500Å）を連続して蒸着してなるものである。ｆ
はレーザダイオードチップｄの半田付けされる側と反対
側の金属層で、金ゲルマニウムAuGe、ニッケルNi、金Au
からなる。ｇは活性層である。
（D.発明が解決しようとする問題点） ところで、上述のように錫Snからなる半田層ｃの下地
としてチタンTi、ニッケルNi、金Auからなる金属層ｂを
形成してレーザダイオードｄを半田付けすることとした
場合には半田付けの際にチタンTi、ニッケルNi、金Auと
錫Snとが激しく反応し、脆い合金層を形成する。そし
て、この合金層は剥れに対する強度が非常に弱く、その
ためシリコン半導体基板ａと金属層ｂとの界面で剥れる
という不良が少なからず発生するという問題があった。
としてチタンTi、ニッケルNi、金Auからなる金属層ｂを
形成してレーザダイオードｄを半田付けすることとした
場合には半田付けの際にチタンTi、ニッケルNi、金Auと
錫Snとが激しく反応し、脆い合金層を形成する。そし
て、この合金層は剥れに対する強度が非常に弱く、その
ためシリコン半導体基板ａと金属層ｂとの界面で剥れる
という不良が少なからず発生するという問題があった。
本発明はこのような問題点を解決すべく為されたもの
であり、良好なオーミックコンタクトを取りつつ半田電
極が半導体基板から剥れることを防止することを目的と
する。
であり、良好なオーミックコンタクトを取りつつ半田電
極が半導体基板から剥れることを防止することを目的と
する。
（E.問題点を解決するための手段） 本発明半田電極の形成方法は上記問題点を解決するた
め、半導体基板の表面にチタンを形成し、次いで銀を形
成し、その銀からなる金属層上に錫からなる半田層を形
成し、最表面が金を含む金属よりなる電極を備えた半導
体素子の該金を含む金属と上記錫とを融着するようにし
たことを特徴とするものである。
め、半導体基板の表面にチタンを形成し、次いで銀を形
成し、その銀からなる金属層上に錫からなる半田層を形
成し、最表面が金を含む金属よりなる電極を備えた半導
体素子の該金を含む金属と上記錫とを融着するようにし
たことを特徴とするものである。
（F.作用） 本発明半田電極の形成方法によれば、ニッケルによっ
て半導体基板との間の密着性を確保し、銀によってその
ニッケルと半田層との間の反応を阻み脆い合金層が生じ
るのを防止することができる。従って、良好なオーミッ
クコンタクトを取りつつ半田電極が半導体基板から剥れ
ることを防止することができる。
て半導体基板との間の密着性を確保し、銀によってその
ニッケルと半田層との間の反応を阻み脆い合金層が生じ
るのを防止することができる。従って、良好なオーミッ
クコンタクトを取りつつ半田電極が半導体基板から剥れ
ることを防止することができる。
そして、半田として錫を用い、融着するときこの錫を
銀及び金で挟んだ層構造になるので、融着することによ
り錫金銀合金が形成される。従って、このように、銀／
錫／金の構造をとることにより、合金化の際、錫の銀と
の界面及び金との界面を清浄に保つことができるという
効果を奏する。
銀及び金で挟んだ層構造になるので、融着することによ
り錫金銀合金が形成される。従って、このように、銀／
錫／金の構造をとることにより、合金化の際、錫の銀と
の界面及び金との界面を清浄に保つことができるという
効果を奏する。
また、錫と貴金属である銀、金との反応速度が大き
く、鉛を使用しなくても各層の歪を緩和することができ
るという効果を奏する。
く、鉛を使用しなくても各層の歪を緩和することができ
るという効果を奏する。
（G.実施例）［第１図］ 以下、本発明半田電極の形成方法を図示実施例に従っ
て詳細に説明する。
て詳細に説明する。
第１図（Ａ）乃至（Ｅ）は本発明半田電極の形成方法
の一つの実施例を工程順に示す断面図である。
の一つの実施例を工程順に示す断面図である。
（Ａ）先ず、第１図（Ａ）に示すように半導体基板１
表面にチタンTi層（厚さ500Å）２を蒸着により形成す
る。該チタンTi層２は半導体基板１との密着性を良好に
するために形成する。
表面にチタンTi層（厚さ500Å）２を蒸着により形成す
る。該チタンTi層２は半導体基板１との密着性を良好に
するために形成する。
（Ｂ）それに続いて第１図（Ｂ）に示すように銀Ag層
（厚さ２μｍ）３を蒸着により形成する。そして、400
℃、30分間のシンター処理によってシリコン半導体基板
１とチタンTi層２との間でオーミックコンタクトをと
る。
（厚さ２μｍ）３を蒸着により形成する。そして、400
℃、30分間のシンター処理によってシリコン半導体基板
１とチタンTi層２との間でオーミックコンタクトをと
る。
銀Ag層３を形成するのは後の半田付けの際に半田層を
成す錫SnとチタンTiとが反応して脆い合金層が生じるの
を防止するためである。
成す錫SnとチタンTiとが反応して脆い合金層が生じるの
を防止するためである。
（Ｃ）次に、第１図（Ｃ）に示すように錫Sn層（厚さ
（４〜７μｍ）４を蒸着により形成する。
（４〜７μｍ）４を蒸着により形成する。
（Ｄ）その後、第１図（Ｄ）に示すように上記各層２
〜４をパターニングする。
〜４をパターニングする。
（Ｅ）しかる後、レーザダイオードチップ５をそれの
チタンTi、ニッケルNi、金AuからなるＰ側の電極６にて
上記錫Sn層４により半導体基板１に半田付けする。この
半田付けの温度は約280゜程度かそれより稍低くし、加
熱時間は２分以内で行う。尚、７はレーザビームを発生
する活性層、８はＮ側の電極である。
チタンTi、ニッケルNi、金AuからなるＰ側の電極６にて
上記錫Sn層４により半導体基板１に半田付けする。この
半田付けの温度は約280゜程度かそれより稍低くし、加
熱時間は２分以内で行う。尚、７はレーザビームを発生
する活性層、８はＮ側の電極である。
このようにすることにより、厚さ500ÅのチタンTi層
２の上には約5000Å程度の厚さの純粋な銀Ag層３が残
り、その5000Åの銀Ag層３と錫Sn層４との間にはチタン
Tiと銀Agの反応層９が形成された構造になり、チタンTi
層２と錫Sn層４との間の反応を銀Ag層３によって完全に
阻むことができた。従って、チタンTi層２によってシリ
コン半導体基板１と銀Ag層３との間の密着性を高めつつ
その銀Ag層３によってチタンTi層２と錫Sn層４との反応
を阻み、その反応により脆い合金層生じることを防止す
ることができた。依って、良好なオーミックコンタクト
をとりつつ剥れ強度の向上を図ることができる。
２の上には約5000Å程度の厚さの純粋な銀Ag層３が残
り、その5000Åの銀Ag層３と錫Sn層４との間にはチタン
Tiと銀Agの反応層９が形成された構造になり、チタンTi
層２と錫Sn層４との間の反応を銀Ag層３によって完全に
阻むことができた。従って、チタンTi層２によってシリ
コン半導体基板１と銀Ag層３との間の密着性を高めつつ
その銀Ag層３によってチタンTi層２と錫Sn層４との反応
を阻み、その反応により脆い合金層生じることを防止す
ることができた。依って、良好なオーミックコンタクト
をとりつつ剥れ強度の向上を図ることができる。
（H.発明の効果） 以上に述べたように、本発明半田電極の形成方法は、
半導体基板の表面にチタンを形成し、次いで、チタンか
らなる金属層上に銀を蒸着し、その後この銀からなる金
属層上に錫からなる半田層を形成し、最表面が金を含む
金属よりなる電極を備えた半導体素子の該金を含む金属
と上記錫とを融着することを特徴とするものである。
半導体基板の表面にチタンを形成し、次いで、チタンか
らなる金属層上に銀を蒸着し、その後この銀からなる金
属層上に錫からなる半田層を形成し、最表面が金を含む
金属よりなる電極を備えた半導体素子の該金を含む金属
と上記錫とを融着することを特徴とするものである。
従って、本発明半田電極の形成方法によれば、チタン
によって半導体基板との間の密着性を確保し、銀によっ
てそのチタンと半田層との間の反応を阻み脆い合金層が
できるのを防止することができる。従って、良好なオー
ミックコンタクトを取りつつ半田電極が半導体基板から
剥れることを防止することができる。
によって半導体基板との間の密着性を確保し、銀によっ
てそのチタンと半田層との間の反応を阻み脆い合金層が
できるのを防止することができる。従って、良好なオー
ミックコンタクトを取りつつ半田電極が半導体基板から
剥れることを防止することができる。
そして、半田として錫を用い、融着するときこの錫を
銀及び金で挟んだ層構造になるので、融着することによ
り錫金銀合金が形成される。従って、このように銀／錫
／金の構造をとることにより、合金化の際、錫の銀との
界面及び金との界面を清浄に保つことができるという効
果を奏する。
銀及び金で挟んだ層構造になるので、融着することによ
り錫金銀合金が形成される。従って、このように銀／錫
／金の構造をとることにより、合金化の際、錫の銀との
界面及び金との界面を清浄に保つことができるという効
果を奏する。
また、錫と貴金属である銀、金との反応速度が大き
く、鉛を使用しなくても各層の歪を緩和することができ
るという効果を奏する。
く、鉛を使用しなくても各層の歪を緩和することができ
るという効果を奏する。
第１図（Ａ）乃至（Ｅ）は本発明半田電極の形成方法の
一つの実施例を工程順に示す断面図、第２図は背景技術
を示す断面図である。 符号の説明 １……半導体基板、２……チタン層、 ３……銀層、４……半田層。
一つの実施例を工程順に示す断面図、第２図は背景技術
を示す断面図である。 符号の説明 １……半導体基板、２……チタン層、 ３……銀層、４……半田層。
Claims (1)
- 【請求項１】半導体基板の表面にチタン層を形成し、 次いで、上記チタン層上に銀層を形成し、 その後、上記銀層上に錫よりなる半田層を形成し、 最表面が金を含む金属よりなる電極を備えた半導体素子
の該金を含む金属と上記錫とを融着する ことを特徴とする半田電極の形成方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25769086A JP2508432B2 (ja) | 1986-10-29 | 1986-10-29 | 半田電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25769086A JP2508432B2 (ja) | 1986-10-29 | 1986-10-29 | 半田電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110751A JPS63110751A (ja) | 1988-05-16 |
| JP2508432B2 true JP2508432B2 (ja) | 1996-06-19 |
Family
ID=17309755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25769086A Expired - Lifetime JP2508432B2 (ja) | 1986-10-29 | 1986-10-29 | 半田電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508432B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035601A (zh) * | 2011-08-22 | 2013-04-10 | 英飞凌科技股份有限公司 | 在烧结银层上包括扩散焊接层的半导体器件 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5796480B2 (ja) * | 2011-12-15 | 2015-10-21 | 日亜化学工業株式会社 | 半導体装置 |
| WO2018008168A1 (ja) * | 2016-07-04 | 2018-01-11 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940065A (ja) * | 1972-08-17 | 1974-04-15 | ||
| JPS4940673A (ja) * | 1972-08-22 | 1974-04-16 |
-
1986
- 1986-10-29 JP JP25769086A patent/JP2508432B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940065A (ja) * | 1972-08-17 | 1974-04-15 | ||
| JPS4940673A (ja) * | 1972-08-22 | 1974-04-16 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035601A (zh) * | 2011-08-22 | 2013-04-10 | 英飞凌科技股份有限公司 | 在烧结银层上包括扩散焊接层的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63110751A (ja) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4023725A (en) | Semiconductor device manufacture | |
| US4480261A (en) | Contact structure for a semiconductor substrate on a mounting body | |
| US8472208B2 (en) | Submount and method of manufacturing the same | |
| JP2983486B2 (ja) | ろう材料層を有する半導体基体 | |
| JP2006287226A (ja) | はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法 | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JPH0136254B2 (ja) | ||
| JP2508432B2 (ja) | 半田電極の形成方法 | |
| JP4341228B2 (ja) | 窒化物系光学素子及びその製造方法 | |
| GB2221570A (en) | Bonding a semiconductor to a heat sink | |
| JP3369665B2 (ja) | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド | |
| US20070286762A1 (en) | Gold-containing solder deposit, method for production thereof, soldering method and use | |
| JP6156693B2 (ja) | 半導体装置の製造方法 | |
| JPS63204620A (ja) | ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPS592175B2 (ja) | 半導体装置 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JP2575490B2 (ja) | ハンダ付け固定のためのガラス素子構造 | |
| JPH038346A (ja) | ろう付け材料 | |
| JP2003142731A (ja) | 発光ダイオード素子及び発光ダイオード装置 | |
| JPS5928049B2 (ja) | 半導体装置のリ−ド接続方法 | |
| JPH0423821B2 (ja) | ||
| JPS5941867A (ja) | 貫通穴を有するセラミックス部品の製造方法 | |
| EP0724930A1 (fr) | Dispositif comprenant des plots de soudage formés sur un substrat et méthode de fabrication de tels plots de soudage | |
| JPS61251184A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |