JP5519355B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5519355B2
JP5519355B2 JP2010064775A JP2010064775A JP5519355B2 JP 5519355 B2 JP5519355 B2 JP 5519355B2 JP 2010064775 A JP2010064775 A JP 2010064775A JP 2010064775 A JP2010064775 A JP 2010064775A JP 5519355 B2 JP5519355 B2 JP 5519355B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
semiconductor layer
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010064775A
Other languages
English (en)
Other versions
JP2011199043A (ja
Inventor
渉 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2010064775A priority Critical patent/JP5519355B2/ja
Priority to US13/048,520 priority patent/US8450718B2/en
Publication of JP2011199043A publication Critical patent/JP2011199043A/ja
Application granted granted Critical
Publication of JP5519355B2 publication Critical patent/JP5519355B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子及びその製造方法に関する。
AlGaInP系半導体材料を用いた半導体発光素子は、赤色を中心とした発光ダイオードなどの発光素子の代表例である。素子の構成はおおよそ次のようなものが多い(たとえば、特許文献1及び2参照)。
成長基板にはGaAs基板を用いることが一般的である。その上に、n型Al(Ga)InPクラッド層、活性層、p型Al(Ga)InPクラッド層、電流拡散層の順に成長させる。クラッド層には、n型ドーパントとしてはSi、Te、Seを、p型ドーパントとしてはZnやMgを使用する。活性層は、AlGaInPやInGaPのバルク層、もしくはAlGaInPやInGaPを用いた量子井戸層で構成される。いずれの場合もクラッド層のAl組成を、活性層に対して高くする。電流拡散層はGaP、AlGaAsで構成されることが多い。
近年の高輝度、高効率AlGaInP系発光ダイオードの開発アイテムの一つとして、金属ミラー面を利用した発光素子があげられる。成長基板であるGaAs基板にAlGaInP系半導体からなる発光層等の半導体層を形成する。一方で、支持基板であるSi基板などに金属層を積層しておき、半導体層と支持基板とを金属層を介して貼り合わせる。その後、成長基板であるGaAs基板をウエットエッチングなどにより除去する。更に、光取り出し構造をAlGaInP発光層の表面に形成することで、光取り出し効率の高い半導体発光素子を作製することができる(たとえば、特許文献3参照)。金属層を介して貼り合わせた高輝度、高効率発光ダイオードをメタルボンディング(metal bonding ; MB)タイプと称する。MBタイプの発光ダイオードは、発光された光を吸収するGaAs基板を除去することと、光取り出し面でない方向に発光された光を反射することとで、光取り出し効率の向上を実現している。
金属ミラー(反射面)の反射率の改良に関する発明が開示されている(たとえば、特許文献4及び5参照)。特許文献4及び5には、正反射特性をもつ反射面の構成が示されている。発光層から光取り出し面でない方向に放射された光は、反射面で正反射されて光取り出し面側に向かう。光取り出し面に入射する光のうち、臨界角より小さい入射角で入射する光が取り出され、光取り出し効率が改善される。臨界角より大きい入射角をもつ光は、半導体層内部を伝播しつづけ、最終的に半導体層により吸収されて外部に取り出すことはできない。
反射面に隣接する半導体層の表面をウエットエッチングで処理して異方性凹凸面を形成し、光の取り出し効率を向上させる発明が、本願発明者らによってなされている(たとえば、特許文献6参照)。異方性凹凸がなければ、反射面で反射された後、光取り出し面に臨界角より大きい入射角で入射するはずの光も、取り出すことが可能となる。
しかしウエットエッチングで半導体層に異方性凹凸を形成する場合、以下の二つの課題があった。第一に、エッチングする工程が増える。第二に、異方性凹凸は結晶方位方向に形成されやすい。結晶方位方向に規則性が存在するため、更に光取り出し効率を向上させる余地が残る。
ところでAlGaInP系半導体発光素子の活性層には、所望の発光波長を得られるような単層組成のほか、量子井戸構造が採用されることが多い。高輝度半導体発光素子の開発においては、量子井戸構造の採用が一般的である。また、井戸層のAlGaInPの格子定数を、成長基板であるGaAsの格子定数から意図的にずらし、井戸層に歪を加えた歪量子井戸層とすることで更なる高輝度化が図られている。
図6(A)は、一般的な歪量子井戸構造の活性層を示す概略的な断面図である。一般的な歪量子井戸構造においては、歪量子井戸層20a、及び歪量子井戸層20aと隣接する無歪障壁層20bを1周期として、これを数周期分繰り返し、活性層を構成する。
井戸層の歪量を大きくする手法が考案されている(たとえば、特許文献7参照)。特許文献7には、井戸層を挟む障壁層に、井戸層とは逆の歪を加える歪補償型の量子井戸構造に関する開示がある。
図6(B)は、歪補償型の量子井戸構造の活性層を示す概略的な断面図である。歪補償量子井戸構造においては、歪量子井戸層20a、及び歪量子井戸層20aと隣接する歪障壁層20cを1周期として、これを数周期分繰り返し、活性層を構成する。歪障壁層20cには、歪量子井戸層20aとは逆の歪が加えられている。
歪補償型の量子井戸構造のメリットとして、井戸層の歪量を増やし、多重数を増やした場合でも、結晶欠陥の導入が回避されやすくなることや量子井戸内の歪量の分布が均一になること、更には、各量子井戸間の注入キャリア密度の分布も均一になることにより、発光効率の増大が期待できるとされている。
成長基板または成長層の一部に、人工的な加工を施すことで、活性層の屈折率分布を変化させる方法が知られている(たとえば、特許文献8参照)。人工的な結晶の加工は、それによるダメージや汚染が懸念されるため、活性層自体に加工を施す方法ではない。
このように量子井戸構造は、組成、膜厚ともに成長基板面内で均一であり、発光効率を低下させるような結晶欠陥は発生しないように工夫されることが一般的である。
特開2004−304090号公報 米国特許5008718号公報 特開2009−4487号公報 特開2002−217450号公報 特開2007−59623号公報 特願2008−322066号 特開平06−224516号公報 特開平05−63292号公報
本発明の目的は、光取り出し効率の高い半導体発光素子及びその製造方法を提供することである。
本発明の一観点によれば、(AlGa1−yIn1−xP(0<x≦1、0≦y≦1)で構成される半導体層であって、第1導電型の第1半導体層、障壁層及び歪を有する井戸層を備える多重量子井戸構造の活性層、第2導電型の第2半導体層、前記第2導電型の第3半導体層がこの順に形成され、全体として平坦な積層である半導体層と、前記第1半導体層に電気的に接続された第1電極と、前記第3半導体層に電気的に接続された第2電極とを有し、前記活性層の前記第2半導体層側の一部は、前記活性層の面内方向から垂直方向に傾斜しており、前記第3半導体層は、Ga1−zInP(0≦z≦0.35)で形成されている半導体発光素子が提供される。
また、本発明の他の観点によれば、(a)成長基板を準備する工程と、(b)前記成長基板上に、(AlGa1−yIn1−xP(0<x≦1、0≦y≦1)で構成される半導体層であって、前記成長基板側から、第1導電型の第1半導体層、障壁層及び歪を有する井戸層を備える多重量子井戸構造の活性層、第2導電型の第2半導体層、前記第2導電型の第3半導体層をこの順に含む、全体として平坦な積層である半導体層を形成する工程と、(c)前記第1半導体層に電気的に接続された第1電極、及び前記第3半導体層に電気的に接続された第2電極を形成する工程とを有し、前記工程(b)において、前記障壁層を、0.5nm/sec以上の成長速度で成長させて形成し、かつ、前記第3半導体層を、Ga1−zInP(0≦z≦0.35)で形成する半導体発光素子の製造方法が提供される。
本発明によれば、光取り出し効率の高い半導体発光素子及びその製造方法を提供することができる。
(A)及び(B)は、実施例による半導体発光素子を示す概略図である。 実施例による半導体発光素子の製造方法を示すフローチャートである。 (A)及び(B)は、比較例による半導体発光素子の半導体層を示す写真である。 (A)〜(C)は、実施例による半導体発光素子の半導体層を示す写真である。 無歪障壁層2bの成長速度と三角錐状構造物の密度との関係を示すグラフである。 (A)は、一般的な歪量子井戸構造の活性層を示す概略的な断面図であり、(B)は、歪補償型の量子井戸構造の活性層を示す概略的な断面図である。
図1(A)及び(B)は、実施例による半導体発光素子を示す概略図である。
図1(A)を参照する。実施例による半導体発光素子は、導電性支持基板6、導電性支持基板6の両面側に配置されたオーミック金属層7a、7b、オーミック金属層7a上に順に形成された密着層8、複合接合層9、バリア層10、反射電極層11を含む。反射電極層11上の一部には絶縁層12が形成されている。
反射電極層11及び絶縁層12上に、AlGaInP系材料で構成される半導体層が配置される。半導体層は、反射電極層11及び絶縁層12側から順にp型透明導電層5、p型AlGaInP中間層4、p型AlGaInPクラッド層3、AlGaInP活性層2、及びn型AlGaInPクラッド層1を含む、全体として平坦な積層である。p型透明導電層5の反射電極層11及び絶縁層12側の表面には、三角錐状構造物が形成されている。n型AlGaInPクラッド層1の表面にn型ショットキー電極層14及びn型オーミック電極層13が形成されている。
活性層2で発光された光は、n型AlGaInPクラッド層1側から取り出される。反射電極層11はp電極としての機能の他に、活性層2で発光された光を反射し、光の取り出し効率を高める。
図1(B)に活性層2の詳細を示す。AlGaInP活性層2は、歪を備える歪井戸層2aと、歪を備えない無歪障壁層2bとが交互に配置された多重歪量子井戸構造を備える。また活性層2は、p型AlGaInPクラッド層3側に微傾斜部を有する。微傾斜部は、歪井戸層2a及び無歪障壁層2bが、たとえば活性層2の面内方向から垂直方向に4.9°以上20°以下だけ傾斜している部分である。本図において、微傾斜部は破線で示すV字領域内の部分である。V字の谷部の歪井戸層2aで傾斜が開始している。本図には、活性層2(多重歪量子井戸構造)のうち微傾斜部が形成されている層2a、2bを「傾斜歪量子井戸部」、微傾斜部が形成されていない層2a、2bを「歪量子井戸部」と記した。後述するように、実施例による半導体発光素子は、光取り出し効率の高い半導体発光素子である。
図2は、実施例による半導体発光素子の製造方法を示すフローチャートである。まず成長基板、たとえばn型GaAs基板上に半導体層1〜5を形成する(ステップS101)。有機金属気相成長法(metal organic chemical vapor deposition ;MOCVD)を用い、n型GaAs基板上に、n型GaAsバッファ層、n型AlGaInPクラッド層1、AlGaInP活性層2、p型AlGaInPクラッド層3、p型AlGaInP中間層4、及びp型透明導電層5を、この順に積層した。
半導体層1〜5の形成においては、V族原料としてアルシン(AsH)、ホスフィン(PH)、III族原料としてはトリメチルガリウム(trimethylgallium ;TMG)、トリメチルアルミニウム(trimethylaluminum ;TMA)、トリメチルインジウム(trimethylindium ;TMI)の有機金属材料を使用した。また、n型不純物としてのSi原料にシラン(SiH)、p型不純物としてのZn原料にジメチルジンク(DMZn)を用いた。成長温度は750〜850℃とした。キャリアガスとして水素ガスを流し、成長圧力は10kPaとした。
p型透明導電層5上の一部に、たとえばSiOで絶縁層12を形成する(ステップS102)。絶縁膜の成膜後、その一部をエッチングにより除去する。
p型透明導電層5及び絶縁層12上に、たとえば厚さ300nmの反射電極層11を形成する(ステップS103)。反射電極層11はp型透明導電層5とオーミック接触する金属、たとえばAuZnで形成される。反射電極層11の形成は、抵抗加熱蒸着、電子ビーム蒸着、スパッタリング等で行う。
反射電極層11上に、たとえばTaN/TiW/TaNで構成されるバリア層10を形成する(ステップS104)。TaN/TiW/TaNの積層構造は、たとえば反応性スパッタリングにより形成することができる。TaN、TiW、TaNの各層の厚さは、たとえばすべて100nmである。
バリア層10上に複合接合層9を形成する(ステップS105)。複合接合層9は、Ni/Auの積層で形成される。バリア層10上に形成されるNi層の厚さは、たとえば300nm、Ni層上のAu層の厚さは、たとえば30nmである。Ni層は、電子ビーム蒸着やスパッタリングで形成することができる。Au層は、抵抗加熱蒸着やスパッタリングで形成可能である。
一方、オーミック金属層7a、7bが両面に堆積され、オーミック金属層7a上に密着層8、複合接合層9がこの順に形成された導電性支持基板6を準備する(ステップS106)。導電性支持基板6には、たとえばBなどp型不純物の添加されたSi基板を用いる。支持基板6は、Siのほか、Ge、Cu、サファイア、SiCまたはSiOを主成分とするガラスで形成してもよい。
オーミック金属層7a、7bは、それぞれたとえば厚さ25nm以上のPt層であり、抵抗加熱蒸着、電子ビーム蒸着、スパッタリング等により形成する。密着層8は、たとえばAuとSnの組成比が重量比で約8:2のAuSnで形成される。厚さはたとえば600nmである。抵抗加熱蒸着やスパッタリングにより形成可能である。密着層8上の複合接合層9も、バリア層10上のそれと同様に、Ni/Auの積層で形成される。
成長基板側の積層構造と、導電性支持基板6とを接合する(ステップS107)。両者を、複合接合層9同士が対向するように配置し、窒素雰囲気、加圧下にて貼り合わせる。成長基板と導電性支持基板6とは、両者の複合接合層9を介して接合される。
成長基板であるGaAs基板を除去する(ステップS108)。たとえばアンモニア水と過酸化水素水との混合液を用いたウエットエッチングにより除去することができる。
成長基板の除去により露出したn型AlGaInPクラッド層1上にn電極を形成し、半導体ウエハとする(ステップS109)。n型オーミック電極層13には、AuGeNi/TaN/Ta/Auの積層構造、n型ショットキー電極層14には、Ta/TiWN/Ta/Auの積層構造を採用した。
このようにして、実施例による半導体発光素子が製造される。
以下、半導体層1〜5について詳述する。実施例に先立ち、まず比較例について説明する。
比較例による半導体発光素子の半導体層の詳細は以下の通りである。成長基板は(100)面から[011]方向に15°傾斜させたGaAs基板を使用した。n型AlGaInPクラッド層を、厚さ3μmのn型(Al0.7Ga0.30.5In0.5P層で形成した。AlGaInP活性層の歪井戸層は、厚さ3nmのGa0.49In0.51P層、無歪障壁層は厚さ7nmの(Al0.56Ga0.440.5In0.5P層とした。無歪障壁層の成長速度は、0.29nm/secとした。歪井戸層の総数は43層、歪量(格子不整)は圧縮歪の4500ppm(+4500ppm)とした。p型AlGaInPクラッド層は、厚さ1μmの(Al0.7Ga0.30.5In0.5P層、p型AlGaInP中間層は、厚さ20nmの(Al0.56Ga0.440.5In0.5P層、p型透明導電層は厚さ1μmのGaP層で構成した。
図3(A)及び(B)は、比較例による半導体発光素子の半導体層を示す写真である。図3(A)にp型透明導電層表面のAFM像を示す。表面状態は平坦であり、特異な点は見られない。図3(B)は、歪量子井戸構造部の断面TEM像を示す。歪井戸層、無歪障壁層ともに均一に形成されている。
次に、実施例による半導体発光素子の半導体層について説明する。成長基板は(100)面から[011]方向に15°傾斜させたGaAs基板を使用した。n型AlGaInPクラッド層1を、厚さ3μmのn型(Al0.7Ga0.30.5In0.5P層で形成した。AlGaInP活性層2の歪井戸層2aは、厚さ3nmのGa0.49In0.51P層、無歪障壁層2bは厚さ7nmの(Al0.56Ga0.440.5In0.5P層とした。無歪障壁層2bの成長速度は、0.56nm/secとした。歪井戸層2aの総数は43層(歪井戸層2aの総膜厚132nm)、活性層2の形成工程において、歪井戸層2aに与える歪量は、+4500ppmとした。無歪障壁層2bには歪の付与は行わなかった。歪量は成長中の熱膨張を考慮し、成長時に成長基板であるGaAs基板の格子定数に合わせて定めた。p型AlGaInPクラッド層3は、厚さ1μmの(Al0.7Ga0.30.5In0.5P層、p型AlGaInP中間層4は、厚さ20nmの(Al0.56Ga0.440.5In0.5P層、p型透明導電層5は厚さ1μmのGaP層で構成した。
図4(A)〜(C)は、実施例による半導体発光素子の半導体層を示す写真である。図4(A)にp型透明導電層5表面のAFM像を示す。表面に複数の三角錐状の構造物(突起物)が形成されていることが確認できる。三角錐状の構造物は、たとえばp型透明導電層5表面の1000nmのライン上に4〜6個(500nmのライン上に2〜3個)の密度で発生している。なお、実施例においては、p型透明導電層5表面に出現した三角錐状構造物の密度は、1μm×1μm角エリアでおよそ1.2×10cm−2であった。
図4(B)は、三角錐状構造物の拡大写真である。複数の三角錐状構造物を観察したところ、三角錐状構造物の幅(p型透明導電層5表面における三角形面(底面)の一辺)は、200〜400nmであった。また、高さは30〜80nmであった。
本願発明者の研究の結果、三角錐状構造物のサイズは、p型透明導電層5の膜厚で変えられることがわかった。p型透明導電層5を厚く形成するほど、三角錐状構造物のサイズは大きくなる傾向がある。
図4(C)は、三角錐状構造物の下方に位置する量子井戸部分(活性層2)の断面TEM像を示す。歪量子井戸構造中のある位置から、量子井戸構造の一部が緩やかに傾斜をもちはじめ、最終的には、部分的に傾斜を有する歪量子井戸構造が成長していることが明らかに認められる。傾斜角は約10°である。傾斜部の両側は傾斜が開始される層より下の層と平行に成長している。
歪量子井戸構造の傾斜部は、500nmの測定視野に2〜3箇所の頻度で観察された。すべての三角錐状構造物について、断面TEM像で観察することは技術的な困難が伴うが、三角錐状構造物の数と歪量子井戸構造の傾斜部の数とは上述の通り一致している。このことから三角錐状構造物は、量子井戸構造の傾斜部を起源に発生していると推測することが可能である。したがって、p型透明導電層5表面における三角錐状構造物の密度を調べることで、量子井戸の傾斜部の密度を間接的に把握することができる。
量子井戸構造内の複数の隣接する傾斜部をたどると、たとえば図1(B)に示したように、傾斜開始位置はほぼ同じ層であった。また、傾斜部が存在しない量子井戸構造(図1(B)における歪量子井戸部)と、傾斜部を含む量子井戸構造(図1(B)における傾斜歪量子井戸部)の比率は、活性層2の厚さ方向に、概ね5:5〜7:3であった。すなわち傾斜部を含む量子井戸構造の厚さは、活性層2全体の厚さの30%以上50%以下を占有していた。傾斜部を含まない量子井戸構造がある程度下地として必要であり、傾斜部の領域もある程度のボリュームがないと、三角錐状構造物が発生しにくいものと考えられる。
実施例による半導体発光素子の光出力と、比較例による半導体発光素子の光出力とを調べたところ、前者は後者より15%大きいことが確認された。実施例による半導体発光素子においては、反射面(反射電極層11)側の半導体層5上の三角錐状構造物が、活性層2で発光され反射面側に向かった光のうち、三角錐状構造物がなければ、反射面で反射された後、臨界角より大きな入射角で光取り出し面に入射するはずだった光を効果的に取り出したためと考えられる。
本願発明者は、実施例による半導体発光素子において、歪井戸層2aの総数を15層(歪井戸層2aの総膜厚45nm)、30層(歪井戸層2aの総膜厚90nm)、50層(歪井戸層2aの総膜厚150nm)とした半導体発光素子を作製した。これらの半導体発光素子においても、p型透明導電層5表面に三角錐状構造物の発生が認められ、高い光出力が確認された。
また、本願発明者は、実施例による半導体発光素子において、歪井戸層2aの歪量を+7000ppm、+6000ppm、+3000ppmとした半導体発光素子を作製した。これらの半導体発光素子についても、p型透明導電層5表面に三角錐状構造物の発生が認められ、高い光出力が確認された。
一方、歪量子井戸構造の臨界膜厚を超える場合、量子井戸構造に結晶欠陥が導入されてしまい、そもそも発光素子としての機能を有さなくなる。また、本願発明者が実施例による半導体発光素子において、歪井戸層2aの総数を10層とした実験を行ったところ、三角錐状構造物の発生は認められなかった。これは、歪井戸層2a(一層の厚さ3nm)の総膜厚が30nmと比較的薄く、三角錐状構造物が形成されるために必要な歪量が不足したためと考えられる。三角錐状構造物の起源と考えられる構造(歪量子井戸構造の一部が途中から緩やかに傾斜角度をもつような構造)を得るためには、少なくとも、歪井戸層2aの歪量において臨界膜厚を超えない範囲であり、歪井戸層2aに与える歪量が成長ウエハ全体に蓄積されることが重要である。
歪井戸層2aの総膜厚が40nm以上150nm以下であり、歪井戸層2aに与えられる歪量が3000ppm以上7000ppm以下の圧縮歪であれば、活性層2の微傾斜部とp型透明導電層5表面の三角錐状構造物とを有する、高出力の半導体発光素子を得ることが可能であろう。
本願発明者は、実施例による半導体発光素子の半導体層に関し実験を続けた。まず、実施例と等しい半導体層構造を、成長基板として(100)面から[011]方向に4°、10°、15°傾斜させたGaAs基板を用い、無歪障壁層2bの成長速度を約0.26〜0.8nm/secの範囲で変化させて作製し、p型透明導電層5表面に形成される三角錐状構造物の密度を調べた。これら基板は(100)主面から[011]方向へ傾斜を有しているため、それぞれの基板の表面には原子層レベルのステップ(原子層ステップ)が存在する。傾斜角度が大きいほど、原子層ステップが多く存在する(ステップ密度が高い)。
図5は、無歪障壁層2bの成長速度と三角錐状構造物の密度との関係を示すグラフである。グラフの横軸は、無歪障壁層2bの成長速度を単位「nm/sec」で表し、縦軸は、三角錐状構造物の密度を単位「cm−2」で表す。黒菱形をつないだ曲線は、傾斜角度が4°のときの両者の関係を示す。黒三角をつないだ曲線、黒丸をつないだ曲線は、それぞれ傾斜角度が10°、15°のときのそれを示す。
まず、三角錐状構造物の密度は、成長基板であるGaAs基板の傾斜角度に依存しており、傾斜角度が大きい方が三角錐状構造物の出現が多くなることがわかる。傾斜角度が大きくなるほど結晶表面に存在するステップ密度は高くなり、三角錐状構造物は、それを起点にして発生すると考えられるための結果であろう。所定の面方位から他の面方位方向に傾斜した表面を有する成長基板上では、原子層ステップのステップ端において複数の面方位の結晶面が露出する確率が高くなる。そのため、ステップ端に露出した成長速度の速い面方位の結晶面での成長が促進されることが影響したものと考えられる。
また、三角錐状構造物の密度は、歪量子井戸構造の無歪障壁層2bの成長速度に依存することもわかる。無歪障壁層2bを、0.5nm/sec以上の成長速度で成長させることで、p型透明導電層5表面に形成される三角錐状構造物の密度を高くすることができる。
歪量子井戸層に内在する井戸層の歪量により、歪量と井戸層の総膜厚が結晶欠陥の入らない一定量に達すると、量子井戸層の最表面に局所的に結晶の歪が集中する部分が発生する、歪量が局在化した部分に、一定速度以上で材料ガスが到達すると、成長速度の違いをもった結晶面の成長が促進される、この歪量子井戸構造内部で発生した局所的な異方成長が起源となって、歪量子井戸構造の一部に緩やかに結晶面の傾きを有する発光素子が作製されると考えられる。量子井戸構造部で発生した結晶面の傾きは緩やかなものであるが、傾斜部の成長速度が異なるため、量子井戸構造部に続き成長を重ねることによって、三次元成長が促されるのであろう。更に、半導体層の最表面には、格子不整合が約3.4%と格子定数が大きく異なるGaPからなる透明導電層5が位置しており、最終的には大きな傾斜を有する三角錐状構造物が出現するものと考えられる。実施例においては、p型透明導電層5をGaP層としたが、格子不整合が1%以上のGa1−XInP(0≦X≦0.35)であれば、同様の効果を奏することができる。なお、障壁層は、歪井戸層の歪量を補償しないことが望ましく、無歪(本願発明においては±1000ppm未満)の障壁層とすることが望ましい。
次に本願発明者は、無歪障壁層2bの成長速度を約0.56nm/secとし、成長基板として(100)面から[011]方向に4°、7°、10°、15°、25°傾斜させたGaAs基板を用いて、実施例と等しい半導体層構造をもつ半導体発光素子(考察例)を作製した。そして、無歪障壁層を成長速度0.29nm/secで成長させた比較例(GaAs成長基板の傾斜角度は(100)面から[011]方向に4°、7°、10°、15°、25°とした。)と光出力を比べた。
傾斜角度を4°とした考察例と、傾斜角度を4°とした比較例とを比べたところ、両者の光出力にほとんど差は認められなかった。
傾斜角度を7°とした考察例と、傾斜角度を7°とした比較例とを比べたところ、前者の光出力は後者のそれより数%大きかった。
傾斜角度を10°とした考察例と、傾斜角度を10°とした比較例とを比べたところ、前者の光出力は後者のそれより10%程度大きかった。
傾斜角度を15°とした考察例(実施例)と、傾斜角度を15°とした比較例とを比べたところ、前者の光出力は後者のそれより15%大きかった。
傾斜角度を25°とした考察例と、傾斜角度を25°とした比較例とを比べたところ、前者の光出力は後者のそれより15%大きかった。
成長基板の傾斜角度が小さいと、光出力向上の効果も小さいことがわかる。これは傾斜角度が小さい場合、三角錐状構造物の密度が低いためであろう。たとえば基板の傾斜角度が4°の場合でも、考察例による半導体発光素子には三角錐状構造物の発生が確認された。しかしその密度は、1000cm−2程度であった。このため光取り出し効果が十分ではなく、比較例と同程度の光出力しか得られなかったものと考えられる。
量子井戸内部に存在する微傾斜部の傾斜角度は、成長基板の傾斜角度と相関があり、たとえば図4(C)を参照して説明したように、成長基板の傾斜角度が15°の場合、量子井戸内部の微傾斜部の傾きは約10°である。このように量子井戸内部の微傾斜部の傾きは、成長基板の傾斜角度よりやや小さい。傾斜角度の小さい成長基板、たとえば傾斜角度が4°の成長基板を用いた場合、量子井戸内部の微傾斜部も十分な傾き角を得られず、結局のところ、三角錐状構造物は発生しにくいものと考えられる。なお、成長基板の傾斜角度が4°のとき、量子井戸内部の微傾斜部の傾き角は2°であった。
考察例と比較例とを対比すると、傾斜角度を少なくとも7°以上とすることで、光出力向上の効果が得られるといえる。成長基板の傾斜角度が7°のとき、量子井戸内部の微傾斜部の傾き角は4.9°であった。
10%程度以上の光出力向上の効果を得るためには、成長基板の傾斜角度を10°以上とすればよい。このとき三角錐状構造物の密度は、概ね10000cm−2以上である。成長基板の傾斜角度が10°のとき、量子井戸内部の微傾斜部の傾き角は7°であった。
また、成長基板の傾斜角度を15°とした場合と、25°とした場合とでは、光出力向上の効果に大きな差は認められない。三角錐状構造物の数が飽和状態に近づくためと考えられる。量子井戸内部の微傾斜部の傾き角が25°を超えると、光出力向上の効果の更なる上昇は望みづらいであろう。なお、成長基板の傾斜角度が25°のとき、量子井戸内部の微傾斜部の傾き角は17.5°であった。
これらより、量子井戸内部の微傾斜部の傾き角は4.9°以上20°以下であることが好ましく、7°以上17.5°以下であることが一層好ましい。成長基板の傾斜角度は、7°以上25°以下であることが望ましい。
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。
たとえば、実施例におけるクラッド層や中間層などの構成、組成、膜厚等は変更可能である。一例として、実施例においては、クラッド層を(Al0.7Ga0.30.5In0.5P層としたが、Al0.5In0.5P層とすることもできる。
また、実施例においては、歪井戸層2aをGa0.49In0.51P層としたが、Alを含む歪井戸層としてもよい。
更に、実施例においては、無歪障壁層2bを(Al0.56Ga0.440.5In0.5P層としたが、Al組成を変更することができる。
半導体層1〜5は一般に、(AlGa1−yIn1−xP(0<x≦1、0≦y≦1)で構成することが可能である。
また、金属層を介して貼り合わせるMBタイプの半導体発光素子を実施例としたが、GaAs基板を除去しない半導体発光素子でもよい。その場合、三角錐状の表面構造物を利用し、表面からの光取り出し効率を向上させることができる。
更に、半導体層は、少なくとも成長基板側から順に、第1導電型(n型)の第1半導体層(実施例においては、n型AlGaInPクラッド層1)、発光が行われる活性層(実施例においては、AlGaInP活性層2)、第2導電型(p型)の第2半導体層(実施例においては、p型AlGaInPクラッド層3)、第2導電型の第3半導体層(実施例においては、p型透明導電層5)を含めばよい。半導体発光素子は、第1半導体層に電気的に接続される第1電極と、第3半導体層に電気的に接続される第2電極とを含む。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
一例として、金属層を介して貼り合わせるAlGaInP系のMBタイプ半導体発光素子に好適に利用できる。
1 n型AlGaInPクラッド層
2 AlGaInP活性層
2a 歪井戸層
2b 無歪障壁層
3 p型AlGaInPクラッド層
4 p型AlGaInP中間層
5 p型透明導電層
6 導電性支持基板
7a、7b オーミック金属層
8 密着層
9 複合接合層
10 バリア層
11 反射電極層
12 絶縁層
13 n型オーミック電極層
14 n型ショットキー電極層
20a 歪量子井戸層
20b 無歪障壁層
20c 歪障壁層

Claims (12)

  1. (AlGa1−yIn1−xP(0<x≦1、0≦y≦1)で構成される半導体層であって、第1導電型の第1半導体層、障壁層及び歪を有する井戸層を備える多重量子井戸構造の活性層、第2導電型の第2半導体層、前記第2導電型の第3半導体層がこの順に形成され、全体として平坦な積層である半導体層と、
    前記第1半導体層に電気的に接続された第1電極と、
    前記第3半導体層に電気的に接続された第2電極と
    を有し、
    前記活性層の前記第2半導体層側の一部は、前記活性層の面内方向から垂直方向に傾斜しており、
    前記第3半導体層は、Ga1−zInP(0≦z≦0.35)で形成されている半導体発光素子。
  2. 前記活性層の前記第2半導体層側の一部は、前記活性層の面内方向から垂直方向に4.9°以上20°以下傾斜している請求項1に記載の半導体発光素子。
  3. 前記活性層の前記第2半導体層側の一部は、前記活性層の面内方向から垂直方向に7°以上17.5°以下傾斜している請求項2に記載の半導体発光素子。
  4. 前記障壁層は歪をもたず、前記井戸層の総層厚が40nm以上150nm以下であって、前記井戸層の歪が3000ppm以上7000ppm以下の圧縮歪である請求項1〜3のいずれか1項に記載の半導体発光素子。
  5. 前記活性層の面内方向から垂直方向に傾斜している部分の厚さが、前記活性層の厚さの30%以上50%以下である請求項1〜4のいずれか1項に記載の半導体発光素子。
  6. 前記第2電極は、前記第3半導体層上に形成された反射電極であり、前記第3半導体層と反対側の面において、導電性の支持基板と貼り合わされている請求項1〜5のいずれか1項に記載の半導体発光素子。
  7. (a)成長基板を準備する工程と、
    (b)前記成長基板上に、(AlGa1−yIn1−xP(0<x≦1、0≦y≦1)で構成される半導体層であって、前記成長基板側から、第1導電型の第1半導体層、障壁層及び歪を有する井戸層を備える多重量子井戸構造の活性層、第2導電型の第2半導体層、前記第2導電型の第3半導体層をこの順に含む、全体として平坦な積層である半導体層を形成する工程と、
    (c)前記第1半導体層に電気的に接続された第1電極、及び前記第3半導体層に電気的に接続された第2電極を形成する工程と
    を有し、
    前記工程(b)において、
    前記障壁層を、0.5nm/sec以上の成長速度で成長させて形成し、
    かつ、
    前記第3半導体層を、Ga1−zInP(0≦z≦0.35)で形成する半導体発光素子の製造方法。
  8. 前記工程(a)において、前記成長基板は、所定の面方位から他の面方位の方向に傾斜した成長面を有し、前記成長面は原子層ステップを有する請求項7に記載の半導体発光素子の製造方法。
  9. 前記工程(a)において、GaAs(100)面から[011]方向へ7°以上25°以下の傾斜角度を備える成長基板を準備する請求項7または8に記載の半導体発光素子の製造方法。
  10. 前記工程(b)において、前記井戸層の総層厚を40nm以上150nm以下に形成する請求項7〜9のいずれか1項に記載の半導体発光素子の製造方法。
  11. 前記工程(b)において、前記井戸層を、3000ppm以上7000ppm以下の圧縮歪を与えて形成する請求項7〜10のいずれか1項に記載の半導体発光素子の製造方法。
  12. 前記工程(b)において、前記障壁層を、歪を与えずに形成する請求項7〜11のいずれか1項に記載の半導体発光素子の製造方法。
JP2010064775A 2010-03-19 2010-03-19 半導体発光素子及びその製造方法 Expired - Fee Related JP5519355B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010064775A JP5519355B2 (ja) 2010-03-19 2010-03-19 半導体発光素子及びその製造方法
US13/048,520 US8450718B2 (en) 2010-03-19 2011-03-15 Semiconductor light emitting device and a production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010064775A JP5519355B2 (ja) 2010-03-19 2010-03-19 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011199043A JP2011199043A (ja) 2011-10-06
JP5519355B2 true JP5519355B2 (ja) 2014-06-11

Family

ID=44646517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010064775A Expired - Fee Related JP5519355B2 (ja) 2010-03-19 2010-03-19 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US8450718B2 (ja)
JP (1) JP5519355B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015109796A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) * 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
JP2755357B2 (ja) 1991-08-30 1998-05-20 シャープ株式会社 半導体レーザ素子
JP2833396B2 (ja) 1993-01-28 1998-12-09 松下電器産業株式会社 歪多重量子井戸半導体レーザ
EP0615322B1 (en) * 1993-03-12 1998-07-01 Matsushita Electric Industrial Co., Ltd. Multi quantum well semiconductor laser and optical communication system using the same
US5537433A (en) * 1993-07-22 1996-07-16 Sharp Kabushiki Kaisha Semiconductor light emitter
DE69525128T2 (de) * 1994-10-26 2002-09-05 Mitsubishi Chemical Corp., Tokio/Tokyo Lichtemittierende Halbleiteranordnung und Herstellungsverfahren
US5656821A (en) * 1995-03-09 1997-08-12 Fujitsu Limited Quantum semiconductor device with triangular etch pit
JP4084492B2 (ja) * 1999-03-24 2008-04-30 株式会社リコー 半導体レーザ素子
JP2002217450A (ja) 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP4150909B2 (ja) 2003-04-01 2008-09-17 日立電線株式会社 発光ダイオード
EP1601028A4 (en) * 2004-01-28 2012-09-12 Anritsu Corp OPTICAL SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
JP2007059623A (ja) 2005-08-24 2007-03-08 Visual Photonics Epitaxy Co Ltd 反射層を具えた高輝度発光ダイオードの製造方法
JP4565350B2 (ja) * 2007-03-22 2010-10-20 ソニー株式会社 半導体レーザ装置
JP5426081B2 (ja) 2007-06-20 2014-02-26 スタンレー電気株式会社 基板接合方法及び半導体装置
JP5226497B2 (ja) 2008-08-21 2013-07-03 スタンレー電気株式会社 光半導体装置及びその製造方法
JP2011009524A (ja) * 2009-06-26 2011-01-13 Hitachi Cable Ltd 発光素子及び発光素子の製造方法

Also Published As

Publication number Publication date
US20110227038A1 (en) 2011-09-22
US8450718B2 (en) 2013-05-28
JP2011199043A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
US11251330B2 (en) Pseudomorphic electronic and optoelectronic devices having planar contacts
US8163575B2 (en) Grown photonic crystals in semiconductor light emitting devices
CN1667846B (zh) 发光元件及其制造方法
KR101062544B1 (ko) GaN계 반도체 발광 소자의 제조 방법 및 램프
US8183557B2 (en) (Al,In,Ga,B)N device structures on a patterned substrate
US6611004B2 (en) Gallium nitride based light emitting element
KR101631599B1 (ko) 발광 소자 및 그 제조 방법
US20070290224A1 (en) Method of manufacturing nitride semiconductor light-emitting element and nitride semiconductor light-emitting element
JP2009081374A (ja) 半導体発光素子
WO2012071052A1 (en) Method for fabricating vertical light emitting devices and substrate assembly for the same
JP5872154B2 (ja) 発光素子及びその製造方法
JP2009206265A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5245529B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
CN111129239B (zh) 紫外线发光元件
US8664020B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP5519355B2 (ja) 半導体発光素子及びその製造方法
JP4751093B2 (ja) 半導体発光素子
JP5630276B2 (ja) 半導体発光素子、半導体発光装置
JP2004281445A (ja) 積層型発光ダイオード素子
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2011176001A (ja) 発光素子及び発光素子の製造方法
JP2021072394A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140403

R150 Certificate of patent or registration of utility model

Ref document number: 5519355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees