JP4565350B2

JP4565350B2 - 半導体レーザ装置

Info

Publication number: JP4565350B2
Application number: JP2007074074A
Authority: JP
Inventors: 大介今西; 滋樹宮崎; 香長沼; 由朗滝口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-03-22
Filing date: 2007-03-22
Publication date: 2010-10-20
Anticipated expiration: 2027-03-22
Also published as: US7693199B2; US20080232415A1; JP2008235630A

Description

本発明は、光ディスクや光通信、ディスプレイ用の光源などに用いられる半導体レーザ装置に関する。

近年、追記型のＤＶＤ（Digital Versatile Disk) 装置が急速に普及してきている。このＤＶＤ装置の読み出し・書き込みには、ＧａＡｓ基板上にＡｌＧａＩｎＰ系の半導体を積層した赤色半導体ＬＤ（Laser Diode)が用いられている。この赤色半導体ＬＤは、例えば、図１１に示したように、ＧａＡｓ基板１１０上に、ＡｌＩｎＰからなる下部クラッド層１１１、ＡｌＧａＩｎＰからなる下部ガイド層１１２、ＧａＩｎＰからなる活性層１１３、ＡｌＧａＩｎＰからなる上部ガイド層１１４、ＡｌＩｎＰからなる上部クラッド層１１５およびコンタクト層１１６をこの順に積層配置した構造を有しており、コンタクト層１１６上に上部電極１１７を、ＧａＡｓ基板１１０の裏面側に下部電極１１８をそれぞれ有している（例えば特許文献１参照）。このような構造の赤色半導体ＬＤ１００では、上部電極１１７および下部電極１１８の間に電圧を印加すると、例えば、下部電極１１８側から電子が、上部電極１１７側から正孔が活性層１１３へ注入される。そして、活性層１１３に注入された電子と正孔が再結合することにより光子が発生（発光）する。
特開平５−２１８９４号公報

ところで、この赤色半導体ＬＤ１００では、図１２に示したように、活性層１１３における伝導帯の下端１１３Ａとｐ型クラッド層１１５における伝導帯の下端１１５Ａとの間のエネルギー差（電子障壁）ΔＥｃを大きくすることが容易ではない。そのため、高温になると、ｐ型クラッド層１１５において、電子が電子障壁ΔＥｃを乗り越えて活性層１４から漏れ出す、いわゆるキャリア・オーバーフローが発生する虞がある。

そこで、このような問題を克服するために、例えば、ｐ型クラッド層１１５のキャリア濃度を高くして、ｐ型クラッド層１１５におけるキャリア・オーバーフローを抑制する方法が考えられる。しかし、ｐ型クラッド層１１５のキャリア濃度を高くすることは容易ではなく、また、あまりキャリア濃度を高くすると結晶性が低下して信頼性を損なう虞がある。

本発明はかかる問題点に鑑みてなされたものであり、その目的は、キャリア・オーバーフローを抑制することにより、高温動作を可能とする半導体レーザ装置を提供することにある。

本発明の半導体レーザ装置は、ＧａＡｓ基板上に、少なくとも下部クラッド層、活性層および上部クラッド層をこの順に含むＡｌＧａＩｎＰ系積層構造を有する半導体レーザ素子を備えたものである。本発明の半導体レーザ装置は、さらに、実装基板を備えており、半導体レーザ素子と実装基板との間に、半導体レーザ素子を実装基板に直接固定する半田を備えている。ここで、活性層は、ＧａＩｎＰを含んでおり、活性層のＧａ組成比は、ＧａＩｎＰがＧａＡｓと格子整合するときのＧａ組成比よりも小さくなっている。ＡｌＧａＩｎＰ系積層構造は、半田を介して実装基板から圧縮応力を受けている。なお、基板とＡｌＧａＩｎＰ系積層構造との間、下部クラッド層と活性層との間、または活性層と上部クラッド層との間に、何らかの層が挿入されていてもよい。

本発明の半導体レーザ装置では、活性層のＧａ組成比が、ＧａＩｎＰがＧａＡｓと格子整合するときのＧａ組成比よりも小さくなっている。また、ＡｌＧａＩｎＰ系積層構造が、半田を介して実装基板から圧縮応力を受けている。

本発明の半導体レーザ装置によれば、電子障壁を大きくすることができるようにしたので、キャリア・オーバーフローを抑制することができる。これにより、高温動作を実現することができる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係る半導体レーザ装置の断面構造を表したものである。この半導体レーザ装置は、基板１０上にＡｌＧａＩｎＰ系の積層構造２０を有する半導体レーザ素子１が半田３を介してヒートシンク４（実装基板）に実装されたものであり、半導体レーザ素子１から赤色のレーザ光を射出するものである。

この積層構造２０は、下部クラッド層１１、下部ガイド層１２、活性層１３、上部ガイド層１４、上部クラッド層１５およびコンタクト層１６を基板１０側からこの順に積層して形成されている。ここで、コンタクト層１６および上部クラッド層１５の一部には、レーザ光の射出方向（軸方向）に延在するストライプ状のリッジ部（突条部）１７が形成されている。なお、以下では、上記各半導体層を積層した方向を縦方向と称し、軸方向および縦方向に垂直な方向を横方向と称する。

基板１０は、例えば縦方向の厚さ（以下、単に厚さという）が１００μｍのｎ型ＧａＡｓ基板である。ここで、ｎ型不純物としては、例えばケイ素（Ｓｉ）またはセレン（Ｓｅ）などが挙げられる。下部クラッド層１１は、例えば厚さ１μｍのｎ型ＡｌＩｎＰまたはｎ型ＡｌＧａＩｎＰなどからなる。下部ガイド層１２は、例えば厚さ５０ｎｍのｎ型ＡｌＩｎＰまたはｎ型ＡｌＧａＩｎＰなどからなる。

活性層１３は、例えば厚さ５ｎｍ程度であり、アンドープのＧａＩｎＰからなる。この活性層１３は、リッジ部１７に対向する領域に発光領域１３Ａを有している。この発光領域１３Ａは、対向するリッジ部１７の底部（上部クラッド層１５の部分）と同等の大きさのストライプ幅を有しており、リッジ部１７で狭窄された電流が注入される電流注入領域に対応している。

上部ガイド層１４は、例えば厚さ５０ｎｍのｐ型ＡｌＩｎＰまたはｐ型ＡｌＧａＩｎＰなどからなる。ここで、ｐ型不純物としては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などが挙げられる。上部クラッド層１５は、例えば厚さ１μｍのｐ型ＡｌＩｎＰまたはｐ型ＡｌＧａＩｎＰなどからなる。コンタクト層１６は、例えば厚さ０．５μｍのｐ型ＧａＡｓからなり、リッジ部１７の上部に設けられている。

また、この半導体レーザ素子１には、コンタクト層１７上に上部電極２１が設けられており、基板１０の裏面に下部電極２２が設けられている。ここで、上部電極２１は、例えば、チタン（Ｔｉ）層，白金（Ｐｔ）層および金（Ａｕ）層をコンタクト層１７側からこの順に積層したものであり、コンタクト層１７と電気的に接続されている。また、下部電極２２は、例えば、Ａｕとゲルマニウム（Ｇｅ）との合金層，ニッケル（Ｎｉ）層およびＡｕ層とを基板１０側からこの順に積層した構造を有しており、基板１０と電気的に接続されている。

この半導体レーザ素子１は、例えば、下部電極２２側において、半田２を介してヒートシンク３と接続されている。

半田２は、半導体レーザ素子１をヒートシンク３上に固定すると共に、ヒートシンク３からの応力を半導体レーザ素子１に効率良く伝達するためのものである。ここで、半田２は、高融点で、ぬれ性が良く、かつ作製し易い半田材料、例えば、ＡｕＳｎ（融点２８０度）、ＳｎＡｇ（融点２２１度）、ＳｎＡｇＣｕ（融点２１６〜２２０度）、ＡｕＧｅ（融点３５６〜６８０度）またはＡｕＳｂ（融点３６０〜１０２０度）などの、融点が２００度を超えるハードソルダからなる。

ヒートシンク３は、半導体レーザ素子１とは異なる熱膨張係数を有する材料からなり、例えば、半導体レーザ素子１よりも高い熱膨張係数を有する銅（Ｃｕ）またはアルミニウム（Ａｌ）からなる。ここで、基板１０をＧａＡｓ基板とした場合に、ヒートシンク３をＣｕまたはＡｌで構成したときのボンディング温度と歪との関係を図２に示した。

ここで、図２の縦軸に示した歪量は、例えば、歪が加えられる方向と平行な方向の半導体レーザ素子１の幅における、歪が加えられる前と後との変化の割合で表され、例えば、以下の式１に示したように、製造工程において半導体レーザ素子１をチップ状に分割する前のバー状の素子の幅Ｗ１（リッジ部１７の延在方向と直交する方向の厚さ）から、半田２を介してヒートシンク３に実装した後のバー状の素子の幅を減算した値Ｗ２を、幅Ｗ１で除算することにより得ることができる。なお、図２の縦軸に示した歪量は、上記以外の方法によっても求めることが可能であり、例えば、以下の式２に示したように、バー状の素子をヒートシンク３に実装しない状態で、そのバー状の素子に電流を印加して発光させたときの発光スポット間の幅Ｗ３から、半田２を介してヒートシンク３に実装した状態で、そのバー状の素子に電流を印加して発光させたときの発光スポット間の幅Ｗ４を減算した値を、幅Ｗ３で除算することにより得ることができる。

歪量＝（Ｗ１−Ｗ２）／Ｗ１…（１）
歪量＝（Ｗ３−Ｗ４）／Ｗ３…（２）

図２から、この場合に、半田２が７５０度を融点とする半田材料からなるときには、半導体レーザ素子１に高温による悪影響があまり及ばない７５０度において、１２０００ｐｐｍ程度の圧縮歪を半導体レーザ素子１に与えることができるが、半導体レーザ素子１と、上部電極２１および下部電極２２との反応が始まらない程度の温度（５００度）をボンディングの最高温度とすると、半田２が５００度を融点とする半田材料からなるときには、５００度において、８０００ｐｐｍ程度の圧縮歪を半導体レーザ素子１に与えることができる。また、半田２の融点をボンディングの最低温度とすると、半田２が２１６度を融点とする半田材料からなるときには、２１６度において、２２００ｐｐｍ程度の圧縮歪を半導体レーザ素子１に与えることができる。このように、半田２の融点が高いほど、半導体レーザ素子１に与える歪量を大きくすることができるので、半導体レーザ素子１に与える圧縮歪を大きくしたい場合には、半田２の融点を高くすればよいことがわかる。

このような構成を有する半導体レーザ装置は、例えば次のようにして製造することができる。

ＡｌＧａＩｎＰ系の半導体レーザ素子１を製造するためには、基板１０上の化合物半導体層を、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）法により形成する。この際、ＩＩＩ−Ｖ族化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩｎ）、フォスフィン（ＰＨ3 ）を用い、ドナー不純物の原料としては、例えば、Ｈ_２Ｓｅを用い、アクセプタ不純物の原料としては、例えば、ジメチルジンク（ＤＭＺ）を用いる。

具体的には、まず、基板１０上に、下部クラッド層１１、下部ガイド層１２、活性層１３、上部ガイド層１４、上部クラッド層１５およびコンタクト層１６をこの順に積層する。このとき、活性層１３が、基板１０に対して所定の格子不整合となるようにＴＭＩｎおよびＴＭＧの流量を調節すると共に、各層が、所定のＡｌ組成となるようにＴＭＡの流量を調節する。

次に、例えば、コンタクト層１６の上にマスク層を形成し、例えば反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）法により、コンタクト層１６および上部クラッド層１５を選択的に除去したのち、マスク層を除去する。これにより、活性層１３の電流注入領域に対応して、コンタクト層１６および上部クラッド層１５の一部に、軸方向に延在するストライプ状のリッジ部１７が形成される。

次に、例えば、基板１０の裏面側をラッピングして基板１０の厚さを１００μｍとし、その裏面側に下部電極２２を順次形成する。また、コンタクト層１６の上に上部電極２１を形成する。このようにして、図１に示した半導体レーザ素子１が形成される。

次に、所定の温度に設定したのち、半導体レーザ素子１を、下部電極２２側を下にして半田２を介してヒートシンク３と接合し、これらを接合した状態で冷却する。このようにして、本実施の形態の半導体レーザ装置が製造される。

次に、本実施の形態の半導体レーザ装置の作用および効果について説明する。

本実施の形態の半導体レーザ装置では、上部電極２１と下部電極２２との間に所定の電圧が印加されると、リッジ部１７により電流狭窄され、活性層１３の電流注入領域に電流が注入され、これにより電子と正孔の再結合による発光が生じる。この光は、一対の光射出側の端面と後側の端面とにより形成される反射鏡（図示せず）により反射され、所定の波長でレーザ発振を生じ、レーザビームとして外部に射出される。

さて、一般に、化合物半導体に含まれる元素の組成比を変化させると、それに伴ってバンドギャップも変化する。また、化合物半導体に外部応力を加えると、化合物半導体に歪が発生し、それによってバンドギャップが変化する。ここで、外部応力は、例えば、熱膨張率の互いに異なる材料同士を高温下で張り合わせたのち冷却することによって発生させることが可能であるが、基板上に、基板と格子不整合の材料を結晶成長させることによっても発生させることが可能である。

そのため、本実施の形態において、例えば、基板１０をＧａＡｓ基板とし、活性層１３をＧａＩｎＰにより構成した場合に、活性層１３が基板１０と格子不整合となるように活性層１３のＧａ組成比を設定したときには、活性層１３のバンドギャップが、活性層１３が基板１０と格子整合するときの活性層１３のバンドギャップとは異なる値となる（図３の一点鎖線Ａ参照）だけでなく、活性層１３に外部応力が働くことになる。このように活性層１３に外部応力が働くと、この外部応力によって活性層１３に歪が発生し、活性層１３のバンドギャップが変化する（図３の二点鎖線Ｂ参照）。したがって、基板１０上に、基板１０と格子不整合の活性層１３を形成した場合には、組成比に起因して活性層１３のバンドギャップが変化するだけでなく、歪に起因して活性層１３のバンドギャップが変化するので、活性層１３におけるバンドギャップの変化量ΔＥｇは実際には、組成比に起因するバンドギャップの変化量と、歪に起因するバンドギャップの変化量とを足し合わせた値となる（図３および図５の実線Ｃ参照）。

同様に、本実施の形態において、例えば、基板１０をＧａＡｓ基板とし、上部クラッド層１５をＡｌＩｎＰにより構成した場合に、上部クラッド層１５が基板１０と格子不整合となるように上部クラッド層１５のＡｌ組成比を設定したときには、上部クラッド層１５におけるバンドギャップの変化量ΔＥｇは実際には、組成比に起因するバンドギャップの変化量（図４の一点鎖線Ｄ参照）と、歪に起因するバンドギャップの変化量（図４の二点鎖線Ｅ参照）とを足し合わせた値となる（図４および図５の実線Ｆ参照）。

なお、図４および図５の実線Ｆにおける頂点Ｈは、Ａｌ組成比が大きくなる方向にＡｌ組成比を変化させたときに直接遷移から間接遷移へ変化するＡｌ組成比（０．４４８）に対応している。また、図５は、図３の実線Ｃおよび図４の実線Ｆの縦軸を絶対値に直したものである。

図３のＢと、図４のＥとを抜き出したものを図６に示す。図６から、圧縮方向（図６の右から左へ向かう方向）に歪が与えられると、ＡｌＩｎＰにおけるバンドギャップの変化量の方がＧａＩｎＰにおけるバンドギャップの変化量よりも緩やかであることがわかる。そのため、ＡｌＩｎＰおよびＧａＩｎＰの双方に対して圧縮方向に歪を与えると、ＡｌＩｎＰとＧａＩｎＰとのバンドギャップ差が徐々に縮んでしまう。なお、図６に示したＢとＥとの関係は、格子不整合による歪に起因してバンドギャップが変化する場合だけでなく、積層構造２０の外部（例えばヒートシンク３など）から応力を受けたことによる歪に起因してバンドギャップが変化する場合においても成り立つ。

そこで、本実施の形態では、活性層１３と上部クラッド層１５とのバンドギャップ差、より具体的には、活性層１３における伝導帯の下端（またはサブバンドの下端）１３Ｂ（以下、単に「伝導帯の下端１３Ｂ」と称する）と上部クラッド層１５における伝導帯の下端（またはサブバンドの下端）１５Ａ（以下、単に「伝導帯の下端１５Ａ」と称する）との間のエネルギー差（電子障壁）ΔＥｃ（図７参照）が、半導体レーザ素子１をヒートシンク３に実装する前に、あらかじめ大きくしてある。

電子障壁ΔＥｃをあらかじめ大きくしておく方策としては、例えば、上部クラッド層１５における伝導帯の下端１５Ａのエネルギーを大きくすることが考えられる。しかし、ＩＩＩ−Ｖ族化合物半導体において基板１０と格子整合すると共に伝導帯の下端のエネルギーが大きな材料はＡｌＩｎＰやＡｌＧａＩｎＰなどに限られており、下端１５Ａのエネルギーをあまり大きくすることができない。

この他の方策としては、例えば、活性層１３のバンドギャップＥｇ１を小さくすることが考えられる。ここで、活性層１３のバンドギャップＥｇ１を小さくするためには、図５の実線Ｃに示したように、活性層１３に圧縮方向に歪を与えることが必要となる。しかし、活性層１３に圧縮方向に歪を与えるために、例えばヒートシンク３を応力源として用いた場合には、応力源からの応力は活性層１３だけでなく、上部クラッド層１５にまで及んでしまう。その結果、図６に示したように、活性層１３と上部クラッド層１５との電子障壁ΔＥｃがむしろ小さくなってしまう。また、活性層１３のバンドギャップＥｇ１を変化させると、半導体レーザ素子１の発光波長まで変化してしまい、所望の発光波長を得ることが困難となってしまう。

一方、本実施の形態では、図３の二点鎖線Ｂに示したように、活性層１３がＧａＩｎＰからなる場合には、ＧａＩｎＰのＧａ組成比を小さくして、格子不整合による歪を圧縮方向（図３の右から左へ向かう方向）に変化させておき、そのあとに、ヒートシンク３を応力源として半導体レーザ素子１に圧縮応力を与える。

例えば、活性層１３（ＧａＩｎＰ）に対して−７０００ｐｐｍ程度の引っ張り歪を下部クラッド層１１および上部クラッド層１５から与え、ヒートシンク３から活性層１３に対して歪を与えないように半導体レーザ素子１とヒートシンク３との間にサブマウントやソフトソルダを設けた従来の半導体レーザ装置では、例えば、図８の中央付近に黒丸で示したように、電子障壁ΔＥｃが３２３ｍｅＶとなる。

このとき、サブマウントやソフトソルダの代わりに、上記したハードソルダからなる半田２を半導体レーザ素子１とヒートシンク３との間に設け、下部クラッド層１１および上部クラッド層１５から与えられる活性層１３への歪量を一定（−７０００ｐｐｍ程度）にした状態で、ヒートシンク３から半導体レーザ素子１に対して応力を与えて活性層１３の歪量を変化させると、ヒートシンク３から活性層１３へ与えられた歪量と、電子障壁ΔＥｃの値との関係が図８の中央付近の黒丸を通過する線Ｉのようになる。

この線Ｉから、ヒートシンク３から活性層１３に対して圧縮方向（図８の右から左へ向かう方向）に歪を与えると、電子障壁ΔＥｃの値が徐々に小さくなることがわかる。

また、半導体レーザ素子１とヒートシンク３との間にサブマウントやソフトソルダを設けた状態で、活性層１３のＧａ組成比を小さくし、格子不整合による歪を圧縮方向（図８中の矢印Ｊの方向）に変化させると、図８の中央上付近の白丸で示したように、電子障壁ΔＥｃが３２３ｍｅＶよりも大きくなる。

このとき、上記と同様に、サブマウントやソフトソルダの代わりに、上記したハードソルダからなる半田２を半導体レーザ素子１とヒートシンク３との間に設け、下部クラッド層１１および上部クラッド層１５から与えられる活性層１３への歪量を一定にした状態で、ヒートシンク３から半導体レーザ素子１に対して応力を与えて活性層１３の歪量を変化させると、ヒートシンク３から活性層１３へ与えられた歪量と、電子障壁ΔＥｃの値との関係が図８の中央上付近の各白丸を通過する線Ｋのようになる。

線Ｋは、線Ｉと同様、ヒートシンク３から活性層１３に対して圧縮方向（図８の右から左へ向かう方向）に歪が与えられると、電子障壁ΔＥｃの値が徐々に小さくなる傾向を有しているが、線Ｋにおいて線Ｉ上の黒丸と等しい発光波長となる箇所に黒四角を配置すると、全ての黒四角において、線Ｉ上の黒丸のときよりも電子障壁ΔＥｃの値が大きくなる。

つまり、活性層１３がＧａＩｎＰからなる場合に、ＧａＩｎＰのＧａ組成比を小さくして、格子不整合による歪を圧縮方向（図８の矢印Ｊの方向）に変化させておき、そのあとに、ヒートシンク３を応力源として半導体レーザ素子１に圧縮応力を与えることにより、発光波長を一定にした状態で、電子障壁ΔＥｃの値を大きくすることが可能である。

なお、図８には、格子不整合による歪を圧縮歪（＋０ｐｐｍ以上）とした場合についての記載がないが、そのようにした場合にも、格子不整合による歪が引っ張り歪となっている場合や、全くない場合と同様、発光波長を一定にした状態で、電子障壁ΔＥｃの値を大きくすることが可能である。また、発光波長を線Ｉ上の黒丸のときと等しくする必要がない場合には、線Ｋにおいて、線Ｉ上の黒丸のときよりも電子障壁ΔＥｃの値が大きくなる範囲内を選択することが可能である。

また、図９に示したように、上部ガイド層１４と上部クラッド層１５との間に、上部クラッド層１５よりも伝導帯の下端のエネルギーが大きな材料（例えば、Ａｌ_{０．４４８}Ｉｎ_{０．５５２}Ｐ）を含む電子障壁層１９を設けた場合には、図１０に示したように、電子障壁ΔＥｃの値をさらに大きくすることが可能である。なお、上で例示したＡｌ_{０．４４８}Ｉｎ_{０．５５２}Ｐは、基板１０がＧａＡｓ基板である場合には、基板１０と格子整合していないので、格子緩和が生じない程度に薄くしておくことが必要となる。

以上より、本実施の形態では、電子障壁ΔＥｃの値を大きくすることができるので、キャリア・オーバーフローを抑制することができる。これにより、高温動作を実現することができる。また、キャリア・オーバーフローが抑制されることにより、閾値電流の値を低くすることができる。さらに、熱の発生も抑制することができるので、熱に起因して発生する結晶欠陥の増殖をも抑制することができる。その結果、長期動作時の信頼性を向上させることができる。

以上、１つの実施の形態を挙げて本発明を説明したが、本発明は上記の実施の形態に限定されるものではなく、種々変形可能である。

本発明の一実施の形態における半導体レーザ装置の断面構成図である。ボンディング温度と歪との関係を表す特性図である。ＧａＩｎＰにおけるＧａ組成比と、バンドギャップの変化量との関係を表す特性図である。ＡｌＩｎＰにおけるＡｌ組成比と、バンドギャップの変化量との関係を表す特性図である。歪とバンドギャップとの関係を表す特性図である。歪とバンドギャップの変化量との関係を表す特性図である。図１の半導体レーザ素子のバンド構造を説明するための概念図である。歪と電子障壁との関係の一例を表す特性図である。図１の半導体レーザ装置の一変形例の断面構成図である。図９の半導体レーザ装置における歪と電子障壁との関係の他の例を表す特性図である。従来の半導体レーザ装置の断面構成図である。図１１の半導体レーザ素子のバンド構造を説明するための概念図である。

符号の説明

１…半導体レーザ素子、２…半田、３…ヒートシンク、１０…基板、１１…下部クラッド層、１２…下部ガイド層、１３…活性層、１４…上部ガイド層、１５…上部クラッド層、１６…コンタクト層、１７…リッジ部、１９…電子障壁層、２０…積層構造、２１…上部電極、２２…下部電極。

Claims

ＧａＡｓ基板上に、少なくとも下部クラッド層、活性層および上部クラッド層をこの順に含むＡｌＧａＩｎＰ系積層構造を有する半導体レーザ素子と、
実装基板と、
前記半導体レーザ素子と前記実装基板との間に配置され、かつ前記半導体レーザ素子を前記実装基板に直接固定する半田と
を備え、
前記活性層は、ＧａＩｎＰを含み、
前記活性層のＧａ組成比は、ＧａＩｎＰがＧａＡｓと格子整合するときのＧａ組成比よりも小さくなっており、
前記ＡｌＧａＩｎＰ系積層構造は、前記活性層のＧａ組成比が、ＧａＩｎＰがＧａＡｓと格子整合するときのＧａ組成比となっており、かつ前記ＡｌＧａＩｎＰ系積層構造が前記実装基板から応力を受けていないときの発光波長と等しい発光波長となるような圧縮応力を、前記半田を介して前記実装基板から受けている
半導体レーザ装置。
前記半田の融点は２００度を超える
請求項１に記載の半導体レーザ装置。
前記半田は、ＡｕＳｎ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＡｕＧｅまたはＡｕＳｂを含む
請求項２に記載の半導体レーザ装置。
前記活性層と、前記下部クラッド層および前記上部クラッド層のいずれか一方との間に、前記下部クラッド層および前記上部クラッド層のバンドギャップよりも大きなバンドギャップを有する電子障壁層を備える
請求項１に記載の半導体レーザ装置。