しかしながら、前記従来のIII 族窒化物半導体の製造方法は、例えば、Applied Physics Letters,第72巻(1998)p.710〜712に記されているように、活性層となるGaInN/GaNからなる多重量子井戸構造には、発生密度が108 cm−2〜109 cm−2に及ぶ高密度のピットが生成するという問題がある。
このピットは、発光効率の低下を招くだけでなく、Inの組成の不均一を誘起して局在準位を形成したり、結晶成長中のInの拡散源となったり、光導波路における散乱損失又は吸収損失の原因となったりするため、レーザ発振時のしきい値の上昇や信頼性低下等、発光素子の動作特性に悪影響を及ぼす。
III 族窒化物半導体を用いた発光素子、特に半導体レーザ素子の素子特性を光ディスク装置等に搭載できる実用レベルまで向上させるには、GaInNよりなる井戸層のInの組成の均一化、及び多重量子井戸各層の均質化且つ平坦化が不可欠である。
また、素子の動作時にn型導電層から量子井戸層に注入される電子が、p型伝導層にオーバーフローすることなく、効率良く且つ均一に活性層へ注入されるような素子構造も必要である。
本発明は、前記従来の問題を解決し、III 族窒化物半導体発光素子におけるインジウム及び窒素を含む量子井戸層に生ずるピットの生成を抑制できるようにすると共に、電子の量子井戸層への注入効率を向上できるようにすることを目的とする。
前記の目的を達成するため、本発明は以下の構成を持つ。
1)量子井戸層における障壁層にアルミニウムを含ませる。
2)障壁層に井戸層の歪みベクトルと逆符号の歪みベクトルを持たせる。
3)多重量子井戸層における複数の障壁層のうちp型伝導層と隣接する障壁層にのみアルミニウムを含ませる。
4)MOVPE法を用いて量子井戸層を成長させる際に、ガリウム源としてトリエチルガリウムを用いる。
本願発明者らは、従来の製造方法により得られる、GaInN/GaN又はGaInN/GaInNからなる多重量子井戸構造において、面方位が{1−101}面をファセットとする逆六角錐形状のピットが高密度で形成されるメカニズムを検討した結果、以下のような検討結果を得ている。
すなわち、GaInN層に誘起される圧縮歪み、又はInの局所的な偏析による歪みを緩和するために、ある臨界膜厚を越えた時点でピットの核が形成される。さらに、GaInN層の成長温度、一般に800℃程度の成長温度下においては、GaInN層は、面方位が{1−101}面の成長速度が、面方位が(0001)面の成長速度よりも小さいために、結晶が成長するにつれてピットのサイズが大きくなっていく。GaInN層に形成されたピットは、該GaInN層の上に光ガイド層及びクラッド層等を成長温度が1000℃程度で順次成長させる際に、光ガイド層等における{1−101}面の成長速度が(0001)面の成長速度よりも速いために次第に埋まっていき、結晶表面は平坦化していく。
なお、本明細書においては、晶帯軸の指数又は面方位のミラー指数に付加された符号”−”は該符号に続く一の指数の反転を表わしている。
これに対して、本願発明者らはピットの生成を抑制する方法について種々の検討を重ねた結果、以下の知見を得ている。
多重量子井戸構造にアルミニウム(Al)を含む障壁層を用いると、障壁層に引張り歪みが誘起されることにより、多重量子井戸構造における圧縮歪みの歪み量が減るため、臨界膜厚値が大きくなること、
結晶中に電場強度が大きいAlが存在することにより、インジウム(In)の拡散が抑制されるため、局所的に偏析する傾向が強いInの偏析を抑制できること、
Alを含む半導体層、すなわちAlGaN層は面方位が{1−101}面の成長速度と(0001)面の成長速度との差がGaInN層の場合よりも小さいため、ピットの拡大を抑制できること、
井戸層のInの混晶比を0.1以下とすることにより、多重量子井戸構造の総膜厚が臨界膜厚を越えなくすることができること、
井戸層が有する歪みベクトルと逆符号の歪みベクトルを障壁層に持たせることにより、多重量子井戸構造における歪み量が小さくなるため、臨界膜厚値が大きくなること、
多重量子井戸構造の形成時に、ガリウム源としてトリエチルガリウム(TEG)を用いると、量子井戸構造における面方位が(0001)面の成長速度と{1−101}面の成長速度との差が小さくなること、
のため、ピットの拡大を抑制できる。
また、電子の注入効率を向上させる方法については以下の知見を得ている。
多重量子井戸構造に、各井戸層が有する歪みベクトルと逆符号の歪みベクトルを有する障壁層を用いると、多重量子井戸構造における歪み量が小さくなるため、多重量子井戸構造に誘起されるピエゾ電界が小さくなり、電子の各井戸層への注入が均一化する。
障壁層のうちp型伝導層と隣接する障壁層にのみAlを含み、p型伝導層と隣接しない障壁層にはAlを含まない構造とすると、井戸層に注入される電子のp型伝導層へのオーバーフローが防止されるため、電子の井戸層への注入効率が向上する。
具体的に、本発明に係る第1の半導体発光素子は、III −V族化合物半導体からなる半導体発光素子を対象とし、基板上に、障壁層と該障壁層よりも狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量子井戸層を備え、井戸層はIn及びNを含み、障壁層はAl及びNを含む。
第1の半導体発光素子によると、障壁層がAl及びNを含むため、該Alが障壁層に含まれると、井戸層における圧縮歪みを緩和するために臨界膜厚を越えた時点で発生するピットに対して、障壁層に引張り歪みが誘起され、量子井戸層における圧縮歪みの歪み量を低減できるので、臨界膜厚を大きくできる。また、Alが障壁層に含まれると、井戸層におけるInの偏析を抑制でき、さらに面方位が{1−101}面の成長速度と面方位が(0001)面の成長速度との差がInを含む井戸層の場合よりも小さいため、ピットの拡大を防ぐことができる。
第1の半導体発光素子において、障壁層が、p型伝導層とn型伝導層との間に複数層設けられており、複数の障壁層のうちp型伝導層と隣接する一の障壁層のアルミニウムの混晶比が、p型伝導層と隣接しない他の障壁層のアルミニウムの混晶比よりも大きいことが好ましい。このようにすると、p型伝導層と隣接する一の障壁層は、Alが添加されることによりヘテロ障壁が大きくなるため、外部から注入された電子が井戸層に注入されることなくp型伝導層に流れてしまうオーバーフローを抑制できるので、電子の井戸層への注入効率が向上する。
この場合に、p型伝導層と隣接する一の障壁層におけるアルミニウムの混晶比が、n型伝導層側で小さく且つp型伝導層側で大きいことが好ましい。このようにすると、p型伝導層と隣接する障壁層におけるホールの存在確率を小さくすることができるので、ホールの井戸層への注入効率をも向上させることができる。
第1の半導体発光素子において、井戸層が窒化ガリウムインジウム(GaInN)又は窒化アルミニウムガリウムインジウム(AlGaInN)からなり、障壁層が窒化アルミニウムガリウム(AlGaN)からなることが好ましい。
本発明に係る第2の半導体発光素子は、III −V族化合物半導体からなる半導体発光素子を対象とし、基板上に、障壁層と該障壁層よりも狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量子井戸層を備え、障壁層は井戸層の歪みベクトルと逆符号の歪みベクトルを有している。
第2の半導体発光素子によると、障壁層と井戸層との歪みベクトルが互いに逆符号であるため、量子井戸構造における歪み量が打ち消されて小さくなる。これにより、ピットが発生する臨界膜厚が大きくなるだけでなく、量子井戸構造に誘起されるピエゾ電界も小さくなるので、電子及びホールの各井戸層への注入が均一化して発光効率が向上する。
第2の半導体発光素子において、井戸層がInを含み、障壁層がAlを含むことが好ましい。
第1又は第2の半導体発光素子は、量子井戸層の基板側に設けられる第1の光ガイド層と、量子井戸層の基板と反対側に設けられる第2の光ガイド層とをさらに備え、障壁層の禁制帯幅が、第1の光ガイド層及び第2の光ガイド層の禁制帯幅よりも小さいか又は同等であることが好ましい。
また、井戸層のInの混晶比が0よりも大きく且つ0.1以下であることが好ましい。このようにすると、量子井戸層の総膜厚が臨界膜厚を越えないようにできる。
また、障壁層又は井戸層が不純物としてシリコン(Si)を含むことが好ましい。このようにすると、量子井戸層に生じるInの偏析を防ぐことができ、発光効率も向上する。
本発明に係る第3の半導体発光素子は、III −V族化合物族窒化物半導体からなる半導体発光素子を対象とし、基板上に、複数の障壁層と各障壁層よりも狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量子井戸層と、基板上に量子井戸層を上下方向から挟むように形成されたp型伝導層及びn型伝導層とを備え、複数の障壁層のうち、p型伝導層と隣接する一の障壁層はアルミニウムを含み、p型伝導層と隣接しない他の障壁層はアルミニウムを含まない。
第3の半導体発光素子によると、p型伝導層と隣接する一の障壁層と、該一の障壁層とp型伝導層の反対側で隣接する井戸層との間に、Alに起因する大きなヘテロ障壁が存在するため、電子が井戸層を越えてp型伝導層にオーバーフローすることを抑制できる。また、電子が井戸層を越えるオーバーフローを抑制する方向に、ピエゾ電界が誘起されるので、井戸層への電子の注入効率が確実に向上する。
第3の半導体発光素子において、井戸層がInを含むことが好ましい。
第3の半導体発光素子において、井戸層がGaInNからなり、p型伝導層と隣接する障壁層がAlGaNからなり、他の障壁層がGaInN又はGaNからなることが好ましい。
本発明に係る半導体発光素子の製造方法は、有機金属気相成長法を用いて、基板上に、障壁層と該障壁層よりも狭い禁制帯幅を持つ井戸層とを交互に積層することにより、障壁層及び井戸層からなる量子井戸層を形成するIII −V族化合物半導体からなる半導体発光素子の製造方法を対象とし、基板上に、第1の原料として少なくともガリウム源と窒素源とを用いることにより、ガリウム(Ga)及び窒素(N)を含む障壁層を形成する障壁層形成工程と、障壁層の上に、第2の原料として少なくともガリウム源とインジウム源と窒素源とを用いることにより、Ga、In及びNを含む井戸層を形成する井戸層形成工程とを備え、障壁層形成工程及び井戸層形成工程におけるガリウム源はトリエチルガリウム(TEG)からなる。
本発明の半導体発光素子の製造方法によると、障壁層形成工程及び井戸層形成工程において、ガリウム源にTEGを用いているため、量子井戸層における面方位が(0001)面の成長速度と面方位が{1−101}面の成長速度との差が小さくなる。
本発明の半導体発光素子の製造方法において、障壁層形成工程が、第1の原料がアルミニウム源をさらに含むことにより、AlGaNからなる障壁層を形成する工程を有し、井戸層形成工程は、該井戸層形成工程における井戸層がGaInNからなるか、又は第2の原料がアルミニウム源をさらに含むことにより、AlGaInNからなる井戸層を形成する工程を有することが好ましい。また、井戸層のInの混晶比が0よりも大きく且つ0.1以下であることが好ましい。
本発明に係る光ディスク装置は、本発明の第1〜第3の発明に係る半導体発光素子と、半導体発光素子が発光する発光光をデータが記録された記録媒体上に集光する集光光学系装置と、記録媒体からの反射光を受光する光検出器とを備えている。
本発明の光ディスク装置において、光検出器が、発光光の反射光により記録媒体に記録されているデータを読み取ることが好ましい。
この場合に、光検出器が半導体発光素子の近傍に設けられていることが好ましい。
この場合に、光検出器がシリコンからなる基体の主面上に設けられ、半導体発光素子は基体の主面上に保持されていることが好ましい。
この場合に、基体の主面には、側壁にマイクロミラーを有する凹部が設けられており、半導体発光素子が、半導体発光素子からの発光光がマイクロミラーにより反射されて基体の主面に対してほぼ垂直方向に進むように、基体の凹部の底面上に固着されていることが好ましい。
この場合に、マイクロミラーの表面上には金属薄膜が形成されていることが好ましい。また、この金属薄膜が金、銀又はアルミニウムからなることが好ましい。
本発明に係る半導体発光素子によると、III −V族化合物半導体からなる量子井戸層に生じるピットの発生密度を大幅に低減できると共に、量子井戸層の障壁層に挟まれた井戸層への電子及びホールの注入が均一化することにより、注入効率を高めることができる。これにより、素子の発光効率が向上し、しきい値電流が低減するため、発光素子の信頼性が大きく向上する。
さらに、本発明の半導体発光素子を搭載した光ディスク装置によると、光出力部である発光素子に高信頼性を得られるため、記録密度が高い高密度光ディスクを扱える装置を実現できる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係る半導体発光素子の模式的な断面構成を示している。図1に示すように、例えば、主面に(0001)面を持つGaNからなる基板11上には、上面の一部が露出する露出部を有するn型GaNからなるバッファ層12と、n型AlGaNからなり、後述する多重量子井戸層にポテンシャル障壁を形成しn型キャリアを閉じ込めるn型クラッド層13と、n型AlGaNからなり、発生した光を閉じ込めるn型光ガイド層14と、GaInNからなる井戸層とAlGaNからなる障壁層とが交互に積層されてなり、n型キャリアとp型キャリアとが再結合発光する多重量子井戸活性層15と、p型AlGaNからなり、発生した光を閉じ込めるp型光ガイド層16と、p型AlGaNからなり、多重量子井戸活性層15にポテンシャル障壁を形成しp型キャリアを閉じ込めるp型クラッド層17と、n型GaNからなり、多重量子井戸活性層15に効率良く電流を注入するための電流ブロック層18と、p型GaNからなり、p側電極との間のオーミック接触を図るコンタクト層19とが順次形成されている。
コンタクト層19の上面にはNi/Auからなるp側電極20が形成され、バッファ層12の露出部には、Ti/Alからなるn側電極21が形成されている。
ここで、基板11の材料は窒化ガリウム(GaN)に限らず、サファイア(Al2 O3 )、炭化ケイ素(SiC)、シリコン(Si)、スピネル、硫化亜鉛(ZnS)、酸化亜鉛(ZnO)又は砒化ガリウム(GaAs)等を用いることができる。但し、GaN以外の材料を基板11に用いる場合には、該基板11がGaN系半導体結晶に対して異種の材料となるため、該基板11との格子不整合を緩和することにより高品質なGaN系半導体結晶を得られるように、GaN等からなる低温堆積バッファ層を、基板11とバッファ層12との間に設ける必要がある。
また、基板11の面方位は、低指数面に限らず、所定方向に傾斜した基板であってもよく、例えば、基板にGaNを用いる場合には、GaNの(0001)面から晶帯軸が[11−20]方向に2度傾斜した基板を用いてもよい。また、基板11の導電型については、n型、p型又は絶縁性であってもよい。
本実施形態においては、GaNからなる基板11上にGaNからなるバッファ層12を設けることにより、高品質なIII 族窒化物半導体レーザ構造となる各半導体層を成長させることができる。バッファ層12にGaNを選ぶ理由は、III 族窒化物半導体のうちで最も容易に高品質な結晶が得られるためである。バッファ層12の膜厚は100nm程度以上であればよい。但し、本実施形態のように基板11に低抵抗な材料を用いない場合には、p側電極20及びn側電極21を共に基板11の素子形成面側に形成する必要があるため、1000nm程度以上の膜厚とする。
AlGaNからなるn型クラッド層13及びp型クラッド層17は、例えば、Alの混晶比(組成比)が共に0.09であり、n型クラッド層13の膜厚は約900nmであり、p型クラッド層17の膜厚は約600nmである。但し、AlGaNには引張り歪みが加わるため、クラッド層13、17におけるAlの混晶比の増加及び膜厚の増加と共に成長中にクラックが発生しやすいので、例えば、膜厚が約3nmのAl0.18Ga0.82Nからなる第1層と膜厚が約3nmのGaNからなる第2層とが対をなす歪み超格子構造を形成することにより、クラックの発生を防止することが好ましい。さらに、この場合に、第1層にはn型又はp型の不純物をドープし、第2層には不純物をドープしない、いわゆる変調ドープを行なってもよい。また、AlGaInNからなる四元混晶を用いることにより、GaNからなる基板11に格子整合するレーザ構造を形成することができるため、クラックの発生はいうに及ばず転位の発生をも抑制できる。
AlGaNからなるn型光ガイド層14及びp型光ガイド層16は、例えば、Alの混晶比が0.02であり、膜厚は共に100nm程度である。但し、レーザ構造における光閉じ込め機能は、多重量子井戸活性層15及びn型及びp型クラッド層13、17の膜厚及び屈折率等の構成にも関わるため、構成によってはAlを含まないGaNにより光ガイド層14、16を構成してもよい。
以下、第1の実施形態の特徴を有する多重量子井戸活性層を図面に基づいて説明する。図2は第1の実施形態に係る多重量子井戸活性層15の詳細な断面構成を示している。図2に示すように、本実施形態に係る多重量子井戸活性層15は、基板側から、膜厚が約3nmでInの混晶比が0.08のGaInNからなる井戸層151が3層と、各井戸層151の間に形成され、膜厚が約5nmでAlの混晶比が0.02のAlGaNからなる障壁層152が2層と、3層目の井戸層151の上面に形成され、膜厚が約5nmでAlの混晶比が0.15のAlGaNからなる保護層153とから構成されている。ここで、保護層153は井戸層151及び障壁層152を成長した後、最上部の井戸層151のGaInN結晶から気相中にInが再脱離することを防ぐため、及び発光素子の動作時に電子を活性層に効率良く注入させるために設けられている。保護層153にはp型不純物がドープされていることが好ましい。
井戸層151におけるInの混晶比に応じてレーザ光の発振波長を短波長側又は長波長側に制御できるが、結晶品質を高品位に維持するという観点からInの混晶比は0よりも大きく且つ0.3以下とする。好ましくは、多重量子井戸活性層15において、Inの組成が不均一となることを抑制すると共に発振しきい値電流を低減できるように、Inの混晶比は0よりも大きく且つ0.2以下とする。さらに、好ましくは、結晶成長時におけるピットの生成を抑制できるように、Inの混晶比は0よりも大きく且つ0.1以下とする。また、井戸層151及び障壁層152は、不純物としてSiがドープされていることが好ましい。
図3に、共振器長が約1mmでリッジ幅が約5μmの半導体レーザにおける井戸層のIn混晶比と発振しきい値との関係を示す。図3に示すように、井戸層151におけるInの混晶比が0.05〜0.1の場合には、発振しきい値電流が200mAよりも小さくなっていることが分かる。
本実施形態に係る多重量子井戸活性層15は、前述したように結晶成長時のピットの発生を抑制することができると共に、各井戸層151への電子及びホールの注入の均一化と電子の注入効率の向上とを実現させることができる。
まず、多重量子井戸活性層15における障壁層152に対してAlを含む構成とすることにより、障壁層152には井戸層151の圧縮歪みを低減する方向に引張り歪みが誘起する。このため、ピット発生の臨界膜厚を大きくできる。従って、大きくなった臨界膜厚値に、多重量子井戸活性層15の総膜厚値が収まるようにすれば、ピットの発生を効果的に抑えることができる。
また、結晶中に電場強度が大きいAlが含まれるため、該AlがInの拡散を抑制するので、局所的に偏析する傾向が強いInの偏析を抑制できる。さらに、AlGaNからなる障壁層152は、面方位が{1−101}面の成長速度と面方位が(0001)面の成長速度との差が、GaInNからなる井戸層151の場合よりも小さいため、ピットが拡大することを防止できる。
図4は本実施形態に係る半導体発光素子の禁制帯幅のバンドダイアグラムをピエゾ電界を考慮して示している。図5は障壁層にGaInNを用いる比較用の半導体発光素子の禁制帯幅のバンドダイアグラムを示している。図4及び図5において、図1及び図2に示す各半導体層と対応するエネルギー領域には同一の符号を付している。図5において多重量子井戸活性層15の全体にわたって生じている、図面内で強い右下がりのピエゾ電界が、図4においてはAlを含む障壁層152による右上がりの電界が誘起されることによって弱まっていることが分かる。これにより、各井戸層151への電子及びホールの注入が均一化されて発光効率が向上する。
障壁層152のAl混晶比は、ピットの抑制効果と電子及びホールの井戸層への均一な注入とのトレードオフから、0よりも大きくn型及びp型クラッド層13、17のAlの混晶比以下とする。好ましくは、0よりも大きくn型及びp型光ガイド層14、16のAlの混晶比以下とする。すなわち、障壁層152の禁制帯幅は、n型及びp型光ガイド層14、16の禁制帯幅よりも狭いか又は同等とする。
次に、多重量子井戸活性層15における障壁層152に対してInを含まない構成とすることにより、多重量子井戸活性層15に誘起される圧縮歪みの歪み量をより小さくできる。その上、Inを井戸層151のみに分離できるので、Inの拡散を抑制し、連続的なInの偏析領域の拡大を防止できる。
さらに、井戸層151におけるInの混晶比を0.1以下とすることによって、多重量子井戸活性層15の総膜厚が臨界膜厚を越えなくすることができる。
このとき、臨界膜厚以外の観点からも、以下に挙げる構成が好ましい。すなわち、井戸層151の膜厚は発光効率の観点から2nm〜4nm程度が好ましく、井戸層151の層数はキャリアの均一な注入と利得の確保との観点から2層から4層程度が好ましい。
また、多重量子井戸活性層15の結晶成長時にSiを不純物としてドープすると、Inの偏析を防ぐことができ、発光効率が向上する。メカニズムは明らかではないが、Siのサーファクタント効果によると考えられる。
以上説明したように、本実施形態に係る半導体発光素子によると、井戸層151と障壁層152とからなる多重量子井戸活性層15において、障壁層152をAlGaN結晶で構成することにより、障壁層152に引張り歪みが誘起されるため、多重量子井戸活性層15における圧縮歪みの歪み量を低減できるので、結晶の臨界膜厚を大きくできる。
また、井戸層151を構成するGaInN結晶のInの混晶比を0.1以下とすることにより、多重量子井戸活性層15の総膜厚が、ピットの発生する臨界膜厚を越えないようにすることができる。従って、大きくなった臨界膜厚値に、多重量子井戸活性層15の総膜厚値が収まるようにすれば、ピットの発生を極めて有効に防止できる。
以下、前記のように構成された半導体発光素子の製造方法について図1及び図2を参照しながら説明する。ここでは、本実施形態に係る半導体発光素子をMOVPE法を用いて製造する手順を説明する。
MOVPE法においては、III 族元素の原料としてアルキル金属化合物を用いる。III 族元素の原料のうち、ガリウム源としてトリメチルガリウム(以下、TMGと略称する。)又はトリエチルガリウム(以下、TEGと略称する。)を用い、アルミニウム源としてトリメチルアルミニウム(以下、TMAと略称する。)を用い、インジウム源としてトリメチルインジウム(以下、TMIと略称する。)又はエチルジメチルインジウム等を用いる。
また、V族元素の原料となる窒素源としてはアンモニア(NH3 )、ヒドラジン(N2 H4 )等を用いる。n型不純物を供給するシリコン源としてはシラン(SiH4 )ガス等を用い、p型不純物を供給するマグネシウム源としてはビスシクロペンタジエニルマグネシウム(以下、Cp2Mgと略称する。)等を用いる。
まず、主面が(0001)面のGaNからなる基板11を洗浄し、その後、洗浄した基板11を反応室内のサセプタ上に保持する。続いて、反応室内を真空排気した後、圧力が約800×102 Pa(600Torr)の水素及びアンモニア雰囲気において基板温度が1030℃で処理時間が10分間の加熱を行なって基板11の表面クリーニングを行なう。
次に、基板温度を1000℃に設定し、反応室にTMGとアンモニアとを、TMGのアンモニアに対するV族/III 族供給モル比(以下、V/III 比と呼ぶ。)が5000となるように供給すると共に、Siのドーパントとして窒素で希釈したシランガスを供給することにより、図1に示すように、基板11の主面上にキャリア密度が8×1017cm−3で膜厚が約2500nmのn型GaNからなるバッファ層12を成長させる。このときの成長速度は25nm/分程度である。
次に、バッファ層12の上に、アルミニウム源であるTMAを新たに供給することにより、膜厚が約900nmのn型Al0.1 Ga0.9 Nからなるn型クラッド層13を成長させ、続いて、膜厚が約100nmのn型Al0.02Ga0.98Nからなるn型光ガイド層14を成長させる。ここで、AlGaNにおけるAlの混晶比は、Alの固相比がAlの気相比とほぼ一致するため容易に制御できる。
次に、図2に示すように、基板温度を800℃程度にまで下げ、窒素をキャリアガスとして、III 族源のTEG、TMA及びTMIとV族源のアンモニアとを反応室に供給することにより、n型光ガイド層14の上に、膜厚が約3nmのGa0.92In0.08Nからなる井戸層151と膜厚が約5nmのAl0.02Ga0.98Nからなる障壁層152と、膜厚が約5nmのAl0.15Ga0.85Nからなる保護層153との積層構造からなる多重量子井戸活性層15を成長させる。このときの各半導体層の成長速度は1nm/分程度である。また、各半導体層の原料の供給条件として、井戸層151は、TMIの気相比が0.7でV/III 比が50000であり、障壁層152はTMAの気相比が0.02でV/III 比が200000であり、保護層153はTMAの気相比が0.15でV/III 比が190000である。なお、保護層153は900℃程度の比較的高い温度で成長させることが好ましい。
本実施の形態に係る製造方法は、ガリウム源にTEGを用いていることを特徴とする。TEGはTMGよりも分解温度が低いため、成長表面においてアルキル基が結合していないGa原子が存在する割合が高くなる。さらに、アルキル基が結合していないGa原子の表面拡散長は、アルキル基と結合したGa分子の表面拡散長よりも長い。また、アルキル基が結合していないGa原子は結晶表面における選択成長性が低い。これらによって、ガリウム源にTEGを用いると、面方位が(0001)面の成長速度と{1−101}面の成長速度との差が小さくなるので、ピットの拡大を抑制できる。
次に、図1に示すように、基板温度を再度1000℃にまで昇温した後、水素をキャリアガスとして、III 族源のTMG及びTMAとV族源のアンモニアとを反応室に供給すると共に、MgのドーパントであるCp2 Mgを供給することにより、多重量子井戸活性層15の上に、膜厚が約100nmのp型AlGaNからなるp型光ガイド層16を成長させる。続いて、p型光ガイド層16の上に、膜厚が約600nmのp型AlGaNからなるp型クラッド層17を成長させる。その後、各原料ガスの供給を止めて、基板11の温度を室温にまで下げる。
以上の結晶成長工程により得られた半導体ウェハ(エピタキシャル基板)に対して所定の加工を行なうことにより単一モードレーザ素子を形成する。すなわち、エピタキシャル成長基板に対して、フォトリソグラフィー工程、ドライエッチング工程、埋め込み再成長工程、電極蒸着工程、劈開工程及び実装工程等のプロセスを順次行なう。
まず、フォトリソグラフィー工程及びドライエッチング工程において、p型クラッド層17の上に幅3μmのストライプ形状のSiO2 からなるマスクパターンを形成する。形成されたマスクパターンを用いて、p型クラッド層17がリッジ部を持つように該p型クラッド層17に対して深さが500nm程度となるまでドライエッチングを行なう。
次に、埋め込み再成長工程において、p型クラッド層17にリッジ部が形成された基板11を再度MOVPE装置の反応室に投入し、p型クラッド層17におけるリッジ部の側方の領域が充填されるようにn型GaNからなる電流ブロック層18を該リッジ部の側方の領域に選択成長させる。
次に、基板11を反応室から取り出し、マスクパターンを除去した後、再度、反応室に戻して、p型クラッド層17のリッジ部を含む電流ブロック層18の上面に、膜厚が約300nmでキャリア密度が8×1017cm−3のp型GaNからなるコンタクト層19を成長させる。
各p型半導体層のp型不純物であるMgアクセプタの活性化処理は、反応室内で行なってもよく、反応室から基板11を取り出して別の熱処理炉で行なってもよく、また、電極蒸着工程におけるシンタリング処理と同時に行なってもよい。このときの熱処理条件は、例えば、窒素雰囲気において加熱温度が約600℃で加熱時間が20分間程度とする。
次に、電極蒸着工程において、コンタクト層19の上面におけるp型クラッド層17のリッジ部の上方に、例えば、膜厚が10nmのニッケル(Ni)からなる導体膜と、膜厚が約300nmの金(Au)からなる導体膜とが順次積層されてなるp側電極20を蒸着法を用いて選択的に形成する。
次に、p側電極形成領域にマスクパターンを形成し、形成されたマスクパターンを用いてエピタキシャル層に対してドライエッチングを行なってバッファ層12の一部の領域を露出させる。露出した領域に、例えば、チタン(Ti)からなる導体膜と、Alからなる導体膜とが順次積層されてなるn側電極21を蒸着法を用いて選択的に形成する。
次に、劈開及び実装工程において、p側及びn側電極20、21が形成された基板11に対して、共振器長が例えば500μm程度となるように劈開を行ない、その後、共振器における出射端面と反射端面とに適当な端面コーティングを施す。さらに、素子ごとに分割されたレーザ素子をヒートシンクに、該ヒートシンクの実装面とレーザ素子の電極形成面とを対向させる、いわゆるジャンクションダウン方式で実装する。
このようにして得られる半導体発光素子の多重量子井戸活性層15において、多重量子井戸活性層15を形成した直後の結晶表面について、走査電子顕微鏡及び原子間力顕微鏡を用いて、その表面モフォロジーを観察したところ、ピットの密度が従来のGaInN/GaInNからなる多重量子井戸層において観察されるピットの密度に比べて2〜3桁減少していることを確認している。
以上説明したように、本実施形態に係る製造方法によると、多重量子井戸活性層15を成長させる際に、ガリウム源にTEGを用いるため、TMGを用いる場合と比べて、面方位が(0001)面の成長速度と{1−101}面の成長速度との差が小さくなるので、成長中の結晶表面に発生するピットが拡大することを抑制できる。
なお、本実施形態においては、多重量子井戸活性層15における井戸層151にGaInNを用い、障壁層152にAlGaNを用いたが、これに限らず、井戸層151に例えばAlGaInN等の混晶を用いてもよく、また障壁層152に例えばAlGaInN等の混晶を用いても、ピットの形成を抑制する効果がある。
また、III 族元素としてホウ素(B)を含んでもよく、V族元素として窒素(N)以外にヒ素(As)又はリン(P)等を含む窒化物系半導体であっても同様の効果を得ることができる。
また、本実施形態においては、MOVPE法を用いた結晶成長工程において、反応室内の圧力として、1気圧(=1013×102 Pa)よりもわずかに低圧の約800×102 Paとしたが、反応圧力は本発明には影響を与えず、従って、他の圧力としても同様の効果を得られる。
なお、多重量子井戸活性層15における井戸層151と障壁層152との各組成及び膜厚を適当に選ぶことにより、井戸層151に誘起される圧縮歪みを障壁層152に誘起する引っ張り歪みで完全に打ち消し、多重量子井戸活性層15全体で無歪みとすることもできる。
また、本実施形態の第1の変形例として、図6に示す多重量子井戸活性層15において、1、2層目の障壁層152のAl混晶比を例えば0.02とし、p型伝導層である保護層153と3層目の井戸層151との間にAlの混晶比が例えば0.07の3層目の障壁層152Aを設けてもよい。このようにすると、図7のバンド図に示すように、3層目の障壁層152Aにおける伝導帯の下端のエネルギー(Ec)が、2層目の障壁層152よりも大きくなるため、この3層目の障壁層152Aのヘテロ障壁により、外部から注入される電子が井戸層151を越えてp型伝導層へオーバーフローすることを抑制でき、井戸層151への電子の注入効率を向上させることができる。
さらには、第2変形例として、例えば、図6において、3層目の障壁層152のAlの混晶比を、井戸層151側で0.02、p型の保護層153側で0.07となるよう徐々に大きくしてもよい。このようにすると、図8のバンド図に示すように、井戸層151への電子の注入効率を向上させられるだけでなく、3層目の障壁層152Aにおける価電子帯の上端のエネルギー(Ev)が保護層153側で小さく、井戸層151側で大きくなるため、3層目の障壁層152におけるホールの存在確率を低減できるので、井戸層151へのホールの注入効率も向上させられるようになる。
以上説明したように、本実施形態によると、多重量子井戸活性層15に生ずるピットの生成が抑制されると共に、多重量子井戸活性層15への電子及びホールの注入効率が向上するため、レーザ発振時のしきい値が低く、且つ、長寿命となる等の信頼性が高い半導体レーザ素子を得ることができ、これを光ディスク装置の発光素子として組み込むことができる。
また、本実施形態に係る発明は、半導体発光素子だけでなく、本発明と同等の構成により得られるヘテロ接合を有するヘテロ接合電界効果トランジスタ等の高移動度電子素子にも適用でき、その結果、ヘテロ接合部に生じるピットを抑制できることにより、電子の移動度を向上させることができる。
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
図9は本発明の第2の実施形態に係る半導体発光素子の模式的な断面構成を示している。図9において、図1に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。図9に示す、本実施形態に係る半導体発光素子において、n型クラッド層13上に形成されているn型光ガイド層24がn型GaNからなり、n型光ガイド層24上の多重量子井戸活性層25はGaInNからなる井戸層とGaN又はAlGaNからなる障壁層とが交互に積層されてなり、多重量子井戸活性層25上のp型光ガイド層26はp型GaNにより構成されている。
図10は本実施形態に係る多重量子井戸活性層25の詳細な断面構成を示している。図10に示すように、基板側から、膜厚が約3nmでInの混晶比が0.08のGaInNからなる井戸層251が3層と、膜厚が約5nmで各井戸層151と交互に形成される第1及び第2の障壁層252、第3の障壁層252Aと、第3の障壁層252Aの上面に形成され、膜厚が約5nmでAlの混晶比が0.15のAlGaNからなる保護層253とから構成されている。
ここで、第1及び第2の障壁層252の組成は、例えばGaNであり、第3の障壁層252Aの組成は、例えばAlの混晶比が0.04のAlGaNである。
このようにすると、図11のバンド図に示すように、保護層253と3層目の井戸層251との間に、保護層253よりも組成が小さいAlを含む第3の障壁層252Aが設けられていることにより、第3の障壁層252Aに含まれるAlに起因する第1及び第2の障壁層252よりも大きいヘテロ障壁が存在する。このため、外部から注入される電子が井戸層251を越えるオーバーフローを抑制できる。さらに、電子のオーバーフローを抑制する方向にピエゾ電界も誘起されるため、各井戸層251への電子の注入効率が向上する。
また、一変形例として、例えば、第3の障壁層252AのAlの混晶比を、井戸層251側で0とし、保護層253側で0.04となるよう徐々に大きくしてもよい。このようにすると、各井戸層251への電子の注入効率が向上するだけでなく、第3の障壁層252Aにおけるホールの存在確率を下げることができるので、各井戸層251へのホールの注入効率も向上する。
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
図12は本発明の第3の実施形態に係る光ディスク装置の構成を模式的に表わしている。本実施形態に係る光ディスク装置は、本発明の半導体発光素子を光ディスク装置の発光部に用いている。図12に示すように、光ディスク装置には、キャンにレーザチップが実装されてなる半導体レーザ素子41のレーザ出射部と、所望のデータが記録された記録媒体である光ディスク50のデータ保持面とが互いに対向するように設けられ、半導体レーザ素子41と光ディスク50との間には集光光学系装置としての集光光学部40Aが設けられている。
集光光学部40Aは、半導体レーザ素子41側から順に設けられた、半導体レーザ素子41から出射される出射光51を平行光とするコリメータレンズ42と、平行光を3本のビーム(図示せず)に分割する回折格子43と、出射光51を透過し且つ光ディスク50からの反射光52の光路を変更するハーフプリズム44と、3本のビームを光ディスク50上に集光させる集光レンズ45とを有している。ここでは、発光光51として波長が約405nmのレーザ光を用いている。
光ディスク50上に集光された3本のビームは直径がそれぞれ0.8μm程度のスポット形状となる。この3つのスポットの位置によって検出される光ディスク50の半径方向の位置ずれを、集光レンズ45を適当に移動させることにより修正する駆動系回路46が設けられている。
ハーフプリズム44からの反射光52の光路上には反射光52を絞る受光レンズ47と、焦点の位置ずれを検出するシリンドリカルレンズ48と、集光された反射光52を電気信号に変換する光検出器としてのフォトダイオード素子49とが設けられている。
このように、半導体レーザ素子41からの発光光51を光ディスク50に導く集光光学部40A、及び光ディスク50により反射した反射光52を受光するフォトダイオード素子49とを備えた光ディスク装置に、青色レーザ光を安定して確実に発光できる本発明の半導体発光素子を適用すれば、記録密度が高い高密度光ディスク50に記録されたデータの読み出し(再生)を行なうことができる。
なお、レーザチップに自励発振特性を付与しておくと、低出力時にレーザチップへの戻り光の影響を受け難くなり、S/N比が向上するため、情報の読み出し精度が向上するので好ましい。このように自励発振特性を付加した場合には、半導体レーザ素子41に戻り光の影響を低減するための高周波回路等を付加する必要がなくなるため、装置の構成が簡単となって装置の小型化を容易に図れるようになる。
さらに、本実施形態に係る光ディスク装置は、レーザ光の出力が25mW程度の高出力動作も可能となるため、光ディスク50へデータの書き込み動作、すなわち記録動作をも行なえる。これにより、1つの半導体レーザ素子41により再生動作と記録動作とを行なえると共に、簡単な構成で優れた特性を持つ光ディスク装置を実現できる。
(第4の実施形態)
以下、本発明の第4の実施形態について図面を参照しながら説明する。
図13は本発明の第4の実施形態に係る光ディスク装置の構成を模式的に表わしている。本実施形態に係る光ディスク装置は、本発明の半導体発光素子を光ディスク装置の発光部に用いている。さらに、レーザチップ、光信号検出用フォトダイオード素子、及びレーザチップから出射されるレーザ光の光路を変更するマイクロミラーをシリコン(Si)からなる基体又は基板上に設けることにより、小型化及び薄型化を図っている。ここでは、レーザチップ、フォトダイオード及びマイクロミラーを併せてレーザユニットと呼ぶ。
図13に示すように、光ディスク装置には、レーザユニット61のレーザ出射部と、所望のデータが記録された記録媒体である光ディスク50のデータ保持面とが互いに対向するように設けられ、レーザユニット61と光ディスク50との間には集光光学系装置としての集光光学部40Bが設けられている。
集光光学部40Bは、レーザユニット61側から順に、発光光51が入射する第1の入射面に形成され、発光光51を3本のビームに分割するグレーティング(格子)パターンと、光ディスク50からの反射光52が入射する第2の入射面に形成され、ディスク面に対して平行な方向に±1次光として集光及び発散作用を付加して回折するホログラムパターンとを有するホログラム素子62と、円偏光と直線偏光とを相互に変換する1/4波長板63と、発光光51を光ディスク50の情報トラック上に集光する対物レンズ64とを有している。また、集光光学部40Bの側方には発光光51及び反射光52の位置ずれを修正するアクチュエータ65が設けられている。
図14は本実施形態に係るレーザユニット61の構成を示している。図14に示すように、レーザユニット61は、Siからなる1つの基板71上に形成されている。基板71の主面上には凹部71aが設けられ、該凹部71aの底面上には本発明のレーザチップ72が半田材等により固着されている。凹部71aにおけるレーザチップ72の出射端面側の側壁には、基板71の主面に対して45°の角度をなすマイクロミラー73が設けられている。これにより、レーザチップ72から出射される発光光51は、マイクロミラー73により反射されて基板71の主面に対してほぼ垂直に進行する。ここで、マイクロミラー73はSiの面方位の(111)面を用いることが好ましい。このSiの(111)面は異方性エッチングにより容易に得られると共に化学的に安定な面であるため、光学的に平坦な面が得られやすい。また、この(111)面は(100)面と正確に54°の角度をなすので、(100)面から[110]方向へ9°だけ傾斜した基板71を用いることにより、基板71の主面と45°をなす壁面を確実に得ることができる。
基板71の凹部71aの壁面のうち、マイクロミラー73と対向し且つ基板面との角度が63°をなす壁面には、レーザチップ72の反射端面から若干出射されるレーザ光からレーザチップの出力値をモニタする出力モニタ用フォトダイオード素子74が形成されている。なお、マイクロミラー73の表面はシリコンのままでもよく、さらには、レーザ光の利用効率を向上を図るために、凹部71aの壁面にレーザ光の反射率が高く且つ吸収率が低いAu、Ag又はAl等の金属薄膜を蒸着してもよい。
基板71の上部におけるマイクロミラー73の反射面と平行な方向であって該マイクロミラー73を互いに挟む領域には、反射光52を受光する光検出器としての第1のフォトダイオード素子75A及び第2のフォトダイオード素子75Bが、半導体バルクとしての基板71に直接形成されている。また、各フォトダイオード素子75A、75Bはマイクロミラー73の反射面と平行な方向に延びるようにそれぞれ5分割されている。
図15はホログラム素子62の断面構成と素子の動作とを示している。図15に示すように、ホログラム素子62は、前述したように、マイクロミラー上の実質的な発光位置73aからの発光光51を受ける第1の入射面62aにグレーティングパターン62gを有し、第1の入射面62aと反対側の面であり反射光52を受ける第2の入射面62bにホログラムパターン62hを有している。ここでは、ホログラム素子62に入射される反射光52のうち、第1のフォトダイオード素子75A側に回折される第1の回折光52aが第1のフォトダイオード素子75Aの受光面の前方に焦点を結ぶビームとなり、第2のフォトダイオード素子75B側に回折される第2の回折光52bが第2のフォトダイオード素子75Bの受光面の後方に焦点を結ぶビームとなることを表わしている。
図16(a)は本実施形態に係るレーザユニットの平面構成を模式的に表わしている。図16(a)において、図14に示す構成要素と同一の構成要素には同一の符号を付している。図16(a)に示すように、各フォトダイオード素子75A、75Bは、5分割された受光領域のうち、中央部分の3つの領域に、3本のビーム状の反射光(回折光)52のうちの中央の1本を受け、残りの両側部の領域に残りの2本のビーム状の反射光(回折光)52をそれぞれ1本ずつ受ける。
以下、トラッキングエラー信号、フォーカスエラー信号、及び光ディスクに記録されている情報信号の各検出方法の概略を説明する。
トラッキングエラー信号(TES)は、図16(a)に示すように、第1のフォトダイオード素子75Aの両側部の領域に受光する信号強度をT1及びT2とし、第2のフォトダイオード素子75Bの両側部の領域に受光する信号強度をT3及びT4とすると、次の算出式(1)により求められる。
TES=(T1−T2)+(T3−T4) …(1)
フォーカスエラー信号(FES)は、図16(b)に示すように、第1のフォトダイオード素子75Aの中央部分の3本の領域に受光する信号強度を図面の上から順にS1、S2及びS3とし、同様に、第2のフォトダイオード素子75Bの中央部分の3本の領域に受光する信号強度を順にS4、S5及びS6とすると、次の算出式(2)により求められる。
FES=(S1+S3+S5)−(S2+S4+S6) …(2)
算出式(2)の値が0となるように、図13に示すアクチュエータ65を駆動させて対物レンズ64を光ディスク50の情報トラックに追従させる。
ここで、図16(b)は、FES=0の場合を示し、フォーカスエラーが生じていない状態を表わしている。図16(c)及び図16(d)はいずれもFESが0とならず、フォーカスエラーが生じている状態を表わしている。
また、情報信号(RFS)も、以下の算出式(3)により求められる。
RFS=(S1+S3+S5)−(S2+S4+S6) …(3)
本実施形態によると、図14に示すレーザユニット61を用いることにより、光ディスク装置の小型化及び薄型化を実現できる。さらに、本実施形態に係る光ディスク装置を製造する際にも、主面上に、各フォトダイオード75A、75B、凹部71a及び該凹部71aの一側壁にマイクロミラー73が形成されたSiからなる基板71をあらかじめ用意しておき、基板71の凹部71aの底面上にレーザチップ72をボンディングするだけで組み立てが完成するため、製造工程が簡略化でき、且つ、歩留まりも高くできる。