JP2002368020A - サブマウントおよび半導体装置 - Google Patents
サブマウントおよび半導体装置Info
- Publication number
- JP2002368020A JP2002368020A JP2002127948A JP2002127948A JP2002368020A JP 2002368020 A JP2002368020 A JP 2002368020A JP 2002127948 A JP2002127948 A JP 2002127948A JP 2002127948 A JP2002127948 A JP 2002127948A JP 2002368020 A JP2002368020 A JP 2002368020A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- submount
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 高い接合強度で半導体発光素子を取りつける
ことができるサブマウントを提供する。 【解決手段】 サブマウントは、サブマウント基板と、
サブマウント基板の主表面上に形成されたはんだ層と、
それらの間に、サブマウント基板側から遷移元素の少な
くとも１種を主成分とする遷移元素層と貴金属の少なく
とも１種を主成分とする貴金属層とが積層されたはんだ
密着層を備える。半導体装置は、サブマウントのはんだ
層上に搭載された半導体発光素子を備える。
ことができるサブマウントを提供する。 【解決手段】 サブマウントは、サブマウント基板と、
サブマウント基板の主表面上に形成されたはんだ層と、
それらの間に、サブマウント基板側から遷移元素の少な
くとも１種を主成分とする遷移元素層と貴金属の少なく
とも１種を主成分とする貴金属層とが積層されたはんだ
密着層を備える。半導体装置は、サブマウントのはんだ
層上に搭載された半導体発光素子を備える。
Description
【０００１】
【発明の属する技術分野】この発明は、サブマウントお
よびそれを用いた半導体装置に関し、より特定的には、
半導体発光素子を搭載するサブマウントおよびこのサブ
マウントを用いた半導体装置に関する。なお、本発明の
「半導体発光素子」とは、例えばレーザーダイオードや
発光ダイオードのようなものを指す。
よびそれを用いた半導体装置に関し、より特定的には、
半導体発光素子を搭載するサブマウントおよびこのサブ
マウントを用いた半導体装置に関する。なお、本発明の
「半導体発光素子」とは、例えばレーザーダイオードや
発光ダイオードのようなものを指す。
【０００２】
【従来の技術】従来、半導体発光素子を備える半導体装
置が知られている。このような半導体装置の一種は、図
７に示すようにサブマウント３に半導体発光素子を搭載
することにより製造される。図７は、従来の半導体装置
の製造方法を説明するための断面模式図である。図７を
参照して、従来の半導体装置の製造方法を説明する。
置が知られている。このような半導体装置の一種は、図
７に示すようにサブマウント３に半導体発光素子を搭載
することにより製造される。図７は、従来の半導体装置
の製造方法を説明するための断面模式図である。図７を
参照して、従来の半導体装置の製造方法を説明する。
【０００３】図７に示すように、従来の半導体装置１の
製造方法では、まず半導体発光素子２を搭載するための
サブマウント３を準備する。サブマウントは、セラミッ
クの基板４と、同基板上に形成されたチタン（Ｔｉ）を
含む膜および白金（Ｐｔ）を含む膜からなる積層膜（Ｔ
ｉ／Ｐｔ積層膜５）と、この積層膜上に形成された電極
層としての金（Ａｕ）膜６と、この膜上に形成された白
金（Ｐｔ）を含むはんだバリア層１０７と、同バリア層
上に形成された金（Ａｕ）錫（Ｓｎ）系はんだを含むは
んだ層８とからなる。Ｔｉ／Ｐｔ積層膜、Ａｕ膜、はん
だバリア層およびはんだ層を形成する方法は、従来の蒸
着法、スパッタリング法あるいはめっき法などの成膜方
法およびフォトリソグラフィ法あるいはメタルマスク法
などのパターニング方法を用いることができる。
製造方法では、まず半導体発光素子２を搭載するための
サブマウント３を準備する。サブマウントは、セラミッ
クの基板４と、同基板上に形成されたチタン（Ｔｉ）を
含む膜および白金（Ｐｔ）を含む膜からなる積層膜（Ｔ
ｉ／Ｐｔ積層膜５）と、この積層膜上に形成された電極
層としての金（Ａｕ）膜６と、この膜上に形成された白
金（Ｐｔ）を含むはんだバリア層１０７と、同バリア層
上に形成された金（Ａｕ）錫（Ｓｎ）系はんだを含むは
んだ層８とからなる。Ｔｉ／Ｐｔ積層膜、Ａｕ膜、はん
だバリア層およびはんだ層を形成する方法は、従来の蒸
着法、スパッタリング法あるいはめっき法などの成膜方
法およびフォトリソグラフィ法あるいはメタルマスク法
などのパターニング方法を用いることができる。
【０００４】図７に示したようなサブマウントを準備し
た後、サブマウントのはんだを加熱溶融し、半導体発光
素子としてのレーザーダイオードをはんだ上の所定の位
置に搭載する（ダイボンド工程を実施する）。この後、
図示しないヒートシンクにサブマウントの裏面側をはん
だなどで接続・固定することにより、半導体発光素子を
備える半導体装置を得ることができる。
た後、サブマウントのはんだを加熱溶融し、半導体発光
素子としてのレーザーダイオードをはんだ上の所定の位
置に搭載する（ダイボンド工程を実施する）。この後、
図示しないヒートシンクにサブマウントの裏面側をはん
だなどで接続・固定することにより、半導体発光素子を
備える半導体装置を得ることができる。
【０００５】また、半導体発光素子のダイボンド工程に
おいて、加熱によって発生する半導体発光素子の損傷を
低減するために、上記金錫系はんだより溶融温度の低い
鉛（Ｐｂ）錫（Ｓｎ）系はんだや銀（Ａｇ）錫（Ｓｎ）
系はんだが、はんだ層として用いられることもある。銀
錫系はんだを用いた場合、同時に鉛フリー化も達成する
ことができる。
おいて、加熱によって発生する半導体発光素子の損傷を
低減するために、上記金錫系はんだより溶融温度の低い
鉛（Ｐｂ）錫（Ｓｎ）系はんだや銀（Ａｇ）錫（Ｓｎ）
系はんだが、はんだ層として用いられることもある。銀
錫系はんだを用いた場合、同時に鉛フリー化も達成する
ことができる。
【０００６】
【発明が解決しようとする課題】一方、例えばＣＤ装置
やＤＶＤ装置の書き込み速度の高速化やレーザ加工機の
高出力化などに伴う半導体発光素子の高出力化が進めら
れており、それらに用いられる半導体装置にはより高い
実用信頼性が必要とされている。その実現のための１つ
要望事項として、半導体発光素子とサブマウントの高い
接合強度がある。
やＤＶＤ装置の書き込み速度の高速化やレーザ加工機の
高出力化などに伴う半導体発光素子の高出力化が進めら
れており、それらに用いられる半導体装置にはより高い
実用信頼性が必要とされている。その実現のための１つ
要望事項として、半導体発光素子とサブマウントの高い
接合強度がある。
【０００７】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の目的は、半導体
発光素子を高い強度で接合することが可能なサブマウン
トおよびそのサブマウントを用いた半導体装置を提供す
ることである。
ためになされたものであり、この発明の目的は、半導体
発光素子を高い強度で接合することが可能なサブマウン
トおよびそのサブマウントを用いた半導体装置を提供す
ることである。
【０００８】
【課題を解決するための手段】この発明に従ったサブマ
ウントは、サブマウント基板と、サブマウント基板の主
表面上に形成されたはんだ層と、それらの間に、サブマ
ウント基板側から遷移元素の少なくとも１種を主成分と
する遷移元素層と貴金属の少なくとも１種を主成分とす
る貴金属層とが積層されたはんだ密着層を備える。この
はんだ密着層のはんだ層側の面は、はんだ層に面接触す
るように形成されている。このように構成されたサブマ
ウントでは、はんだ層の直下にはんだの接合を強固なも
のとするはんだ密着層が形成されているため、半導体発
光素子とサブマウントの接合強度を高めることができ
る。また、遷移元素層は、４Ａ族元素、５Ａ族元素また
は６Ａ族元素およびその合金からなる群から選ばれた少
なくとも１種を主成分とする層であってもよく、また組
成の異なる複数の層が積層されていてもよい。
ウントは、サブマウント基板と、サブマウント基板の主
表面上に形成されたはんだ層と、それらの間に、サブマ
ウント基板側から遷移元素の少なくとも１種を主成分と
する遷移元素層と貴金属の少なくとも１種を主成分とす
る貴金属層とが積層されたはんだ密着層を備える。この
はんだ密着層のはんだ層側の面は、はんだ層に面接触す
るように形成されている。このように構成されたサブマ
ウントでは、はんだ層の直下にはんだの接合を強固なも
のとするはんだ密着層が形成されているため、半導体発
光素子とサブマウントの接合強度を高めることができ
る。また、遷移元素層は、４Ａ族元素、５Ａ族元素また
は６Ａ族元素およびその合金からなる群から選ばれた少
なくとも１種を主成分とする層であってもよく、また組
成の異なる複数の層が積層されていてもよい。
【０００９】接合強度を高めるためおよび価格面から、
遷移元素層および貴金属層の膜厚は０を超え１μｍ以下
であるのが望ましい。より好ましくは、遷移元素層の膜
厚は、０．０１μｍ以上０．２μｍ以下であり、貴金属
層の膜厚は、０．０１μｍ以上０．１μｍ以下である。
遷移元素層および貴金属層の膜厚は０を超え１μｍ以下
であるのが望ましい。より好ましくは、遷移元素層の膜
厚は、０．０１μｍ以上０．２μｍ以下であり、貴金属
層の膜厚は、０．０１μｍ以上０．１μｍ以下である。
【００１０】好ましくは、遷移元素層には、チタン（Ｔ
ｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウ
ム（Ｚｒ）、ニオブ（Ｎｂ）およびその合金からなる群
から選ばれた少なくとも１種が主成分として含まれ、貴
金属層には、金（Ａｕ）、白金（Ｐｔ）、パラジウム
（Ｐｄ）およびその合金からなる群から選ばれた少なく
とも１種が主成分として含まれる。この場合、はんだの
接合強度をより一層高めることができる。
ｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウ
ム（Ｚｒ）、ニオブ（Ｎｂ）およびその合金からなる群
から選ばれた少なくとも１種が主成分として含まれ、貴
金属層には、金（Ａｕ）、白金（Ｐｔ）、パラジウム
（Ｐｄ）およびその合金からなる群から選ばれた少なく
とも１種が主成分として含まれる。この場合、はんだの
接合強度をより一層高めることができる。
【００１１】好ましくは、はんだ層は銀錫系はんだを主
成分とする。この場合、鉛フリー化を実現できるととも
に、半導体発光素子の接合温度を低く設定できるため、
加熱によって発生する半導体発光素子の損傷を低減する
ことができる。
成分とする。この場合、鉛フリー化を実現できるととも
に、半導体発光素子の接合温度を低く設定できるため、
加熱によって発生する半導体発光素子の損傷を低減する
ことができる。
【００１２】また、溶融前のはんだ層は銀を主成分とす
る層と錫を主成分とする層が積層された構成であっても
よい。
る層と錫を主成分とする層が積層された構成であっても
よい。
【００１３】また、サブマウント基板とはんだ密着層と
の間に電極層をさらに備えていてもよい。この場合、電
極層をはんだ密着層の下地膜として利用することもでき
る。
の間に電極層をさらに備えていてもよい。この場合、電
極層をはんだ密着層の下地膜として利用することもでき
る。
【００１４】また、サブマウント基板とはんだ密着層と
の間の、サブマウント基板の表面に接触するように形成
された密着層と、密着層上に形成された拡散防止層とを
備えていてもよい。この場合、電極層は拡散防止層上に
配置されている。
の間の、サブマウント基板の表面に接触するように形成
された密着層と、密着層上に形成された拡散防止層とを
備えていてもよい。この場合、電極層は拡散防止層上に
配置されている。
【００１５】また、密着層はチタンを含み、拡散防止層
は白金を含み、電極層は金を含む構成としてもよい。
は白金を含み、電極層は金を含む構成としてもよい。
【００１６】好ましくは、サブマウント基板は窒化アル
ミニウム焼結体を含む。この場合、窒化アルミニウムは
熱伝導率が高いため、放熱特性の優れたサブマウントを
得ることができる。
ミニウム焼結体を含む。この場合、窒化アルミニウムは
熱伝導率が高いため、放熱特性の優れたサブマウントを
得ることができる。
【００１７】この発明に従った半導体装置は、上述のい
ずれかのサブマウントと、はんだ層上に搭載された半導
体発光素子を備える。このような半導体装置では、半導
体発光素子を高い強度でサブマウントに接合することが
可能であり、半導体装置の実用信頼性を向上させること
ができる。
ずれかのサブマウントと、はんだ層上に搭載された半導
体発光素子を備える。このような半導体装置では、半導
体発光素子を高い強度でサブマウントに接合することが
可能であり、半導体装置の実用信頼性を向上させること
ができる。
【００１８】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。図１、図３および図５は、本発明
による半導体装置の実施の形態の一例を示す断面模式図
である。また、図２、図４および図６は、それぞれ図
１、図３および図５に示した半導体装置の製造方法を説
明するための断面模式図であり、はんだ溶融前の状態を
示したものである。なお、以下の図面において同一また
は相当する部分には同一の参照番号を付しその説明は繰
返さない。
施の形態を説明する。図１、図３および図５は、本発明
による半導体装置の実施の形態の一例を示す断面模式図
である。また、図２、図４および図６は、それぞれ図
１、図３および図５に示した半導体装置の製造方法を説
明するための断面模式図であり、はんだ溶融前の状態を
示したものである。なお、以下の図面において同一また
は相当する部分には同一の参照番号を付しその説明は繰
返さない。
【００１９】図１に示すように、半導体装置１は、サブ
マウント３に半導体発光素子としてのレーザーダイオー
ド２が搭載された構造を有している。サブマウントは、
例えば窒化アルミニウム（ＡｌＮ）焼結体からなるサブ
マウント用の基板４と、密着層としてのチタン（Ｔｉ）
膜５ｂおよぴ拡散防止層としての白金（Ｐｔ）膜５ａの
積層膜５（Ｔｉ／Ｐｔ積層膜５）と、このＴｉ／Ｐｔ積
層膜５上に形成された電極層としての金（Ａｕ）膜６
と、このＡｕ膜上に形成され、遷移元素層としてのチタ
ン（Ｔｉ）膜７ｂおよぴ貴金属層としての白金（Ｐｔ）
膜７ａの積層からなるはんだ密着層膜７と、はんだ密着
層上に形成されたはんだ層８としての銀錫（ＡｇＳｎ）
系はんだとからなる。
マウント３に半導体発光素子としてのレーザーダイオー
ド２が搭載された構造を有している。サブマウントは、
例えば窒化アルミニウム（ＡｌＮ）焼結体からなるサブ
マウント用の基板４と、密着層としてのチタン（Ｔｉ）
膜５ｂおよぴ拡散防止層としての白金（Ｐｔ）膜５ａの
積層膜５（Ｔｉ／Ｐｔ積層膜５）と、このＴｉ／Ｐｔ積
層膜５上に形成された電極層としての金（Ａｕ）膜６
と、このＡｕ膜上に形成され、遷移元素層としてのチタ
ン（Ｔｉ）膜７ｂおよぴ貴金属層としての白金（Ｐｔ）
膜７ａの積層からなるはんだ密着層膜７と、はんだ密着
層上に形成されたはんだ層８としての銀錫（ＡｇＳｎ）
系はんだとからなる。
【００２０】図１および図２に示すように、レーザーダ
イオードと、サブマウントとは、はんだ層によって接続
されている。レーザーダイオードの幅と、はんだ層の幅
と、はんだ密着層の幅は、ほぼ等しい。また、図３〜６
に示すように、はんだ溶融前または溶融後の状態におい
て、はんだ層の幅および長さは、レーザーダイオードの
幅および長さより大きくても小さくても良く、はんだ密
着層の幅および長さは、はんだ層の幅および長さよりも
大きくても小さくてもかまわない。
イオードと、サブマウントとは、はんだ層によって接続
されている。レーザーダイオードの幅と、はんだ層の幅
と、はんだ密着層の幅は、ほぼ等しい。また、図３〜６
に示すように、はんだ溶融前または溶融後の状態におい
て、はんだ層の幅および長さは、レーザーダイオードの
幅および長さより大きくても小さくても良く、はんだ密
着層の幅および長さは、はんだ層の幅および長さよりも
大きくても小さくてもかまわない。
【００２１】図１に示した半導体装置においては、サブ
マウントを構成する基板の材料として、セラミックス、
半導体、あるいは金属を用いてもよい。セラミックスと
しては、例えば上述した窒化アルミニウム（ＡｌＮ）、
酸化アルミニウム（Ａ１２Ｏ ３）、炭化ケイ素（Ｓｉ
Ｃ）、窒化ケイ素（Ｓｉ３Ｎ４）などを主成分としたも
のが、半導体としては、例えばシリコン（Ｓｉ）を主成
分としたものが、金属としては、例えば銅（Ｃｕ）、タ
ングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）お
よびこれらを含む合金ならびに銅−タングステン（Ｃｕ
−Ｗ）のような複合材料が、それぞれ挙げられる。
マウントを構成する基板の材料として、セラミックス、
半導体、あるいは金属を用いてもよい。セラミックスと
しては、例えば上述した窒化アルミニウム（ＡｌＮ）、
酸化アルミニウム（Ａ１２Ｏ ３）、炭化ケイ素（Ｓｉ
Ｃ）、窒化ケイ素（Ｓｉ３Ｎ４）などを主成分としたも
のが、半導体としては、例えばシリコン（Ｓｉ）を主成
分としたものが、金属としては、例えば銅（Ｃｕ）、タ
ングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）お
よびこれらを含む合金ならびに銅−タングステン（Ｃｕ
−Ｗ）のような複合材料が、それぞれ挙げられる。
【００２２】基板は、熱伝導率の高い材料を用いること
が好ましい。その熱伝導率は、好ましくは１００Ｗ／ｍ
Ｋ以上であり、より好ましくは１７０Ｗ／ｍＫ以上であ
る。また、その熱膨張係数は、レーザーダイオードを構
成する材料の熱膨張係数に近似していることが好まし
い。例えばレーザーダイオードがガリウム砒素（ＧａＡ
ｓ）あるいはインジウムリン（ＩｎＰ）などを用いる場
合、基板の熱膨張係数は、好ましくは１０×１０−６／
Ｋ以下であり、より好ましくは５×１０−６／Ｋ以下で
ある。
が好ましい。その熱伝導率は、好ましくは１００Ｗ／ｍ
Ｋ以上であり、より好ましくは１７０Ｗ／ｍＫ以上であ
る。また、その熱膨張係数は、レーザーダイオードを構
成する材料の熱膨張係数に近似していることが好まし
い。例えばレーザーダイオードがガリウム砒素（ＧａＡ
ｓ）あるいはインジウムリン（ＩｎＰ）などを用いる場
合、基板の熱膨張係数は、好ましくは１０×１０−６／
Ｋ以下であり、より好ましくは５×１０−６／Ｋ以下で
ある。
【００２３】基板４にセラミックを用いた場合、その上
面とそれに対向する下面との間を接続するようなスルー
ホールあるいはその内部に導体（ビアフィル）が充填さ
れたビアホールが形成されていてもよい。ビアホールに
充填される導体（ビアフィル）の主成分としては、望ま
しくは高融点金属、特にタングステン（Ｗ）やモリブデ
ン（Ｍｏ）を用いることができる。なお、これらにさら
にチタン（Ｔｉ）などの遷移金属、あるいはガラス成分
や基板材料（例えば窒化アルミニウム（ＡｌＮ））が含
まれていてもよい。
面とそれに対向する下面との間を接続するようなスルー
ホールあるいはその内部に導体（ビアフィル）が充填さ
れたビアホールが形成されていてもよい。ビアホールに
充填される導体（ビアフィル）の主成分としては、望ま
しくは高融点金属、特にタングステン（Ｗ）やモリブデ
ン（Ｍｏ）を用いることができる。なお、これらにさら
にチタン（Ｔｉ）などの遷移金属、あるいはガラス成分
や基板材料（例えば窒化アルミニウム（ＡｌＮ））が含
まれていてもよい。
【００２４】基板の表面粗さは、好ましくはＲａで１μ
ｍ以下、より好ましくはＲａで０．１μｍ以下である。
また、その平面度は、好ましくは５μｍ以下、より好ま
しくは１μｍ以下である。Ｒａが１μｍを超えるか平面
度が５μｍを超える場合、レーザーダイオードの接合時
にサブマウントとの間に隙間が発生し易くなり、それに
よってレーザーダイオードを冷却する効果が低下するこ
とがある。なお、表面粗さＲａおよび平面度はＪＩＳ規
格（それぞれＪＩＳＢ０６０１およびＪＩＳＢ０６２
１）に規定されている。
ｍ以下、より好ましくはＲａで０．１μｍ以下である。
また、その平面度は、好ましくは５μｍ以下、より好ま
しくは１μｍ以下である。Ｒａが１μｍを超えるか平面
度が５μｍを超える場合、レーザーダイオードの接合時
にサブマウントとの間に隙間が発生し易くなり、それに
よってレーザーダイオードを冷却する効果が低下するこ
とがある。なお、表面粗さＲａおよび平面度はＪＩＳ規
格（それぞれＪＩＳＢ０６０１およびＪＩＳＢ０６２
１）に規定されている。
【００２５】また、Ｔｉ／Ｐｔ積層膜を構成するＴｉ膜
（チタン（Ｔｉ）を含む膜）は、基板との密着性を高め
るための密着層であり、基板の上部表面に接触するよう
に形成される。その材料としては、例えば（Ｔｉ）、バ
ナジウム（Ｖ）、クロム（Ｃｒ）、ニッケルクロム合金
（ＮｉＣｒ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、およびこれらの化合物を用い
ることができる。また、基板が金属、合金あるいは金属
を含む複合材料である場合には、密着層は形成しなくて
も良い。
（チタン（Ｔｉ）を含む膜）は、基板との密着性を高め
るための密着層であり、基板の上部表面に接触するよう
に形成される。その材料としては、例えば（Ｔｉ）、バ
ナジウム（Ｖ）、クロム（Ｃｒ）、ニッケルクロム合金
（ＮｉＣｒ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、およびこれらの化合物を用い
ることができる。また、基板が金属、合金あるいは金属
を含む複合材料である場合には、密着層は形成しなくて
も良い。
【００２６】また、Ｔｉ／Ｐｔ積層膜を構成する白金
（Ｐｔ）膜は拡散防止層であり、Ｔｉ膜の上部表面上に
形成される。その材料としては、例えば白金（Ｐｔ）、
パラジウム（Ｐｄ）、ニッケルクロム合金（ＮｉＣ
ｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などを用
いることができる。なお、電極層の主成分は、通常Ａｕ
が用いられる。
（Ｐｔ）膜は拡散防止層であり、Ｔｉ膜の上部表面上に
形成される。その材料としては、例えば白金（Ｐｔ）、
パラジウム（Ｐｄ）、ニッケルクロム合金（ＮｉＣ
ｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などを用
いることができる。なお、電極層の主成分は、通常Ａｕ
が用いられる。
【００２７】また、はんだ密着層と電極層との間にはん
だバリア層が形成されていても良い。その材料として
は、例えば白金（Ｐｔ）、ニッケルクロム合金（ＮｉＣ
ｒ）、ニッケル（Ｎｉ）などを用いることができる。は
んだバリア層の幅および長さは、はんだ密着層のそれら
より大きくても小さくてもかまわない。
だバリア層が形成されていても良い。その材料として
は、例えば白金（Ｐｔ）、ニッケルクロム合金（ＮｉＣ
ｒ）、ニッケル（Ｎｉ）などを用いることができる。は
んだバリア層の幅および長さは、はんだ密着層のそれら
より大きくても小さくてもかまわない。
【００２８】また、はんだ層の材料としては、上述の銀
錫（ＡｇＳｎ）系はんだの他に、例えば錫（Ｓｎ）、イ
ンジウム（Ｉｎ）などの低融点金属はんだ、または、金
錫（ＡｕＳｎ）系はんだ、金ゲルマニウム（ＡｕＧｅ）
系はんだ、鉛錫（ＰｂＳｎ）系はんだ、インジウム錫
（ＩｎＳｎ）系はんだなどの合金はんだ、あるいはこれ
らを組み合わせたはんだを用いることができる。また、
溶融前のはんだ層の形態としては、例えば図２の８ａ、
８ｂに示したように、上記した合金はんだの別々の金属
種が積層されていてもよい。なお、はんだ層に銀錫（Ａ
ｇＳｎ）系はんだを用いる場合の銀（Ａｇ）量は、０質
量％以上７２質量％以下、金錫（ＡｕＳｎ）系はんだを
用いる場合の金（Ａｕ）量は、６５質量％以上８５質量
％以下あるいは５質量％以上２０質量％以下であること
が好ましい。
錫（ＡｇＳｎ）系はんだの他に、例えば錫（Ｓｎ）、イ
ンジウム（Ｉｎ）などの低融点金属はんだ、または、金
錫（ＡｕＳｎ）系はんだ、金ゲルマニウム（ＡｕＧｅ）
系はんだ、鉛錫（ＰｂＳｎ）系はんだ、インジウム錫
（ＩｎＳｎ）系はんだなどの合金はんだ、あるいはこれ
らを組み合わせたはんだを用いることができる。また、
溶融前のはんだ層の形態としては、例えば図２の８ａ、
８ｂに示したように、上記した合金はんだの別々の金属
種が積層されていてもよい。なお、はんだ層に銀錫（Ａ
ｇＳｎ）系はんだを用いる場合の銀（Ａｇ）量は、０質
量％以上７２質量％以下、金錫（ＡｕＳｎ）系はんだを
用いる場合の金（Ａｕ）量は、６５質量％以上８５質量
％以下あるいは５質量％以上２０質量％以下であること
が好ましい。
【００２９】なお、上述のＴｉ／Ｐｔ積層膜、Ａｕ膜、
はんだ密着層、はんだバリア層およびはんだ層を、総称
して以下メタライズ層とも言う。メタライズ層の形成方
法としては、従来から用いられている成膜方法を適用で
きる。例えば、蒸着法、スパッタリング法などの薄膜形
成方法、あるいはめっき法などがある。また、上述のＴ
ｉ／Ｐｔ積層膜、Ａｕ膜、はんだ密着層およびはんだ層
のパターニング方法には、例えばフォトリソグラフィを
用いたリフトオフ法、化学エッチング法、ドライエッチ
ング法、またはメタルマスク法などがある。
はんだ密着層、はんだバリア層およびはんだ層を、総称
して以下メタライズ層とも言う。メタライズ層の形成方
法としては、従来から用いられている成膜方法を適用で
きる。例えば、蒸着法、スパッタリング法などの薄膜形
成方法、あるいはめっき法などがある。また、上述のＴ
ｉ／Ｐｔ積層膜、Ａｕ膜、はんだ密着層およびはんだ層
のパターニング方法には、例えばフォトリソグラフィを
用いたリフトオフ法、化学エッチング法、ドライエッチ
ング法、またはメタルマスク法などがある。
【００３０】上述のＴｉ／Ｐｔ積層膜のチタン（Ｔｉ）
膜の厚さは、０．０１μｍ以上１．０μｍ以下、白金
（Ｐｔ）膜の厚さは、０．０１μｍ以上１．５μｍ以下
が、それぞれ好ましい。電極層としてのＡｕ膜の厚さ
は、０．１μｍ以上１０μｍ以下が、はんだ層の厚さは
好ましくは０．１μｍ以上１０μｍ以下が、それぞれ好
ましい。はんだバリア層を形成する場合、その厚さは好
ましくは０．０１μｍ以上１．５μｍ以下である。
膜の厚さは、０．０１μｍ以上１．０μｍ以下、白金
（Ｐｔ）膜の厚さは、０．０１μｍ以上１．５μｍ以下
が、それぞれ好ましい。電極層としてのＡｕ膜の厚さ
は、０．１μｍ以上１０μｍ以下が、はんだ層の厚さは
好ましくは０．１μｍ以上１０μｍ以下が、それぞれ好
ましい。はんだバリア層を形成する場合、その厚さは好
ましくは０．０１μｍ以上１．５μｍ以下である。
【００３１】本発明の半導体発光素子の材料としては、
例えばＧａＡｓ、ＩｎＰのような、化合物半導体が挙げ
られる。発光部は、上面もしくは下面のいずれでもよ
い。なお、下面発光型レーザーダイオード（レーザーダ
イオードとはんだ層との接合部に対向するレーザーダイ
オードの側面側においてレーザーダイオードの発光部が
形成されている方式）の場合、発熱部である発光部が基
板により近い位置に配置されることから、半導体装置の
放熱性をより向上させることができる。
例えばＧａＡｓ、ＩｎＰのような、化合物半導体が挙げ
られる。発光部は、上面もしくは下面のいずれでもよ
い。なお、下面発光型レーザーダイオード（レーザーダ
イオードとはんだ層との接合部に対向するレーザーダイ
オードの側面側においてレーザーダイオードの発光部が
形成されている方式）の場合、発熱部である発光部が基
板により近い位置に配置されることから、半導体装置の
放熱性をより向上させることができる。
【００３２】レーザーダイオードの表面にはシリコン酸
化膜（ＳｉＯ２）などの絶縁層および電極層などのメタ
ライズ層が形成される。電極層としての金（Ａｕ）層の
厚さは、はんだ層との良好な濡れ性を確保するために、
０．１μｍ以上１０μｍ以下であることが好ましい。
化膜（ＳｉＯ２）などの絶縁層および電極層などのメタ
ライズ層が形成される。電極層としての金（Ａｕ）層の
厚さは、はんだ層との良好な濡れ性を確保するために、
０．１μｍ以上１０μｍ以下であることが好ましい。
【００３３】なお、図１に示した半導体装置は、図示さ
れていないが、ヒートシンクにはんだなどを用いて接続
されていてもよい。具体的には、基板のＴｉ／Ｐｔ積層
膜が形成された面とは反対側の面上に密着層、拡散防止
層などを形成した後、例えば基板の裏面とヒートシンク
との間にシート状のはんだ（はんだ箔）を配置し、これ
を介してサブマウントにヒートシンクが接合される。な
お、はんだ箔は、あらかじめ基板裏面のメタライズ層上
に形成してもよい。その場合は、レーザーダイオードと
ヒートシンクを同時に基板に接合することができる。
れていないが、ヒートシンクにはんだなどを用いて接続
されていてもよい。具体的には、基板のＴｉ／Ｐｔ積層
膜が形成された面とは反対側の面上に密着層、拡散防止
層などを形成した後、例えば基板の裏面とヒートシンク
との間にシート状のはんだ（はんだ箔）を配置し、これ
を介してサブマウントにヒートシンクが接合される。な
お、はんだ箔は、あらかじめ基板裏面のメタライズ層上
に形成してもよい。その場合は、レーザーダイオードと
ヒートシンクを同時に基板に接合することができる。
【００３４】ヒートシンクの材料としては、例えば金属
あるいはセラミックスなどを用いることができる。金属
としては、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、
タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆ
ｅ）、これらの金属を含む合金および複合材料を用いる
ことができる。なお、はんだ接合を容易にするために、
ヒートシンクの表面にはニッケル（Ｎｉ）、金（Ａｕ）
またはこれらの金属を含む膜を形成するのが好ましい。
これらの膜は、蒸着法やめっき法で形成することができ
る。ヒートシンクの熱伝導率は、好ましくは１００Ｗ／
ｍＫ以上である。
あるいはセラミックスなどを用いることができる。金属
としては、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、
タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆ
ｅ）、これらの金属を含む合金および複合材料を用いる
ことができる。なお、はんだ接合を容易にするために、
ヒートシンクの表面にはニッケル（Ｎｉ）、金（Ａｕ）
またはこれらの金属を含む膜を形成するのが好ましい。
これらの膜は、蒸着法やめっき法で形成することができ
る。ヒートシンクの熱伝導率は、好ましくは１００Ｗ／
ｍＫ以上である。
【００３５】次に、図２を用いて、図１に示した半導体
装置の製造方法を、窒化アルミニウム焼結体を基板とし
た場合を想定して説明する。
装置の製造方法を、窒化アルミニウム焼結体を基板とし
た場合を想定して説明する。
【００３６】まず第１工程として基板を製造する。この
種のサブマウントは長さ、幅がせいぜい数ｍｍ程度と小
さいため、通常は例えば長さ、幅が５０ｍｍ程度の基板
母材を作製し、これにメタライズ層を形成した後、所定
サイズに細かく切断分割する方法で製造される。以下、
この手順に沿って説明する。従って、この工程での基板
母材のサイズは、例えば幅を５０ｍｍ、長さを５０ｍ
ｍ、厚さを０．４ｍｍとする。なお、基板材料である窒
化アルミニウム（ＡｌＮ）焼結体の製造方法には、通常
の方法が適用できる。
種のサブマウントは長さ、幅がせいぜい数ｍｍ程度と小
さいため、通常は例えば長さ、幅が５０ｍｍ程度の基板
母材を作製し、これにメタライズ層を形成した後、所定
サイズに細かく切断分割する方法で製造される。以下、
この手順に沿って説明する。従って、この工程での基板
母材のサイズは、例えば幅を５０ｍｍ、長さを５０ｍ
ｍ、厚さを０．４ｍｍとする。なお、基板材料である窒
化アルミニウム（ＡｌＮ）焼結体の製造方法には、通常
の方法が適用できる。
【００３７】次に、第２工程で基板の表面を研磨する。
研磨後の基板の表面粗さは、好ましくはＲａで１．０μ
ｍ以下、より好ましくは０．１μｍ以下とする。研磨方
法としては、例えば研削盤、サンドブラスト、サンドペ
ーパーまたは砥粒による研磨などの通常の方法を適用す
ることができる。
研磨後の基板の表面粗さは、好ましくはＲａで１．０μ
ｍ以下、より好ましくは０．１μｍ以下とする。研磨方
法としては、例えば研削盤、サンドブラスト、サンドペ
ーパーまたは砥粒による研磨などの通常の方法を適用す
ることができる。
【００３８】次に、図２で示すように、密着層としての
Ｔｉ膜５ｂ、拡散防止層としてのＰｔ膜５ａおよび電極
層としてのＡｕ膜６を所定のパターンで形成するため、
第３工程としてパターニングを行なう。このパターニン
グにおいては、例えばフォトリソグラフィ法を用いて、
それぞれの膜が形成されるべき領域外の基板部分にレジ
スト膜を形成する。
Ｔｉ膜５ｂ、拡散防止層としてのＰｔ膜５ａおよび電極
層としてのＡｕ膜６を所定のパターンで形成するため、
第３工程としてパターニングを行なう。このパターニン
グにおいては、例えばフォトリソグラフィ法を用いて、
それぞれの膜が形成されるべき領域外の基板部分にレジ
スト膜を形成する。
【００３９】第４工程は、密着層であるＴｉ膜を蒸着す
る工程である。膜の厚さは、例えば０．１μｍとする。
る工程である。膜の厚さは、例えば０．１μｍとする。
【００４０】第５工程は、密着層上に拡散防止層である
Ｐｔ膜を形成する。膜の厚さとしては、例えば０．２μ
ｍとする。
Ｐｔ膜を形成する。膜の厚さとしては、例えば０．２μ
ｍとする。
【００４１】第６工程では、電極層であるＡｕ膜を蒸着
する。膜の厚さは、例えば０．６μｍとする。
する。膜の厚さは、例えば０．６μｍとする。
【００４２】第７工程はリフトオフ工程である。この工
程では第３工程のパターニング工程において形成したレ
ジスト膜を、レジスト剥離液によって、そのレジスト膜
上に載った密着層、拡散防止層および電極層それぞれの
膜の部分とともに除去する。この結果、基板上に所定の
パターンを有する３つの膜を形成することができる。
程では第３工程のパターニング工程において形成したレ
ジスト膜を、レジスト剥離液によって、そのレジスト膜
上に載った密着層、拡散防止層および電極層それぞれの
膜の部分とともに除去する。この結果、基板上に所定の
パターンを有する３つの膜を形成することができる。
【００４３】第８工程では、はんだ密着層を蒸着する。
ここでは、メタルマスク法を用いて電極層上に遷移元素
層としてのＴｉ膜７ｂ、次いで貴金属層としてのＰｔ膜
７ａをそれぞれ蒸着する。このとき形成されるＴｉ膜と
Ｐｔ膜の厚さは、それぞれ例えば０．０８μｍおよび
０．０５μｍとする。
ここでは、メタルマスク法を用いて電極層上に遷移元素
層としてのＴｉ膜７ｂ、次いで貴金属層としてのＰｔ膜
７ａをそれぞれ蒸着する。このとき形成されるＴｉ膜と
Ｐｔ膜の厚さは、それぞれ例えば０．０８μｍおよび
０．０５μｍとする。
【００４４】はんだ密着層を形成する工程において、成
膜雰囲気から水分や酸素などの不純物ガスを低減するた
めに、成膜前のチャンバ内の圧力（到達真空度）は、
５．０×１０−４Ｐａ以下が好ましく、より好ましくは
１．０×１０−４Ｐａ以下である。また、はんだ密着層
の下地に対する密着性を向上させるために、はんだ密着
層の成膜時の基板の表面温度は、２０℃以上３５０℃以
下、さらには１００℃以上２５０℃以下が好ましい。
膜雰囲気から水分や酸素などの不純物ガスを低減するた
めに、成膜前のチャンバ内の圧力（到達真空度）は、
５．０×１０−４Ｐａ以下が好ましく、より好ましくは
１．０×１０−４Ｐａ以下である。また、はんだ密着層
の下地に対する密着性を向上させるために、はんだ密着
層の成膜時の基板の表面温度は、２０℃以上３５０℃以
下、さらには１００℃以上２５０℃以下が好ましい。
【００４５】次に、第９工程として真空蒸着法により、
はんだ密着層上にはんだ層８を形成する。ここでは、メ
タルマスク法を用いて、図２に示したように、はんだ密
着層上にＡｇ／Ｓｎ積層はんだ層としてのＡｇ膜８ｂを
蒸着し、続いてＳｎ膜８ａを蒸着する。このとき形成さ
れるＡｇ膜とＳｎ膜の厚さは、それぞれ例えば１．５μ
ｍおよび３．０μｍとする。
はんだ密着層上にはんだ層８を形成する。ここでは、メ
タルマスク法を用いて、図２に示したように、はんだ密
着層上にＡｇ／Ｓｎ積層はんだ層としてのＡｇ膜８ｂを
蒸着し、続いてＳｎ膜８ａを蒸着する。このとき形成さ
れるＡｇ膜とＳｎ膜の厚さは、それぞれ例えば１．５μ
ｍおよび３．０μｍとする。
【００４６】はんだ層を形成する工程において、成膜雰
囲気から水分や酸素などの不純物ガスを低減するため
に、成膜前のチャンバ内の圧力（到達真空度）は、５．
０×１０−４Ｐａ以下とするのが好ましく、より好まし
くは１．０×１０−４Ｐａ以下である。また、はんだ層
のはんだ密着層に対する密着性を向上させるために、は
んだ層の成膜時の基板の表面温度は、２０℃以上であ
り、はんだの液相生成温度よりも１０℃低い温度以下と
するのが好ましい。
囲気から水分や酸素などの不純物ガスを低減するため
に、成膜前のチャンバ内の圧力（到達真空度）は、５．
０×１０−４Ｐａ以下とするのが好ましく、より好まし
くは１．０×１０−４Ｐａ以下である。また、はんだ層
のはんだ密着層に対する密着性を向上させるために、は
んだ層の成膜時の基板の表面温度は、２０℃以上であ
り、はんだの液相生成温度よりも１０℃低い温度以下と
するのが好ましい。
【００４７】なお、所定のパターンを有するはんだ密着
層およびはんだ層の形成方法としては、上述のメタルマ
スク法に代えて前述のフォトリソグラフィ法を用いても
よい。
層およびはんだ層の形成方法としては、上述のメタルマ
スク法に代えて前述のフォトリソグラフィ法を用いても
よい。
【００４８】次に、第１０工程で、その母材基板を所望
のサブマウントの長さ、幅に切断分割し、図２に示すサ
ブマウント３を得る。
のサブマウントの長さ、幅に切断分割し、図２に示すサ
ブマウント３を得る。
【００４９】次の第１１工程では、半導体発光素子とし
てのレーザーダイオード２を接合する。具体的には、図
２に示すように、加熱により溶融したはんだ層８の上
に、矢印９に示すように同素子を配置し、はんだ層によ
ってサブマウントに接合する。このようにして、図１の
半導体装置１が完成する。
てのレーザーダイオード２を接合する。具体的には、図
２に示すように、加熱により溶融したはんだ層８の上
に、矢印９に示すように同素子を配置し、はんだ層によ
ってサブマウントに接合する。このようにして、図１の
半導体装置１が完成する。
【００５０】以上のような本発明のサブマウントおよび
半導体装置では、はんだ層の直下にはんだの接合を強固
なものとする遷移元素層と貴金属層とが積層されたはん
だ密着層が形成されているため、半導体発光素子とサブ
マウントの接合強度をより一層高めることができる。そ
の結果、半導体装置の実用信頼性をより一層向上させる
ことができる。
半導体装置では、はんだ層の直下にはんだの接合を強固
なものとする遷移元素層と貴金属層とが積層されたはん
だ密着層が形成されているため、半導体発光素子とサブ
マウントの接合強度をより一層高めることができる。そ
の結果、半導体装置の実用信頼性をより一層向上させる
ことができる。
【００５１】
【実施例】（サンプルの作製と評価）以下の手法によ
り、表１および２に示される試料１から２９のサブマウ
ントを製造した。試料１から２５が実施例に対応し、試
料２６から２９が比較例に対応する。
り、表１および２に示される試料１から２９のサブマウ
ントを製造した。試料１から２５が実施例に対応し、試
料２６から２９が比較例に対応する。
【００５２】まず、表１に示した材質の基板を準備し
た。寸法はいずれも、縦×横×厚みが５０ｍｍ×５０ｍ
ｍ×０．４ｍｍとした。この基板の表面を研磨して、主
表面４ｆの粗さＲａを０．０５μｍとした。次に、フォ
トリソグラフィーを用いたリフトオフ法と真空蒸着法に
より、厚みが０．１μｍのＴｉ膜５ｂと厚みが０２μｍ
のＰｔ膜５ａと厚みが０．６μｍのＡｕ膜６からなるメ
タライズ層を形成した。なお、試料７については、上記
メタライズ層の代わりに厚みが１．０μｍのＮｉメッキ
膜と厚みが１．０μｍのＡｕメッキ膜からなるメタライ
ズ層を形成した。
た。寸法はいずれも、縦×横×厚みが５０ｍｍ×５０ｍ
ｍ×０．４ｍｍとした。この基板の表面を研磨して、主
表面４ｆの粗さＲａを０．０５μｍとした。次に、フォ
トリソグラフィーを用いたリフトオフ法と真空蒸着法に
より、厚みが０．１μｍのＴｉ膜５ｂと厚みが０２μｍ
のＰｔ膜５ａと厚みが０．６μｍのＡｕ膜６からなるメ
タライズ層を形成した。なお、試料７については、上記
メタライズ層の代わりに厚みが１．０μｍのＮｉメッキ
膜と厚みが１．０μｍのＡｕメッキ膜からなるメタライ
ズ層を形成した。
【００５３】次に、はんだ密着層７となる遷移元素層お
よび貴金属層をメタルマスク法と真空蒸着でメタライズ
層上に形成した。遷移元素層および貴金属層の組成、膜
厚および蒸着の条件は表１に示した通りである。
よび貴金属層をメタルマスク法と真空蒸着でメタライズ
層上に形成した。遷移元素層および貴金属層の組成、膜
厚および蒸着の条件は表１に示した通りである。
【００５４】その後、すべての試料に対し、はんだ層８
をメタルマスク法と真空蒸着で形成した。はんだ層の組
成、膜厚および蒸着の条件は表１に示した通りである。
表１中の「はんだ組成」は、はんだ層を構成する元素の
質量比を示す。
をメタルマスク法と真空蒸着で形成した。はんだ層の組
成、膜厚および蒸着の条件は表１に示した通りである。
表１中の「はんだ組成」は、はんだ層を構成する元素の
質量比を示す。
【００５５】さらに、基板４を切断することにより、縦
×横×厚みが１．２ｍｍ×１．５ｍｍ×０．３ｍｍのサ
ブマウントを、それぞれの試料１から２９について、１
０個ずつ作製した。そして、それぞれの試料について、
はんだ層を窒素雰囲気中で加熱により溶融させてレーザ
ーダイオード２を接合した。その接合温度は表１に示し
た通りである。
×横×厚みが１．２ｍｍ×１．５ｍｍ×０．３ｍｍのサ
ブマウントを、それぞれの試料１から２９について、１
０個ずつ作製した。そして、それぞれの試料について、
はんだ層を窒素雰囲気中で加熱により溶融させてレーザ
ーダイオード２を接合した。その接合温度は表１に示し
た通りである。
【００５６】このようにして得られた半導体装置１（図
１参照）の、レーザーダイオードのサブマウントに対す
る接合強度をＭＩＬ−ＳＴＤ−８８３Ｃ ＭＥＴＨＯＤ
２０１９．４に基づいたダイシアー試験（ＤＩＥ Ｓ
ＨＥＡＲ ＳＴＲＥＮＧＴＨＴＥＳＴ）により測定し、
各試料番号の１０個の試料の接合強度の平均値を求め
た。その結果も表１に示す。
１参照）の、レーザーダイオードのサブマウントに対す
る接合強度をＭＩＬ−ＳＴＤ−８８３Ｃ ＭＥＴＨＯＤ
２０１９．４に基づいたダイシアー試験（ＤＩＥ Ｓ
ＨＥＡＲ ＳＴＲＥＮＧＴＨＴＥＳＴ）により測定し、
各試料番号の１０個の試料の接合強度の平均値を求め
た。その結果も表１に示す。
【００５７】表１の結果より、本発明によるサブマウン
トおよび半導体装置においては、比較例のそれらに比
べ、半導体発光素子とサブマウントの接合強度が向上し
ていることが分かる。
トおよび半導体装置においては、比較例のそれらに比
べ、半導体発光素子とサブマウントの接合強度が向上し
ていることが分かる。
【００５８】今回開示された実施の形態および実施例は
すべての点で例示であって制限的なものではないと考え
られるべきである。本発明の範囲は上記した実施の形態
および実施例ではなくて特許請求の範囲によって示さ
れ、特許請求の範囲と均等の意味および範囲内でのすべ
ての変更が含まれることが意図される。
すべての点で例示であって制限的なものではないと考え
られるべきである。本発明の範囲は上記した実施の形態
および実施例ではなくて特許請求の範囲によって示さ
れ、特許請求の範囲と均等の意味および範囲内でのすべ
ての変更が含まれることが意図される。
【００５９】
【表１】
【００６０】
【発明の効果】このように、本発明によれば、はんだ層
の直下にはんだの接合を強固なものとする遷移元素層と
貴金属層とが積層されたはんだ密着層を形成することに
より、半導体発光素子とサブマウントの接合強度をより
一層高めることができる。その結果、半導体装置の実用
信頼性をより一層向上させることができる。
の直下にはんだの接合を強固なものとする遷移元素層と
貴金属層とが積層されたはんだ密着層を形成することに
より、半導体発光素子とサブマウントの接合強度をより
一層高めることができる。その結果、半導体装置の実用
信頼性をより一層向上させることができる。
【図１】 本発明による半導体装置の実施の形態１を示
す断面模式図である。
す断面模式図である。
【図２】 図１に示した半導体装置の製造方法を説明す
るための断面模式図である。
るための断面模式図である。
【図３】 本発明による半導体装置の実施の形態の一例
を示す断面模式図である。
を示す断面模式図である。
【図４】 図３に示した半導体装置の製造方法を説明す
るための断面模式図である。
るための断面模式図である。
【図５】 本発明による半導体装置の実施の形態の他の
一例を示す断面模式図である。
一例を示す断面模式図である。
【図６】 図５に示した半導体装置の製造方法を説明す
るための断面模式図である。
るための断面模式図である。
【図７】 従来の半導体装置の製造方法を説明するため
の断面模式図である。
の断面模式図である。
１ 半導体装置、２ レーザーダイオード、３ サブマ
ウント、４ 基板、４ｆ 主表面、５ Ｔｉ／Ｐｔ積層
膜、５ａ Ｐｔ膜、５ｂ Ｔｉ膜、６ Ａｕ膜、７ は
んだ密着層、７ａ Ｐｔ膜、７ｂ Ｔｉ膜、８ はんだ
層、８ａ Ｓｎ膜、８ｂ Ａｇ膜、８ｆ 表面、９ 矢
印、１０７ はんだバリア層。
ウント、４ 基板、４ｆ 主表面、５ Ｔｉ／Ｐｔ積層
膜、５ａ Ｐｔ膜、５ｂ Ｔｉ膜、６ Ａｕ膜、７ は
んだ密着層、７ａ Ｐｔ膜、７ｂ Ｔｉ膜、８ はんだ
層、８ａ Ｓｎ膜、８ｂ Ａｇ膜、８ｆ 表面、９ 矢
印、１０７ はんだバリア層。
【手続補正書】
【提出日】平成１４年９月１８日（２００２．９．１
８）
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】図７に示したようなサブマウントを準備し
た後、サブマウントのはんだを加熱溶融し、半導体発光
素子としてのレーザーダイオード２をはんだ上の所定の
位置に搭載する（ダイボンド工程を実施する）。この
後、図示しないヒートシンクにサブマウントの裏面側を
はんだなどで接続・固定することにより、半導体発光素
子を備える半導体装置を得ることができる。
た後、サブマウントのはんだを加熱溶融し、半導体発光
素子としてのレーザーダイオード２をはんだ上の所定の
位置に搭載する（ダイボンド工程を実施する）。この
後、図示しないヒートシンクにサブマウントの裏面側を
はんだなどで接続・固定することにより、半導体発光素
子を備える半導体装置を得ることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【発明が解決しようとする課題】一方、例えばＣＤ装置
やＤＶＤ装置の書き込み速度の高速化やレーザ加工機の
高出力化などに伴う半導体発光素子の高出力化が進めら
れており、それらに用いられる半導体装置にはより高い
実用信頼性が必要とされている。その実現のための１つ
の要望事項として、半導体発光素子とサブマウントの高
い接合強度がある。
やＤＶＤ装置の書き込み速度の高速化やレーザ加工機の
高出力化などに伴う半導体発光素子の高出力化が進めら
れており、それらに用いられる半導体装置にはより高い
実用信頼性が必要とされている。その実現のための１つ
の要望事項として、半導体発光素子とサブマウントの高
い接合強度がある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 筑木 保志 兵庫県伊丹市昆陽北一丁目１番１号 住友 電気工業株式会社伊丹製作所内 Ｆターム(参考） 5F047 AA19 BA05 BA15 BA19 BA41 BB16 BC07 BC13 BC14 CA08 5F073 BA05 BA09 EA29 FA15 FA18 FA21 FA30
Claims (10)
- 【請求項１】サブマウント基板と、前記サブマウント基
板の主表面上に形成されたはんだ層とを備えたサブマウ
ントにおいて、前記サブマウント基板と前記はんだ層の
間に、前記サブマウント基板側から遷移元素の少なくと
も１種を主成分とする遷移元素層と貴金属の少なくとも
１種を主成分とする貴金属層とが積層されたはんだ密着
層を備え、該はんだ密着層の前記はんだ層側の面が前記
はんだ層に面接触するように形成された、サブマウン
ト。 - 【請求項２】前記遷移元素層および前記貴金属層の膜厚
が、０を超え１μｍ以下である、請求項１に記載のサブ
マウント。 - 【請求項３】前記遷移元素層は、チタン、バナジウム、
クロム、ジルコニウム、ニオブおよびその合金からなる
群から選ばれた少なくとも１種を主成分とし、前記貴金
属層は、金、白金、パラジウムおよびその合金からなる
群から選ばれた少なくとも１種を主成分とする、請求項
１または２に記載のサブマウント。 - 【請求項４】前記はんだ層は、銀錫系はんだを主成分と
する、請求項１〜３のいずれか１項に記載のサブマウン
ト。 - 【請求項５】前記はんだ層の溶融前の形態が、銀を主成
分とする層と錫を主成分とする層の積層からなる、請求
項４に記載のサブマウント。 - 【請求項６】前記サブマウント基板と前記はんだ密着層
との間に形成された電極層をさらに備えた、請求項１〜
５のいずれか１項に記載のサブマウント。 - 【請求項７】前記サブマウント基板と前記はんだバリア
層との間において、前記サブマウント基板の主表面に接
触するように形成された密着層と、前記密着層上に形成
された拡散防止層とをさらに備え、前記電極層は前記拡
散防止層上に配置されている、請求項６に記載のサブマ
ウント。 - 【請求項８】前記密着層はチタンを含み、前記拡散防止
層は白金を含み、前記電極層は金を含む、請求項７に記
載のサブマウント。 - 【請求項９】前記サブマウント基板は窒化アルミニウム
焼結体を含む、請求項１〜８のいずれか１項に記載のサ
ブマウント。 - 【請求項１０】請求項１〜９のいずれか１項に記載のサ
ブマウントを用いた半導体装置であって、前記はんだ層
上に搭載された半導体発光素子を備える、半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127948A JP3509809B2 (ja) | 2002-04-30 | 2002-04-30 | サブマウントおよび半導体装置 |
| PCT/JP2003/005303 WO2003094220A1 (fr) | 2002-04-30 | 2003-04-24 | Embase et dispositif a semi-conducteur |
| EP03725664A EP1564803A4 (en) | 2002-04-30 | 2003-04-24 | EMBASE AND SEMICONDUCTOR DEVICE |
| KR1020047017495A KR100940164B1 (ko) | 2002-04-30 | 2003-04-24 | 서브마운트 및 반도체 장치 |
| CNB038097109A CN100394567C (zh) | 2002-04-30 | 2003-04-24 | 次载具和半导体组件 |
| US10/512,828 US7015583B2 (en) | 2002-04-30 | 2003-04-24 | Submount and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127948A JP3509809B2 (ja) | 2002-04-30 | 2002-04-30 | サブマウントおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368020A true JP2002368020A (ja) | 2002-12-20 |
| JP3509809B2 JP3509809B2 (ja) | 2004-03-22 |
Family
ID=19194273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002127948A Expired - Fee Related JP3509809B2 (ja) | 2002-04-30 | 2002-04-30 | サブマウントおよび半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7015583B2 (ja) |
| EP (1) | EP1564803A4 (ja) |
| JP (1) | JP3509809B2 (ja) |
| KR (1) | KR100940164B1 (ja) |
| CN (1) | CN100394567C (ja) |
| WO (1) | WO2003094220A1 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004015756A1 (ja) * | 2002-08-09 | 2004-02-19 | Sumitomo Electric Industries, Ltd. | サブマウントおよび半導体装置 |
| WO2004107438A1 (ja) * | 2003-05-29 | 2004-12-09 | Sumitomo Electric Industries, Ltd. | サブマウントおよびそれを用いた半導体装置 |
| JP2005101102A (ja) * | 2003-09-22 | 2005-04-14 | Toshiba Corp | 半導体レーザ素子用サブマウント |
| WO2005053040A1 (ja) * | 2003-11-26 | 2005-06-09 | Sumitomo Electric Industries, Ltd. | 半導体発光素子搭載部材とそれを用いた発光ダイオード |
| WO2005091351A1 (ja) * | 2004-03-24 | 2005-09-29 | Tokuyama Corporation | 素子接合用基板およびその製造方法 |
| JP2005294604A (ja) * | 2004-04-01 | 2005-10-20 | Hitachi Ltd | サブマウントおよびその製造方法 |
| JP2005311313A (ja) * | 2004-03-24 | 2005-11-04 | Tokuyama Corp | 素子接合用基板およびその製造方法 |
| JP2006100369A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 半導体レーザ素子およびその製造方法 |
| EP1672685A1 (en) * | 2003-08-26 | 2006-06-21 | Tokuyama Corporation | Substrate for device bonding, device bonded substrate, and method for producing same |
| WO2006082770A1 (ja) * | 2005-02-07 | 2006-08-10 | Kabushiki Kaisha Toshiba | セラミックス配線基板とその製造方法、およびそれを用いた半導体装置 |
| EP1695382A1 (en) * | 2001-05-24 | 2006-08-30 | Fry's Metals Inc. | Thermal interface material and solder preforms |
| EP1744374A1 (en) * | 2004-04-12 | 2007-01-17 | Sumitomo Electric Industries, Ltd. | Semiconductor light emitting element mounting member, and semiconductor light emitting device employing it |
| JP2008047604A (ja) * | 2006-08-11 | 2008-02-28 | Tokuyama Corp | メタライズ基板、半導体装置 |
| US7663242B2 (en) | 2001-05-24 | 2010-02-16 | Lewis Brian G | Thermal interface material and solder preforms |
| WO2012036132A1 (ja) * | 2010-09-17 | 2012-03-22 | 旭硝子株式会社 | 発光素子搭載用基板および発光装置 |
| EP2521174A2 (en) | 2005-03-18 | 2012-11-07 | DOWA Electronics Materials Co., Ltd. | Submount and method of manufacturing the same |
| US8357950B2 (en) | 2005-12-27 | 2013-01-22 | Sharp Kabushiki Kaisha | Semiconductor light emitting device, semiconductor element, and method for fabricating the semiconductor light emitting device |
| JP2014510409A (ja) * | 2011-03-16 | 2014-04-24 | スペクトラセンサーズ， インコーポレイテッド | 周波数安定性改良用半導体レーザマウンティング |
| JP2014522132A (ja) * | 2011-08-17 | 2014-08-28 | スペクトラセンサーズ， インコーポレイテッド | 完全な拡散バリア層による半導体レーザマウント |
| JPWO2014106925A1 (ja) * | 2013-01-07 | 2017-01-19 | 株式会社アライドマテリアル | セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法 |
| US9646949B2 (en) | 2011-08-17 | 2017-05-09 | Spectrasensors, Inc. | Solderless mounting for semiconductor lasers |
| US9780523B2 (en) | 2012-03-22 | 2017-10-03 | Nichia Corporation | Semiconductor laser device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247514B2 (en) * | 2003-04-11 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| KR100781859B1 (ko) * | 2003-09-22 | 2007-12-03 | 가부시끼가이샤 도시바 | 반도체 레이저 소자의 제조 방법 |
| DE10355600B4 (de) | 2003-11-28 | 2021-06-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips |
| NL1027961C2 (nl) * | 2005-01-05 | 2006-07-06 | Lemnis Lighting Ip Gmbh | Elektrische schakeling, gebruik van een halfgeleidercomponent en werkwijze voor het vervaardigen van een halfgeleidercomponent. |
| JP4699812B2 (ja) * | 2005-06-07 | 2011-06-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US7348212B2 (en) * | 2005-09-13 | 2008-03-25 | Philips Lumileds Lighting Company Llc | Interconnects for semiconductor light emitting devices |
| JP4822155B2 (ja) | 2005-09-26 | 2011-11-24 | Ｄｏｗａエレクトロニクス株式会社 | サブマウント及びその製造方法 |
| US8030575B2 (en) * | 2005-12-29 | 2011-10-04 | Sensor Electronic Technology, Inc. | Mounting structure providing electrical surge protection |
| KR100765075B1 (ko) * | 2006-03-26 | 2007-10-09 | 엘지이노텍 주식회사 | 질화물 반도체 발광 소자 및 그 제조방법 |
| US8086082B2 (en) * | 2006-07-14 | 2011-12-27 | Koninklijke Philips Electronics N.V. | Methods for mounting an electro-optical component in alignment with an optical element and related structures |
| US7964888B2 (en) | 2007-04-18 | 2011-06-21 | Cree, Inc. | Semiconductor light emitting device packages and methods |
| US7816155B2 (en) * | 2007-07-06 | 2010-10-19 | Jds Uniphase Corporation | Mounted semiconductor device and a method for making the same |
| JP2009064961A (ja) * | 2007-09-06 | 2009-03-26 | Sharp Corp | 半導体レーザ装置およびその製造方法 |
| DE102008044641A1 (de) * | 2008-04-28 | 2009-10-29 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| CN101465516B (zh) * | 2009-01-09 | 2010-12-01 | 西安炬光科技有限公司 | 一种大功率半导体激光器及其制备方法 |
| TW201110275A (en) * | 2009-05-13 | 2011-03-16 | Seiko Instr Inc | Electronic component, manufacturing method for electronic component, and electronic device |
| JP4778120B1 (ja) * | 2011-03-08 | 2011-09-21 | 有限会社ナプラ | 電子機器 |
| AU2015202533B2 (en) * | 2011-03-16 | 2016-09-01 | Spectrasensors, Inc. | Semiconductor laser mounting for improved frequency stability |
| US9735126B2 (en) * | 2011-06-07 | 2017-08-15 | Infineon Technologies Ag | Solder alloys and arrangements |
| EP2816593B1 (en) * | 2012-02-14 | 2020-01-15 | Mitsubishi Materials Corporation | Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer |
| US9070387B1 (en) | 2013-08-23 | 2015-06-30 | Western Digital Technologies, Inc. | Integrated heat-assisted magnetic recording head/laser assembly |
| WO2017138666A1 (ja) * | 2016-02-12 | 2017-08-17 | 古河電気工業株式会社 | サブマウント、半導体素子実装サブマウント、および半導体素子モジュール |
| WO2018016164A1 (ja) * | 2016-07-22 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 素子構造体および発光装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715446A (en) * | 1980-07-02 | 1982-01-26 | Hitachi Ltd | Semiconductor device |
| JPS59167038A (ja) * | 1983-03-14 | 1984-09-20 | Hitachi Ltd | 光半導体素子用サブマウントの構造 |
| JPH063815B2 (ja) * | 1983-09-30 | 1994-01-12 | 株式会社日立製作所 | 光半導体素子用サブマウント |
| JPH01109790A (ja) * | 1987-10-22 | 1989-04-26 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
| JP2830221B2 (ja) * | 1989-11-30 | 1998-12-02 | 神鋼電機株式会社 | ハイブリッド集積回路のマウント構造 |
| JP3190718B2 (ja) * | 1992-01-14 | 2001-07-23 | 株式会社東芝 | 半導体レーザ用サブマウント |
| US5234153A (en) * | 1992-08-28 | 1993-08-10 | At&T Bell Laboratories | Permanent metallic bonding method |
| JP3377553B2 (ja) * | 1993-05-13 | 2003-02-17 | 三菱電機株式会社 | 半導体レーザ装置 |
| JP3165779B2 (ja) * | 1995-07-18 | 2001-05-14 | 株式会社トクヤマ | サブマウント |
| JP3346971B2 (ja) * | 1995-12-20 | 2002-11-18 | 株式会社東芝 | 光半導体素子用サブマウントおよびそのマウント方法 |
| JP3500304B2 (ja) | 1998-04-23 | 2004-02-23 | 京セラ株式会社 | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ |
| US6590913B1 (en) * | 1999-05-14 | 2003-07-08 | Triquint Technology Holding Co. | Barrier layer and method of making the same |
| JP3632499B2 (ja) * | 1999-05-19 | 2005-03-23 | ユケン工業株式会社 | 錫−銀系合金電気めっき浴 |
| JP2001298199A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 光半導体装置の接続構造 |
| JP3800977B2 (ja) * | 2001-04-11 | 2006-07-26 | 株式会社日立製作所 | Ｚｎ−Ａｌ系はんだを用いた製品 |
| US6700913B2 (en) * | 2001-05-29 | 2004-03-02 | Northrop Grumman Corporation | Low cost high integrity diode laser array |
| JP3982284B2 (ja) * | 2002-03-06 | 2007-09-26 | 住友電気工業株式会社 | サブマウントおよび半導体装置 |
-
2002
- 2002-04-30 JP JP2002127948A patent/JP3509809B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-24 CN CNB038097109A patent/CN100394567C/zh not_active Expired - Fee Related
- 2003-04-24 US US10/512,828 patent/US7015583B2/en not_active Expired - Lifetime
- 2003-04-24 KR KR1020047017495A patent/KR100940164B1/ko active IP Right Grant
- 2003-04-24 WO PCT/JP2003/005303 patent/WO2003094220A1/ja active Application Filing
- 2003-04-24 EP EP03725664A patent/EP1564803A4/en not_active Withdrawn
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663242B2 (en) | 2001-05-24 | 2010-02-16 | Lewis Brian G | Thermal interface material and solder preforms |
| EP1695382A4 (en) * | 2001-05-24 | 2007-10-10 | Fry Metals Inc | THERMAL INTERFACE MATERIAL AND BRAZING PREFORMS |
| EP1695382A1 (en) * | 2001-05-24 | 2006-08-30 | Fry's Metals Inc. | Thermal interface material and solder preforms |
| US7196356B2 (en) | 2002-08-09 | 2007-03-27 | Sumitomo Electric Industries, Ltd. | Submount and semiconductor device |
| WO2004015756A1 (ja) * | 2002-08-09 | 2004-02-19 | Sumitomo Electric Industries, Ltd. | サブマウントおよび半導体装置 |
| WO2004107438A1 (ja) * | 2003-05-29 | 2004-12-09 | Sumitomo Electric Industries, Ltd. | サブマウントおよびそれを用いた半導体装置 |
| US7459794B2 (en) | 2003-08-26 | 2008-12-02 | Tokuyama Corporation | Substrate for device bonding, device bonded substrate, and method for producing same |
| EP1672685A1 (en) * | 2003-08-26 | 2006-06-21 | Tokuyama Corporation | Substrate for device bonding, device bonded substrate, and method for producing same |
| EP1672685A4 (en) * | 2003-08-26 | 2007-08-22 | Tokuyama Corp | SUBSTRATE FOR CONNECTING A DEVICE, SUBSTRATE CONNECTED TO A DEVICE, AND PROCESS FOR PRODUCING THE SAME |
| JP2005101102A (ja) * | 2003-09-22 | 2005-04-14 | Toshiba Corp | 半導体レーザ素子用サブマウント |
| JP4528510B2 (ja) * | 2003-09-22 | 2010-08-18 | 株式会社東芝 | 半導体レーザ素子用サブマウント |
| WO2005053040A1 (ja) * | 2003-11-26 | 2005-06-09 | Sumitomo Electric Industries, Ltd. | 半導体発光素子搭載部材とそれを用いた発光ダイオード |
| US7626264B2 (en) | 2004-03-24 | 2009-12-01 | Tokuyama Corporation | Substrate for device bonding and method for manufacturing same |
| WO2005091351A1 (ja) * | 2004-03-24 | 2005-09-29 | Tokuyama Corporation | 素子接合用基板およびその製造方法 |
| JP4644007B2 (ja) * | 2004-03-24 | 2011-03-02 | 株式会社トクヤマ | 素子接合用基板およびその製造方法 |
| CN100428432C (zh) * | 2004-03-24 | 2008-10-22 | 德山株式会社 | 元件接合用基板及其制造方法 |
| JP2005311313A (ja) * | 2004-03-24 | 2005-11-04 | Tokuyama Corp | 素子接合用基板およびその製造方法 |
| JP2005294604A (ja) * | 2004-04-01 | 2005-10-20 | Hitachi Ltd | サブマウントおよびその製造方法 |
| EP1744374A1 (en) * | 2004-04-12 | 2007-01-17 | Sumitomo Electric Industries, Ltd. | Semiconductor light emitting element mounting member, and semiconductor light emitting device employing it |
| US7897990B2 (en) | 2004-04-12 | 2011-03-01 | Sumitomo Electric Industries, Ltd. | Semiconductor light emitting element mounting member, and semiconductor light emitting device employing it |
| EP1744374A4 (en) * | 2004-04-12 | 2009-05-20 | Sumitomo Electric Industries | APPLICATOR FOR A LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND LIGHT-EMITTING SEMICONDUCTOR ELEMENT |
| JP2006100369A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 半導体レーザ素子およびその製造方法 |
| US7795732B2 (en) | 2005-02-07 | 2010-09-14 | Kabushiki Kaisha Toshiba | Ceramic wiring board and process for producing the same, and semiconductor device using the same |
| JP5166017B2 (ja) * | 2005-02-07 | 2013-03-21 | 株式会社東芝 | セラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法 |
| WO2006082770A1 (ja) * | 2005-02-07 | 2006-08-10 | Kabushiki Kaisha Toshiba | セラミックス配線基板とその製造方法、およびそれを用いた半導体装置 |
| US8581106B2 (en) | 2005-03-18 | 2013-11-12 | Dowa Electronics Materials Co., Ltd. | Submount |
| US8472208B2 (en) | 2005-03-18 | 2013-06-25 | Dowa Electronics Materials Co., Ltd. | Submount and method of manufacturing the same |
| EP2521174A2 (en) | 2005-03-18 | 2012-11-07 | DOWA Electronics Materials Co., Ltd. | Submount and method of manufacturing the same |
| EP2521173A2 (en) | 2005-03-18 | 2012-11-07 | DOWA Electronics Materials Co., Ltd. | Submount and method of manufacturing the same |
| US8357950B2 (en) | 2005-12-27 | 2013-01-22 | Sharp Kabushiki Kaisha | Semiconductor light emitting device, semiconductor element, and method for fabricating the semiconductor light emitting device |
| JP2008047604A (ja) * | 2006-08-11 | 2008-02-28 | Tokuyama Corp | メタライズ基板、半導体装置 |
| WO2012036132A1 (ja) * | 2010-09-17 | 2012-03-22 | 旭硝子株式会社 | 発光素子搭載用基板および発光装置 |
| US9368934B2 (en) | 2011-02-14 | 2016-06-14 | Spectrasensors, Inc. | Semiconductor laser mounting for improved frequency stability |
| US9711937B2 (en) | 2011-02-14 | 2017-07-18 | Spectrasensors, Inc. | Semiconductor laser mounting with intact diffusion barrier layer |
| JP2014510409A (ja) * | 2011-03-16 | 2014-04-24 | スペクトラセンサーズ， インコーポレイテッド | 周波数安定性改良用半導体レーザマウンティング |
| JP2014522132A (ja) * | 2011-08-17 | 2014-08-28 | スペクトラセンサーズ， インコーポレイテッド | 完全な拡散バリア層による半導体レーザマウント |
| US9646949B2 (en) | 2011-08-17 | 2017-05-09 | Spectrasensors, Inc. | Solderless mounting for semiconductor lasers |
| US10224693B2 (en) | 2011-08-17 | 2019-03-05 | Spectrasensors, Inc. | Semiconductor laser mounting with intact diffusion barrier layer |
| US9780523B2 (en) | 2012-03-22 | 2017-10-03 | Nichia Corporation | Semiconductor laser device |
| JPWO2014106925A1 (ja) * | 2013-01-07 | 2017-01-19 | 株式会社アライドマテリアル | セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1564803A1 (en) | 2005-08-17 |
| CN1650411A (zh) | 2005-08-03 |
| KR100940164B1 (ko) | 2010-02-03 |
| US7015583B2 (en) | 2006-03-21 |
| KR20050006216A (ko) | 2005-01-15 |
| WO2003094220A1 (fr) | 2003-11-13 |
| JP3509809B2 (ja) | 2004-03-22 |
| CN100394567C (zh) | 2008-06-11 |
| EP1564803A4 (en) | 2008-09-03 |
| US20050167679A1 (en) | 2005-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3509809B2 (ja) | サブマウントおよび半導体装置 | |
| JP3882712B2 (ja) | サブマウントおよび半導体装置 | |
| JP3918858B2 (ja) | 発光素子搭載用部材およびそれを用いた半導体装置 | |
| JP3982284B2 (ja) | サブマウントおよび半導体装置 | |
| JP2013504220A (ja) | 半導体コンポーネント配列体の対向する電気的接続部を熱的に接触させる方法 | |
| JP4979944B2 (ja) | 素子接合用基板、素子接合基板及びその製造方法 | |
| JP4822155B2 (ja) | サブマウント及びその製造方法 | |
| JP3912130B2 (ja) | サブマウント | |
| JP3779218B2 (ja) | サブマウントおよび半導体装置 | |
| JP2004356429A (ja) | サブマウントおよびそれを用いた半導体装置 | |
| JP2007134744A (ja) | サブマウントおよび半導体装置 | |
| JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3509809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |