JP2014510409A - 周波数安定性改良用半導体レーザマウンティング - Google Patents

周波数安定性改良用半導体レーザマウンティング Download PDF

Info

Publication number
JP2014510409A
JP2014510409A JP2013558145A JP2013558145A JP2014510409A JP 2014510409 A JP2014510409 A JP 2014510409A JP 2013558145 A JP2013558145 A JP 2013558145A JP 2013558145 A JP2013558145 A JP 2013558145A JP 2014510409 A JP2014510409 A JP 2014510409A
Authority
JP
Japan
Prior art keywords
barrier layer
contact surface
semiconductor laser
solder
laser chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013558145A
Other languages
English (en)
Inventor
ノイバウワー，ギャビ
ファイティッシュ，アルフレッド
シュレンペル，マティアス
Original Assignee
スペクトラセンサーズ， インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スペクトラセンサーズ， インコーポレイテッド filed Critical スペクトラセンサーズ， インコーポレイテッド
Publication of JP2014510409A publication Critical patent/JP2014510409A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
    • G01N21/39—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using tunable lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
    • G01N21/39—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using tunable lasers
    • G01N2021/396—Type of laser source
    • G01N2021/399—Diode laser
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/71—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light thermally excited
    • G01N21/718—Laser microanalysis, i.e. with formation of sample plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)

Abstract

半導体レーザチップ（３０２）の第一の接触表面（３１０）は、第一の接触表面（３１０）へと適用される金属バリア層のバリア層厚さよりも実質的に小さい谷部の高さで最大ピークを有するように選択された対象表面粗さへと形成することができる。バリア層厚さを有する金属バリア層は、第一の接触表面に適用され、半導体レーザチップ（３０２）は、はんだ組成物内への金属バリア層の溶解が生じる閾値温度よりも低い温度へとはんだ組成物を加熱するステップによって、はんだ組成物（３０６）を利用して、第一の接触表面（３１０）に沿ってキャリアマウンティングへとはんだ付けすることができる。関連するシステム、方法、製造物なども記述される。

Description

［関連する出願に対する相互参照］
本出願は、３５Ｕ．Ｓ．Ｃ．§１１９（ｅ）の下で、２０１１年３月１６日に出願された同時係属中の米国仮特許出願整理番号６１／４５３，５２３“Laser Mounting for Improved Frequency stability”の優先権の利益を享受する権利を主張し、２０１１年２月１４日に出願された同時係属中の共同出願である米国特許出願整理番号１３／０２６，９２１“Spectrometer with Validation Cell”ならびに２０１１年２月１４日に出願された同時係属中の共同出願である米国特許出願整理番号１３／０２７，０００“Validation and Correction of Spectrometer Performance Using a Validation Cell”に関連する。本段落で識別された各出願の開示は、その全体において本明細書に参照によって組み込まれる。
本明細書に記述された本発明の主題は、半導体レーザの周波数安定化に関し、特に、当該レーザ用のマウンティング技術に関する。
例えば、波長可変ダイオードレーザ吸収分光計（ＴＤＬＡＳ）などの波長可変レーザベースの微量ガス分析機は、サンプル体積のガスの各測定用の対象分析物の微量ガス吸収周波数範囲にわたって波長が変化する、狭小な線幅（例えば、ほぼ単一周波数）のレーザ光源を使用することができる。理想的には、このような分析機内のレーザ光源は、一定のレーザ注入電流および動作温度の下で、連続するレーザ走査の開始周波数および終了周波数においていかなる材料変化も示さない。さらに、走査範囲、反復走査、および長期のサービスにわたって、レーザ注入電流の関数として、レーザの周波数同調速度の長期間の安定性も望ましい。
しかしながら、動作波長に依存して、現在使用可能な波長可変レーザ光源は、典型的には、一日毎に数ピコメートルから数分の一ピコメートルのオーダ（ギガヘルツのオーダ）で波長ドリフトを示す可能性がある。典型的な微量ガス吸収帯域線幅は、幾つかの例においては、数分の一ナノメートルからミクロンのオーダである可能性がある。したがって、レーザ光源の出力強度におけるドリフトもしくは他の変化は、特に、その吸収スペクトルが対象分析物の吸収特性と干渉しうる一つ以上のバックグラウンド化合物を有するガスにおいて、時間経過によって微量ガス分析物の識別および定量において重大なエラーをひきおこす可能性がある。
一態様においては、方法は、第一の接触表面に適用するための金属バリア層（例えば、拡散バリア層）のバリア層厚さよりも実質的に小さい谷部の高さへと、最大ピークを有するように選択された対象表面粗さへと半導体レーザチップの第一の接触表面を形成するステップを含む。金属バリア層は、その後、当該バリア層厚さにおいて第一の接触表面に適用される。半導体レーザチップは、はんだ化合物を利用してキャリアマウンティングにはんだ付けされる。はんだ付けするステップは、はんだ組成物への金属バリア層の溶解が生じる閾値温度よりも低くなるようにはんだ組成物を加熱することによってはんだ組成物を溶解するステップを含む。
相互に関係する一態様においては、製造物は、対象表面粗さへと形成された半導体レーザチップの第一の接触表面を含む。対象表面粗さは、バリア層厚さよりも実質的に小さい谷部の高さで最大ピークを含む。製造物は、第一の接触表面へと適用されるバリア層厚さを有する金属バリア層と、半導体レーザチップがはんだ組成物を利用してはんだ付けされるキャリアマウンティングと、を含む。半導体レーザチップは、金属バリア層のはんだ組成物への溶解が生じる閾値温度よりも低い温度へとはんだ組成物を加熱するステップによって、はんだ組成物を溶解するステップを含むはんだ付けプロセスによって、第一の接触表面にそってキャリアマウンティングに対してはんだ付けされる。
幾つかの変形においては、以下の特徴のうちの一つ以上を、あらゆる実現可能な組み合わせに任意で含むことができる。はんだ組成物と半導体レーザチップの材料の間に直接の接触が生じないように、ならびに／または、半導体レーザチップ、はんだ組成物、およびキャリアマウンティングのうちのいずれかの構成要素がバリア層を通って拡散できるような直接経路が存在しないように、バリア層は、はんだ付けプロセスの後も隣接したままである可能性がある。はんだ付けプロセスの後も、はんだ組成物は、実質的に一時的に安定な電気的および熱的伝導性によって特徴づけることができる。金属バリア層は、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、クロミウム（Ｃｒ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）およびイットリウム（Ｙ）のうちの少なくとも一つを含む金属バリア層のうちの一つ以上を任意で含む可能性がある。
幾つかの実施例においては、はんだ組成物は、実質的に非酸化のはんだプレフォームと、実質的に非酸化のはんだ堆積層のうちの少なくとも一つを含む可能性がある。他の実施例においては、はんだ材料のヒートシンク上への蒸着もしくはスパッタリングは、実質的に非酸化のはんだ組成物を形成することができる。したがって、もしくは、あるいは、はんだ付けプロセスは、非酸化性雰囲気もしくはその代わりに還元性雰囲気下でのはんだ組成物の溶解を実施するステップをさらに含む可能性がある。閾温度は、幾つかの実施においては、約２１０℃より低く、例えば、はんだ組成物は以下のうちの一つ以上を含むがそのいずれにも限定はされない。それは、約４８％Ｓｎと約５２％Ｉｎ、約３％Ａｇと約９７％Ｉｎ、約５８％Ｓｎと約４２％Ｉｎ、約５％Ａｇと約１５％Ｐｂと約８０％Ｉｎ、約１００％Ｉｎ、約３０％Ｐｂと約７０％Ｉｎ、約２％Ａｇと約３６％Ｐｂと約６２％Ｓｎ、約３７．５％Ｐｂと約３７．５％Ｓｎと約２５％Ｉｎ、約３７％Ｐｂと約６３％Ｓｎ、約４０％Ｐｂと約６０％Ｉｎ、約３０％Ｐｂと約７０％Ｓｎ、約２．８％Ａｇと約７７．２％Ｓｎと約２０％Ｉｎ、約４０％Ｐｂと約６０％Ｓｎ、約２０％Ｐｂと約８０％Ｓｎ、約４５％Ｐｂと約５５％Ｓｎ、約１５％Ｐｂと約８５％Ｓｎ、約５０％Ｐｂと約５０％Ｉｎである。
第一の接触表面を形成するステップは、金属バリア層を適用する前に、対象表面粗さを達成するために、第一の接触表面を研磨するステップを含む可能性がある。対象表面粗さは、約１００Åｒｍｓよりも小さいか、あるいは、約４０Åｒｍｓよりも小さい可能性がある。キャリアマウンティングの第一の熱拡張特性は、半導体レーザチップの第二の熱拡張特性に匹敵する可能性がある。金属化層は、金属バリア層の適用前に、第一の接触表面に対して適用することができ、はんだ準備層は、はんだ付けプロセス前に、金属バリア層の適用後に第一の接触表面に対して適用することができる。金属化層は、約６００Åの厚さのチタンを任意で含み、バリア層は、約１２００Åの厚さのプラチナおよび／もしくは他の金属を任意で含み、はんだ準備層は、約２０００Åから５０００Åの厚さの金を任意で含む可能性がある。
幾つかの実施においては、波長可変ダイオードレーザ吸収分光計である可能性のある装置は、光源をさらに含む可能性があり、当該光源は、キャリアマウンティングと半導体レーザチップと、経路長に沿って光源から放射され、受信された光強度を定量化する検出器と、経路長が少なくとも一度は通過するサンプルセルおよびフリースペース体積のうちの少なくとも一つと、光源に対する駆動電流と検出器から受信する強度データとを制御するステップを含む動作を実施する少なくとも一つのプロセッサと、を含む。キャリアマウンティングは、ヒートスプレッダ、ヒートシンクなどを含む、および／もしくはヒートスプレッダ、ヒートシンクとして動作することができる。少なくとも一つのプロセッサは、調波分光解析法を実施するために、任意で、波長変調周波数を有する光を光源に提供させ、検出器から受信された強度データを復調することができる。少なくとも一つのプロセッサは、経路長が通過するサンプルガス中の組成物による吸収を説明するために測定スペクトルを数学的に補正することができる。幾つかの実施例においては、数学的補正は、対象分析物の濃度が減少するサンプルガスのサンプルに対して参照スペクトルが収集される測定スペクトルからの参照スペクトルのサブトラクション（減算）を含みうる。
本アプローチと一貫性のあるシステムおよび方法は、一つ以上のマシン（例えば、コンピュータなど）に本明細書で記述された動作を結果として実施させるように動作可能な、有形に具現化されたマシン可読媒体を含むものと同様に記述される。同様に、コンピュータシステムは、プロセッサおよびプロセッサに結合されたメモリを含みうるようにも記述される。メモリは、本明細書で記述された一つ以上の動作をプロセッサに実施させる一つ以上のプログラムを含む可能性がある。
本明細書で記述される本発明の主題の一つ以上の変形の詳細は、添付の図面および以下の記述で説明される。本明細書で記述される本発明の主題の他の特徴および利点は、記述、図面および請求項から明らかとなるであろう。
本明細書の一部に組み込まれ、かつ本明細書の一部を構成する添付の図面は、本明細書に開示された本発明の主題のある態様を、その説明とともに示し、開示された実施に関連付けられた一つ以上の特徴もしくは原則を説明するのに役立つ。
レーザ吸収分光計の性能におけるレーザドリフトの影響を示すグラフである。 レーザ吸収分光計の性能におけるレーザドリフトのさらなる影響を示す第二のグラフである。 キャリアマウントに固定された半導体レーザチップを示す概略図である。 本発明の主題の実施と一貫性のある一つ以上の特徴を有する方法の態様を示すプロセスフロー図である。 半導体レーザチップをマウントするために典型的に使用される従来のＴＯ−ｃａｎマウントの端面図を示す図である。 キャリアマウントおよびそこに取り付けられる半導体レーザチップの拡大図を示す図である。 半導体レーザチップとキャリアマウントとの間のはんだ接合を示す走査電子顕微鏡画像である。 図７に示された装置の深度の関数としての、Ｘ線回折によって測定されるリン濃度を示すグラフである。 図７に示された装置の深度の関数としての、Ｘ線回折によって測定されるニッケル濃度を示すグラフである。 図７に示された装置の深度の関数としての、Ｘ線回折によって測定されるインジウム濃度を示すグラフである。 図７に示された装置の深度の関数としての、Ｘ線回折によって測定される錫濃度を示すグラフである。 図７に示された装置の深度の関数としての、Ｘ線回折によって測定される鉛濃度を示すグラフである。 図７に示された装置の深度の関数としての、Ｘ線回折によって測定されるタングステン濃度を示すグラフである。 図７に示された装置の深度の関数としての、Ｘ線回折によって測定される金濃度を示すグラフである。
実際には、類似する参照番号は、類似する構造、特性もしくは構成要素を示す。
発明の詳細な説明
走査可能もしくは波長可変レーザ源を利用するレーザ吸収分光計におけるスペクトル走査間に１ピコメートル（ｐｍ）以下でのレーザ発振波長の変化が、元々の校正状態におけるスペクトル分光計で取得可能な測定に関して、微量ガス濃度の決定を物質的に変化させる可能性があることを実験データが明らかにしてきた。差分光法アプローチを利用するスペクトルレーザ分光法の一例は、共同出願の米国特許出願整理番号７，７０４，３０１に記述されており、米国特許出願整理番号７，７０４，３０１の開示は、その全体において本明細書に組み込まれる。他の実験データは、（例えば、天然ガスにおける１００万（ｐｐｍ）の硫化水素（Ｈ２Ｓ）毎のオーダでの）低濃度の分析物の検出および定量用に設計され、かつ、高調波（例えば２ｆ）波長変調スペクトルサブトラクションアプローチを利用する波長可変ダイオードレーザベースの分析機が、（例えば、熱電クーラによって制御された）一定の注入電流および一定温度で２０ピコメートル（ｐｍ）の小ささのレーザ出力におけるシフトによって、その校正状態から容認できないほどに逸脱する可能性があることを他の実験データは示している。
一般的な期間において、その正確な仕様内で分析器の校正を維持するために容認できるレーザ周波数シフトは、対象分析物濃度がより微小になるにつれて、また対象分析物吸収の位置におけるサンプル混合物の他のコンポーネントからのスペクトル干渉が増加するにつれて下がる。実質的に吸収のないバックグラウンドにおける対象分析物のより高いレベルでの測定用に、分析器の校正状態を維持する一方で、より大きいレーザ周波数シフトを許容することができる。
図１および図２に示されたグラフ１００およびグラフ２００は、其々、時間経過による半導体レーザ源の（例えば、物理的、化学的などの）特性の変化によって引き起こされる可能性のあるレーザ出力変化によって起こりうる悪影響を示す実験データを示す。図１のグラフ１００に示された参照曲線１０２は、約２５％のエタンと７５％のエチレンを含有する参照ガス混合物に対して、波長可変ダイオードレーザ分光計で得られたものである。試験曲線１０４は、約２５％のエタンと７５％のエチレンのバックグラウンドにおいて１ｐｐｍのアセチレンを含有する試験ガス混合物に対して、幾らかの時間が経過した後に同一の分光計を使用して得られたものである。アセチレンは、図１のグラフ１００の波長軸上に約３００から４００の範囲のスペクトル吸収特性を有する。参照曲線１０２と比較して、試験曲線１０４に観察されるドリフトを補償する何らかの方法で分光計が調整されていなかった場合には、分光計によるアセチレンの測定濃度は、１ｐｐｍという正確な値ではなく、例えば、−０．２９ｐｐｍになるであろう。
同様に、図２においては、グラフ２００は、約２５％のエタンと７５％のエチレンを含有する参照ガス混合物に対して、波長可変ダイオードレーザ分光計で得られた参照曲線２０２を示す。試験曲線２０４は、約２５％のエタンと７５％のエチレンのバックグラウンドにおいて１ｐｐｍのアセチレンを含有する試験ガス混合物に対して得られたものである。図２に示されるように、時間の経過につれて、ドリフトもしくは他の要因がレーザ吸収分光計の性能に影響を与えることによって、試験曲線２０４の形状は、参照曲線２０２の線形状と比較して歪んでいる。参照曲線２０２と比較して試験曲線２０４に観察される歪みを補償するために試験曲線２０４が補正されていなかった場合、分光計によって決定された試験ガス混合物におけるアセチレンの測定濃度は、１ｐｐｍの正確な濃度ではなく、例えば、１．８１ｐｐｍになるであろう。
オームの法則（すなわち、Ｐ＝ＩＲ２で、Ｐは電力、Ｉは電流、Ｒは抵抗）に基づいて、電流駆動半導体レーザチップは、レーザを駆動する注入電流の約２乗で増加する廃熱を生成する。半導体ダイオードレーザアセンブリの抵抗Ｒは、典型的には線形ではなく、温度変化によって一定ではないが、電流増加に伴う廃熱のほぼ二乗での増加は、概して現実世界での性能を表す。レーザの出力電力が過度の温度で減少する、熱的ロールオーバは、典型的には、典型的な禁制帯幅型の直接半導体レーザダイオードのレーザ処理効率が、ｐｎ接合動作温度の増加に伴って増加するために生じる可能性がある。このことは、例えば、リン化インジウム（ＩｎＰ）もしくはアンチモン化ガリウム（ＧａＳｂ）材料システムに基づくレーザなどの、赤外線レーザに対して特に当てはまる。
赤外線半導体レーザの単一周波数動作は、ＤＦＢ（分散形フィードバック）スキームを使用することによって達成でき、ＤＦＢスキームは、典型的には、回折周期性の半導体結晶指数の形式で半導体レーザ結晶のレーザリッジに埋め込まれたか、もしくは金属バーとしてレーザリッジに対して横方向に配置された光学格子を利用する。レーザ発振波長を決定する種々の格子のアプローチの効率的な光学周期は、典型的には、格子の金属バーの物理空間もしくは其々の半導体材料の回折指数と異なる回折指数を有する再成長リッジ半導体材料領域の物理寸法に依存する可能性がある。換言すると、波長可変ダイオードレーザ分光法に典型的に使用される半導体レーザダイオードの発振波長は、レーザのｐ−ｎ接合およびレーザ結晶動作温度に主に依存し、レーザ内のキャリア密度に二次的に依存する可能性がある。レーザ結晶温度は、長い光学空洞軸に沿ったレーザ結晶の熱拡張に依存した温度の関数として、また、回折の指数に依存した温度の関数として、格子周期を変化させる可能性がある。
波長可変ダイオードレーザ微量ガス分析機用に使用可能な赤外線レーザの、典型的な注入電流に関連しかつ温度に関連する波長の同調速度は、１℃あたり約０．１ナノメートルおよびミリアンペアあたり約０．１ナノメートルのオーダである可能性がある。このような場合、数千℃内の一定の動作温度が数ナノアンペア内で制御された注入電流で、正確なＴＤＬＡＳデバイス用の半導体レーザダイオードを維持することが望ましい可能性がある。
ＴＤＬＡＳ校正状態の長期間の保持および再生、ならびに、元々の装置校正に関する長期測定に関する忠実性は、あらゆる任意の測定用の波長空間における正確なレーザ動作パラメータを実質的に複製する能力を必要とすることがある。このことは、共同出願の米国特許出願整理番号７，７０４，３０１、係属中の米国特許出願整理番号１３／０２７，０００および１３／０２６，０９１および１２／８１４，３１５、ならびに米国仮特許出願整理番号６１／４０５，５８９などのスペクトルトレースのサブトラクション（例えば、差分光法）を利用する分光技術用に望ましく、これらの開示は、本明細書に参照によって組み込まれる。
７００ｎｍから３０００ｎｍのスペクトル範囲における微量ガス分光法用に適した、商業的に使用可能な単一周波数半導体レーザは、時間が経過すると、概してその中心周波数のドリフトを示すことがわかっている。一日につき数ピコメートル（ｐｍ）から数分の一ピコメートルのドリフト速度が、１０日間から１００日間以上の実際の分子微量ガス分光法を実施することによって確かめられている。上述されたように動作しうるレーザは、レーザリッジ内にエッチングされた格子によって単一周波数動作に限定されたレーザ（例えば、従来の通信品質のレーザ）、Ｂｒａｇｇ格子（例えば、垂直空洞表面発振レーザもしくはＶＣＳＥＬ）、複数層狭小帯域誘電体ミラー、横方向結合格子などを含みうるが、そのいずれにも限定されることはない。周波数ドリフト作用は、半導体ダイオードレーザ、ＶＣＳＥＬ、水平空洞表面発振レーザ（ＨＣＳＥＬ）、半導体材料上に構築された量子カスケードレーザで観察され、半導体材料は、リン化インジウム（ＩｎＰ）、ヒ化ガリウム（ＧａＡｓ）、アンチモン化ガリウム（ＧａＳｂ）、窒化ガリウム（ＧａＮ）、リン化ヒ化ガリウムインジウム（ＩｎＧａＡｓＰ）、リン化ガリウムインジウム（ＩｎＧａＰ）、窒化ガリウムインジウム（ＩｎＧａＮ）、ヒ化ガリウムインジウム（ＩｎＧａＡｓ）、リン化アルミニウムガリウムインジウム（ＩｎＧａＡｌＰ）、ヒ化ガリウムアルミニウムインジウム（ＩｎＡｌＧａＡｓ）、ヒ化ガリウムインジウム（ＩｎＧａＡｓ）ならびに他の単一および複数量子井戸構造を含むがそのいずれにも限定はされない。
波長可変レーザの性能を再度有効化するためのアプローチが以前より記述されてきた。例えば、上記で参照された米国特許出願整理番号１３／０２６，９２１および１３／０２７，０００に記述されているように、分析機の校正状態間に収集された参照吸収線形状は、その後収集された試験吸収線形状と比較することができる。分析機の一つ以上の動作パラメータは、試験吸収線形状を参照吸収線形状により類似させるように調整することができる。
少なくとも、半導体ダイオードレーザの動作温度もしくは中間駆動電流を調整することによって分析機の校正を維持するための、レーザシフトと出力された線形状との補償が、半導体レーザダイオードにおける周波数シフトと注入電流との間の典型的な（例えば、上述されたような熱的ロールオーバのための）非線形相関によって、限定された波長シフト上のみで可能であることから、半導体ベース波長可変レーザにおける周波数不安定性の遠因の除去が望ましい。注入電流の関数としての周波数シフトの非線形性は、温度制御デバイス（例えば、熱電クーラもしくはＴＥＣ）および中間注入電流によって設定されたレーザ動作温度の関数として変化する可能性がある。より高い制御温度においては、熱的ロールオーバがより低い注入電流において生じ、より低い制御温度においては、ロールオーバがより高い注入電流において生じることがある。制御温度および組み合わせられた注入電流がレーザ発振波長を決定するため、必要とされる対象分析物吸収線に対してレーザ波長を調整するために使用される制御温度および中間注入電流の全てではない幾つかの組み合わせが、同一の周波数走査および吸収スペクトルを提供するであろう。
したがって、方法、システム、製造物などに関連する本発明の主題の一つ以上の実施は、他の可能性のある利点のうち、マウンティングデバイスへと半導体レーザチップを固定するのに使用される材料のうちでより一時的に安定な化学組成によって、実質的に改善された安定化特性を有する半導体ベースレーザを提供することができる。本発明の主題の幾つかの実施は、半導体レーザチップとマウンティング表面間の接触表面上もしくは接触表面近傍に、実質的に隣接する無損傷の金属拡散バリア層を提供するかまたは含むことができる。時間が経過するにつれて、熱伝導性、アクティブレーザにおける応力および歪み、注入電流経路の電気抵抗率における変化を低減する半導体レーザ設計、レーザ処理、電気接続およびヒートシンク特性を使用することによって、一つ以上の実施に従って単一周波数レーザのドリフトを低減する、または最小限化さえもすることができる。
図３は、半導体レーザチップ３０２の接触表面３１０とマウンティングデバイス３０４との間に挿入されたはんだ層３０６によって、マウンティングデバイス３０４に固定された半導体レーザチップ３０２を含む装置３００の一実施例を示す。マウンティングデバイスは、ヒートシンクとして機能することができ、また、半導体レーザチップ３０２に対する一つ以上の電気接続を提供することができる。一つ以上の他の電気接続３１２は、例えば、キャリアマウント３０４へのはんだ層３０６を介した電導を介して、半導体レーザチップ３０２のｐ接合もしくはｎ接合を第一の極性へと接続し、他の接合を第二の極性へと接続するように提供することができる。
図４は、本発明の主題の一つ以上の実施において示されうる特徴を含む方法を示すプロセスフローチャートを示す。４０２においては、半導体レーザチップの第一の接触表面は、対象表面粗さへと形成される。対象表面の粗さは、第一の接触表面へと適用されるバリア層のバリア層厚さよりも実質的に小さい谷部の高さへと最大ピークを有するように選択される。４０４においては、金属バリア層がバリア層厚さを有する第一の接触表面に適用される。４０６においては、半導体レーザチップが、はんだ組成物を使用して、第一の接触表面に沿って、キャリアマウンティングに対してはんだ付けされる。はんだ付けするステップは、金属バリア層のはんだ組成物への溶解が生じる閾値温度よりも低い温度へとはんだ組成物を加熱することによって、はんだ組成物を溶解するステップを含む。
幾つかの実施においては、レーザ半導体チップ３０２の接触表面３１０は、約１００Åｒｍｓより小さい、もしくは約４０Åｒｍｓよりも小さい対象表面粗さを有するように研磨されるか、または、準備されうる。従来のアプローチは、接触表面３１０の表面粗さに典型的には焦点を当てておらず、その結果として、約１μｍｒｍｓよりも大きい表面粗さ値を有していた。十分に平滑な接触表面３１０を準備した後、接触表面３１０は、一つ以上の金属バリア層を形成するために処理することができる。金属バリア層は、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、クロミウム（Ｃｒ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）およびイットリウム（Ｙ）のうちの少なくとも一つを含む金属バリア層の一つ以上を任意に含むことができる。
はんだ付けプロセスを経ても残存することができる金属バリア層の生成は、第一の接触表面３１０を低い表面粗さへと研磨するステップによって促進される。概して、例えばプラチナで作成された金属バリア層の全体の厚さは、バリア層と半導体材料との間の非常に高い応力によって限定された厚みのみで配置され、半導体レーザチップ３０２の半導体材料からのより厚い層の分離につながる可能性がある。金属バリア層は、異なる材料の複数の層を含むことがある。ある実施においては、半導体接触表面上に配置された第一の金属層は、チタン（Ｔｉ）である可能性がある。また別の実施においては、接触表面３１０上に配置された第一の非金属バリア層は、窒化チタン（ＴｉＮｘ）であり、第二の金属バリア層４０４は、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）もしくは他の金属を肉盛溶接した第一のバリア層のうちの少なくとも一つを含む可能性がある。
はんだ組成物は、幾つかの実施においては、液相線温度（即ち、合金の固体結晶が熱力学的平衡において溶解したものと共存できる最大温度であって、約２４０℃未満、もしくは任意で約２２０℃未満、または２１０℃未満）を有する組成物から選択することができる。本発明の主題の一つ以上の実施と一貫性のあるはんだ組成物の例は、４８％Ｓｎと５２％Ｉｎ、３％Ａｇと９７％Ｉｎ、５８％Ｓｎと４２％Ｉｎ、５％Ａｇと１５％Ｐｂと８０％Ｉｎ、１００％Ｉｎ、３０％Ｐｂと７０％Ｉｎ、２％Ａｇと３６％Ｐｂと６２％Ｓｎ、３７．５％Ｐｂと３７．５％Ｓｎと２５％Ｉｎ、３７％Ｐｂと６３％Ｓｎ、４０％Ｐｂと６０％Ｉｎ、３０％Ｐｂと７０％Ｓｎ、２．８％Ａｇと７７．２％Ｓｎと２０％Ｉｎ、４０％Ｐｂと６０％Ｓｎ、２０％Ｐｂと８０％Ｓｎ、４５％Ｐｂと５５％Ｓｎ、１５％Ｐｂと８５％Ｓｎ、５０％Ｐｂと５０％Ｉｎなどを含みうるがそのいずれにも限定はされない。
図５は、通信用途に使用するための半導体レーザチップを取り付ける際に典型的に使用されるような従来のトランジスタアウトラインｃａｎ（ＴＯ−ｃａｎ）マウント５００の端面図を示す。ＴＯ−ｃａｎは、広く使用されている電子機器であり、かつ、金属的マウンティング、電気的接続ならびにレーザおよびトランジスタなどのヒートシンク半導体チップ用に使用される光学パッケージングプラットフォームであって、種々の異なる寸法および構成で使用可能である。外部胴体５０２は、ポストもしくはヒートシンク部５０４を包含し。ポストもしくはヒートシンク部５０４は、例えば、銅タングステン焼結合金、銅ダイアモンド焼結合金、もしくはコバール、合金４２、合金５２などの鉄ニッケル合金などの金属から作成することができる。二つの絶縁性開口５０６は、半導体レーザチップ３０２上のｐ接合およびｎ接合に接続するための電気接点を提供するために含まれうる。半導体レーザチップ３０２は、幾つかの実施例においてはシリコンで形成することができるキャリアサブマウントへと取り付けることができる。上述されたように、半導体レーザチップ３０２は、はんだ層３０６によってキャリアマウント３０４（キャリアマウンティングとも称される）に対して接合することができ、はんだ層３０６は、縮尺の制約により図５には示されていない。図６は、ポストもしくはヒートシンク部５０４、キャリアマウント３０４、半導体レーザチップ３０２、ならびにキャリアマウントに対して半導体レーザチップ３０２を接合するはんだ３０６の拡大図６００を示す。キャリアマウント３０４は、今度は、第二のはんだ層６０２によって、ポストもしくはヒートシンク部５０４に対してはんだ付けすることができる。
図７は、半導体レーザチップ３０２とキャリアマウント３０４との間に挿入された高倍に拡大されたはんだ層３０６を示す電子顕微鏡画像７００を示す。ニッケルバリア層７０２もまた、キャリアマウント３０４の接触表面７０４上に提供される。垂直軸７０６は、（軸７０６上に“０”と印づけられた）任意に選択された起源座標から、（軸７０６上に“５０”と印づけられた）５０ミクロンの線形距離までの距離を描くために、電子顕微鏡画像上に表示される。図７に示された半導体レーザチップ３０２は、本発明の主題の種々の実施に首尾一貫して従って、本明細書に記述されたように、平滑な第一の接触表面３１０で準備されたものではない。結果として、第一の接触表面３１０は実質的な表面の粗さを示し、はんだ付けプロセス後に、はんだから半導体レーザチップ３０２の材料を分離するような、隣接バリア層は残っていない。図８から図１４は、図７における軸７０６に沿って距離の関数として、リン、ニッケル、インジウム、錫、鉛、タングステンおよび金の相対的濃度をそれぞれ示す、一連のグラフ８００、９００、１０００、１１００、１２００、１３００、１４００を示す。相対的濃度は、Ｘ線回折技術によって決定される。
図８のグラフ８００に示されるように、半導体レーザチップ３０２がリン化インジウム（ＩｎＰ）の結晶であることから、半導体レーザチップ３０２（約３６μｍよりも大きい距離）において、高いリン濃度が観察される。リンの高い相対濃度は、さらにニッケルバリア層７０２において観察され、ニッケルバリア層７０２は、配置されたニッケルに幾らかのリンを組み込む無電解プロセスによって配置されたニッケルの第一の層７１０、ならびに、配置されたニッケルにほとんどリンを組み込まないか、またはリンを全く組み込まない電界プロセスによって配置されたニッケルの第二の層によって実際に形成される。リンの０以外の濃度は、（錫・鉛合金で構成され、元の状態においてリンを全く含有しない）はんだおよびニッケルの電解質第二層７１２の双方において生じる。当該０以外の濃度は、半導体レーザチップ３０２の結晶構造から、ならびに、ニッケルの無電解第一層７１０からの其々のリンの拡散によるものである。
図９は、幾らかのニッケルがニッケル層７０２からはんだ３０６へと拡散し、さらには半導体レーザチップ３０２の結晶構造へも拡散することを示す。同様に、図１０のグラフ１０００に示されるように、インジウムは、はんだ３０６へと拡散し、はんだ３０６からニッケルバリア層７０２を通ってキャリアマウントへと拡散する。図１１のグラフ１１００に示されるように、はんだ３０６の主要構成成分である錫は、はんだ３０６内には残存せずに、半導体レーザチップ３０２の結晶構造へと拡散する。図１２のグラフ１２００に示されるように、はんだ層３０６の外へと鉛も拡散するが、はんだ３０６から錫の拡散する程度よりは小さい。タングステン・銅キャリアマウント３０４由来のタングステンと、第一の接触表面３１０および第二の接触表面７０２の双方上に配置されたはんだ準備層由来の金は、図１３と図１４のグラフ１３００および１４００に示されるように、はんだ内に拡散し、わずかに半導体レーザチップ３０２へと拡散する。
したがって、半導体レーザチップ３０２の少なくとも第一の接触表面３１０において、また、望ましくはキャリアマウント３０４の第二の接触表面７０４において、隣接する、無傷の金属バリア層を維持することを可能にする本発明の主題の特徴は、キャリアマウントからおよび／もしくは金属バリア層を通っての半導体レーザチップからの構成成分の拡散を最小限化する上で有効であり、それによって、はんだ層３０６と半導体レーザチップ３０２の結晶構造の双方のより一時的に一貫性のある構成を維持する上で役立つ可能性がある。はんだ層３０６におけるリン、および／もしくは、例えば、酸素、アンチモン、シリコン、鉄などの他の反応性化合物もしくは元素の存在は、はんだ合金構成成分の反応傾向を増加させ、それによって、結晶構造における化学組成、気密性、さらに重要な電気的および／もしくは熱的伝導性が変化する。このような変化が、はんだ層３０６に接触する半導体レーザチップ３０２のレーザ発振特性における変化につながる可能性がある。
さらには、例えば、鉛、銀、錫などのはんだ構成成分および／もしくは、タングステン、ニッケル、鉄、銅などのキャリアマウント構成成分の半導体レーザチップ３０２の結晶構造への拡散もまた、時間経過に伴うレーザ発振特性における変化を引き起こす可能性がある。
本発明の主題の実施は、レーザ結晶もしくは他の半導体チップと物理的マウンティングとの間に、隣接する金属拡散バリア層を維持するステップと、はんだ組成物および／もしくはマウンティングデバイス材料のレーザ結晶へ、ならびにその逆方向への相互拡散を防ぐステップと、はんだ汚染を防ぐステップとを含むが、そのいずれにも限定されない、一つ以上の利点を提供することができる。相互拡散および／もしくは電気移動は、電気抵抗率の変化を引き起こし、それよりは程度は少ないものの接点の熱伝導特性の変化を引き起こすことが分かっている。半導体レーザチップへの駆動電流を提供する電気接点の一つでさえも、その抵抗加熱にごくわずかな変化が生じると、半導体レーザチップによって生成される光の周波数変化につながる可能性がある。
従来の半導体レーザチップマウンティングアプローチを利用する幾つかの観察された実施例においては、レーザ出力に誘発されるシフトが、一日につきピコメートルよりも大きくなる可能性がある。本発明の実施は、したがって、はんだ層３０６および半導体レーザチップ３０２の間の第一の接触表面３１０、ならびにはんだ層３０６およびキャリアマウント３０４の間の第二の接触層７０２のうちの一つ以上において、金属バリア層を改良するための一つ以上の技術を含みうる。一実施例においては、第二の接触表面７０２における改良された金属バリア層は、例えば、銅タングステンサブマウントなどのエッジの画定を保存するために、金はんだ準備層の配置前に、最終層として最小の厚さの電解質ニッケル層７１２によって被覆された無電解メッキニッケル下層７１０を含みうる。別の実施例においては、ニッケル、プラチナ、パラジウムおよび導電性非金属バリア層のうちの少なくとも一つを含むがそのいずれにも限定はされない、単一層のスパッタバリア材料を、第一の接触表面３１０における単一のバリア層として使用することができる。キャリアマウント３０４への半導体レーザチップ３０２のはんだ付け前のはんだ材料の酸化が、酸素および他の反応可能性のある混入物を誘発する可能性があるため、使用前に実質的に酸化することができないはんだ種を使用することが有効である可能性がある。あるいは、はんだ付けプロセスは、金属化された半導体接触表面およびキャリアマウンティング表面上のはんだ組成物中の酸化物の存在を除去するか、または少なくとも減少させるために、還元性雰囲気もしくはその代わりに非酸化性雰囲気下で実施することができ、還元性雰囲気もしくは非酸化性雰囲気は、真空、窒素（Ｎ２）、純粋水素ガス（Ｈ２）、フォーミングガス（９５％窒素中の約５％水素）、窒素キャリアガス中のギ酸を含むがそのいずれにも限定はされない。
第一の接触表面３１０および／もしくは第二の接触表面７０２上に配置されるべき適切なバリア層は、プラチナ、パラジウム、ニッケル、窒化チタン、酸窒化チタンおよび他の非金属性導電性材料を含むがそのいずれにも限定はされない。
幾つかの実施においては、キャリアマウント３０４の熱伝導性は、好都合には５０ワット／メートルケルビンを超え、任意で、１００ワット／メートルケルビンもしくは１５０ワット／メートルケルビンを超える可能性がある。適切なキャリアマウント材料は、銅タングステン、タングステン、銅ダイアモンド、窒化アルミニウム、シリコン、窒化シリコン、シリコンカーバイド、酸化ベリリウム、アルミナ（Ａｌ２Ｏ３）、Ｋｏｖａｒ、合金４２、合金５２などを含みうるがそのいずれにも限定はされない。半導体レーザチップ３０２に匹敵する熱的拡張であるヒートスプレッダもしくはキャリアマウント３０４は、幾つかの実施において使用することができる。本発明の主題のある実施と一貫性のある一実施例においては、約１５％の銅、約８５％のタングステン焼結金属ヒートスプレッダ、酸化ベリリウムヒートスプレッダ、アルミナヒートスプレッダ、サファイアヒートスプレッダ、もしくは銅ダイアモンドヒートスプレッダが、約７ｐｐｍ℃−１近辺でアンチモン化ガリウム（ＧａＳｂ）半導体レーザチップ３０２に匹敵する、良好な熱拡張を提供することができる。本発明の主題のある実施と一貫性のある別の実施例においては、純粋なタングステンヒートスプレッダ、シリコン、窒化シリコンヒートスプレッダ、シリコンカーバイドヒートスプレッダ、サファイアヒートスプレッダ、銅ダイアモンドヒートスプレッダ、もしくは窒化アルミニウム（ＡｌＮ）ヒートスプレッダを、約４．５ｐｐｍ℃−１でリン化インジウム（ＩｎＰ）半導体レーザチップ３０２に匹敵する良好な熱拡張を提供するために、キャリアマウント３０４として使用することができる。シリコン、シリコンカーバイド、窒化シリコン、窒化アルミニウム、タングステンもしくは銅ダイアモンドヒートスプレッダもまた、例えば、リン化インジウム（ＩｎＰ）半導体レーザチップ３０２用に、キャリアサブマウント３０４として使用することができる。
本発明の主題の実施と一貫性のある他のキャリアマウントは、銅タングステンヒートスプレッダ形状を含むがそれに限定されることはない。銅タングステンヒートスプレッダ形状は、半導体レーザ産業標準のｃマウント、ＣＴマウント、ＴＯ−ｃａｎ、パターンメタライズセラミクス、パターンメタライズシリコン、パターンメタライズシリコンカーバイド、パターンメタライズ窒化シリコン、パターンメタライズ酸化ベリリウム、パターンメタライズアルミナ、パターンメタライズ窒化アルミニウム、銅ダイアモンド、一つ以上の半導体レーザチップ構成に整合するための拡張に対応するサブマウントのうちの一つ以上の部分を備える純粋な銅、銅もしくは銅タングステンｃマウントへ硬ろう付けされたタングステンサブマウントなどを含むがそのいずれにも限定はされない。半導体レーザチップ３０２は、リン化インジウム結晶、ヒ化ガリウム結晶、アンチモン化ガリウム結晶、窒化ガリウム結晶などで形成できるが、そのいずれにも限定はされない。
本明細書に記述された本発明の主題は、システム、装置、方法、および／もしくは所望の構成に依存する物で具現化することができる。前述の記述で説明された実施は、本明細書に記述され本発明の主題と一貫性のある全ての実施を表すものではない。それよりもむしろ、それらは、記述された本発明の主題に関連する態様と一貫性のある単なる幾つかの実施例に過ぎない。幾つかの変形が上記で詳細に記述されてきたが、他の改変もしくは追加もまた可能である。特に、さらなる特徴および／もしくは変形は、本明細書に説明された特徴および変形に加えて提供することができる。例えば、上述された実施は、開示された特徴の種々の組み合わせおよび部分的組み合わせ（サブコンビネーション）および／もしくは上記に開示された幾つかのさらなる特徴の組み合わせおよび部分的組み合わせに対するものである可能性がある。さらには、添付の図面に示された、および／もしくは本明細書に記述された論理フローは、望ましい結果を達成するために、示された特定の順序もしくは順番を必ずしも必要とするものではない。他の実施は、以下の請求項の範囲内にある可能性がある。

Claims (30)

  1. 半導体レーザチップの第一の接触表面を対象表面粗さへと形成するステップであって、前記対象表面粗さは、前記第一の接触表面に適用される金属バリア層のバリア層厚さよりも実質的に小さい谷部の高さで最大ピークを有するように選択される、ステップと、
    前記第一の接触表面へと前記バリア層厚さを有する前記金属バリア層を適用するステップと、
    はんだ組成物を利用してキャリアマウンティングへと前記第一の接触表面に沿って前記半導体レーザチップをはんだ付けするステップであって、はんだ付けする前記ステップは、前記はんだ組成物内への前記金属バリア層の溶解が生じる閾値温度よりも低い温度へ、加熱するステップによって前記はんだ組成物を溶解するステップを含む、ステップと、
    を含む、
    ことを特徴とする方法。
  2. 前記半導体レーザチップの複数の半導体材料と前記はんだ組成物との間に全く直接接触が生じないように、前記はんだ付けするステップの後に、前記金属バリア層が隣接したままである、
    ことを特徴とする請求項１に記載の方法。
  3. 前記半導体レーザチップ、前記はんだ組成物、および前記キャリアマウンティングのうちのいずれかの構成成分が前記金属バリア層を通って拡散できる直接経路が存在しないように、前記はんだ付けするステップの後に、前記金属バリア層は実質的に隣接したままである、
    ことを特徴とする請求項１に記載の方法。
  4. 前記はんだ付けするステップの後に、前記はんだ組成物は、実質的に一時的に安定な電気的および熱的伝導性によって特徴づけられる、
    ことを特徴とする請求項１から３のいずれかに記載の方法。
  5. 実質的に非酸化のはんだプレフォームと、実質的に非酸化の堆積層のうちの少なくとも一つとして前記はんだ組成物を提供するステップと、
    還元性雰囲気および非酸化性雰囲気のうちの少なくとも一つの下で、前記はんだ組成物を溶解する前記ステップを実施するステップと、
    のうちの少なくとも一つをさらに含む、
    ことを特徴とする請求項４に記載の方法。
  6. 前記閾値温度は、約２４０℃、約２２０℃、約２１０℃のうちの少なくとも一つよりも低い、
    ことを特徴とする請求項１から５のいずれかに記載の方法。
  7. 前記はんだ組成物は、約４８％Ｓｎと約５２％Ｉｎ、約３％Ａｇと約９７％Ｉｎ、約５８％Ｓｎと約４２％Ｉｎ、約５％Ａｇと約１５％Ｐｂと約８０％Ｉｎ、約１００％Ｉｎ、約３０％Ｐｂと約７０％Ｉｎ、約２％Ａｇと約３６％Ｐｂと約６２％Ｓｎ、約３７．５％Ｐｂと約３７．５％Ｓｎと約２５％Ｉｎ、約３７％Ｐｂと約６３％Ｓｎ、約４０％Ｐｂと約６０％Ｉｎ、約３０％Ｐｂと約７０％Ｓｎ、約２．８％Ａｇと約７７．２％Ｓｎと約２０％Ｉｎ、約４０％Ｐｂと約６０％Ｓｎ、約２０％Ｐｂと約８０％Ｓｎ、約４５％Ｐｂと約５５％Ｓｎ、約１５％Ｐｂと約８５％Ｓｎ、約５０％Ｐｂと約５０％Ｉｎから成るグループから選択される、
    ことを特徴とする請求項１から６のいずれかに記載の方法。
  8. 前記金属バリア層は、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、クロミウム（Ｃｒ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）およびイットリウム（Ｙ）のうちの少なくとも一つを含む、
    ことを特徴とする請求項１から７のいずれかに記載の方法。
  9. 前記第一の接触表面を形成する前記ステップは、前記金属バリア層を適用するステップの前に、前記対象表面粗さを達成するために、前記第一の接触表面を研磨するステップを含む、
    ことを特徴とする請求項１に記載の方法。
  10. 前記対象表面粗さは、約１００Åｒｍｓと約４０Åｒｍｓのうちの少なくとも一つよりも小さい、
    ことを特徴とする請求項１から９のいずれかに記載の方法。
  11. 前記半導体レーザチップの第二の熱拡張特性に、前記キャリアマウンティングの第一の熱拡張特性を一致させるステップをさらに含む、
    ことを特徴とする請求項１から１０のいずれかに記載の方法。
  12. 前記金属バリア層を適用するステップの前に、前記第一の接触表面へと金属化層を適用するステップと、
    前記金属バリア層を適用するステップの前で前記はんだ付けするステップの後に、前記第一の接触表面へとはんだ準備層を適用するステップと、
    をさらに含む、
    ことを特徴とする請求項１から１１のいずれかに記載の方法。
  13. 前記金属化層は、約６００Åの厚さのチタンを含み、前記バリア層は、約１２００Åの厚さのプラチナを含み、前記はんだ準備層は、約２０００Åから５０００Åの厚さの金を含む、
    ことを特徴とする請求項１２に記載の方法。
  14. 前記キャリアマウンティングの第二の接触表面へと第二の金属バリア層を適用するステップをさらに含み、前記半導体レーザチップをはんだ付けする前記ステップは、前記第二の接触表面に沿って実施される、
    ことを特徴とする請求項１から１３のいずれかに記載の方法。
  15. 対象表面粗さへと形成された半導体レーザチップの第一の接触表面であって、前記対象表面粗さは、バリア層厚さよりも実質的に小さい谷部の高さで最大ピークを有する、第一の接触表面と、
    前記第一の接触表面に適用される前記バリア層厚さを有する金属バリア層と、
    はんだ組成物を利用して、前記半導体レーザチップが前記第一の接触表面に沿ってはんだ付けされるキャリアマウンティングであって、前記半導体レーザチップは、前記金属バリア層の前記はんだ組成物内への溶解が生じる閾値温度より低い温度へと前記はんだ構成成分を加熱するステップによって、前記はんだ構成成分を溶解するステップを含むはんだ付けプロセスによって前記キャリアマウンティングに対してはんだ付けされる、キャリアマウンティングと、
    を含む、
    ことを特徴とする製造物。
  16. 前記半導体レーザチップ、前記はんだ組成物、および前記キャリアマウンティングのうちのいずれかの構成成分が前記金属バリア層を通って拡散できる直接経路が存在しないように、前記はんだ付けするステップの後に、前記金属バリア層は実質的に隣接したままである、
    ことを特徴とする請求項１５に記載の製造物。
  17. 前記半導体レーザチップの複数の半導体材料と前記はんだ組成物との間に全く直接接触が生じないように、前記はんだ付けするステップの後に、前記金属バリア層は隣接したままである、
    ことを特徴とする請求項１５に記載の製造物。
  18. 前記はんだ付けプロセスの後に、前記はんだ組成物は、実質的に一時的に安定な電気的および熱的伝導性によって特徴づけられる、
    ことを特徴とする請求項１５から１７のいずれかに記載の製造物。
  19. 前記はんだ付けプロセスの前に、前記はんだ組成物は、実質的に非酸化のはんだプレフォームと、実質的に非酸化の堆積層のうちの少なくとも一つを含む、
    ことを特徴とする請求項１５から１８のいずれかに記載の製造物。
  20. 前記はんだ付けプロセスは、還元性雰囲気および非酸化性雰囲気のうちの少なくとも一つの下で、前記はんだ構成成分を溶解する前記ステップを実施するステップをさらに含む、
    ことを特徴とする請求項１５から１９のいずれかに記載の製造物。
  21. 前記閾値温度は、約２４０℃、約２２０℃、約２１０℃のうちの少なくとも一つよりも低い、
    ことを特徴とする請求項１５から２０のいずれかに記載の製造物。
  22. 前記はんだ組成物は、約４８％Ｓｎと約５２％Ｉｎ、約３％Ａｇと約９７％Ｉｎ、約５８％Ｓｎと約４２％Ｉｎ、約５％Ａｇと約１５％Ｐｂと約８０％Ｉｎ、約１００％Ｉｎ、約３０％Ｐｂと約７０％Ｉｎ、約２％Ａｇと約３６％Ｐｂと約６２％Ｓｎ、約３７．５％Ｐｂと約３７．５％Ｓｎと約２５％Ｉｎ、約３７％Ｐｂと約６３％Ｓｎ、約４０％Ｐｂと約６０％Ｉｎ、約３０％Ｐｂと約７０％Ｓｎ、約２．８％Ａｇと約７７．２％Ｓｎと約２０％Ｉｎ、約４０％Ｐｂと約６０％Ｓｎ、約２０％Ｐｂと約８０％Ｓｎ、約４５％Ｐｂと約５５％Ｓｎ、約１５％Ｐｂと約８５％Ｓｎ、約５０％Ｐｂと約５０％Ｉｎから成るグループから選択される、
    ことを特徴とする請求項１５から２１のいずれかに記載の製造物。
  23. 前記金属バリア層は、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、クロミウム（Ｃｒ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）およびイットリウム（Ｙ）のうちの少なくとも一つを含む、
    ことを特徴とする請求項１５から２２のいずれかに記載の製造物。
  24. 前記第一の接触表面を前記対象表面粗さへと形成する前記ステップは、前記金属バリア層を適用するステップの前に、前記対象表面粗さを達成するために、前記第一の接触表面を研磨するステップを含む、
    ことを特徴とする請求項１５から２３のいずれかに記載の製造物。
  25. 前記対象表面粗さは、約１００Åｒｍｓと約４０Åｒｍｓのうちの少なくとも一つよりも小さい、
    ことを特徴とする請求項１５から２４のいずれかに記載の製造物。
  26. 前記半導体レーザチップの第二の熱拡張特性に、前記キャリアマウンティングの第一の熱拡張特性を一致させる、
    ことを特徴とする請求項１５から２５のいずれかに記載の製造物。
  27. 前記金属バリア層を適用するステップの前に、前記第一の接触表面に対して適用される金属化層と、
    前記金属バリア層を適用するステップの後で、前記はんだ付けプロセスの前に、前記第一の接触表面に適用されるはんだ準備層と、
    をさらに含む、
    ことを特徴とする請求項１５から２６のいずれかに記載の製造物。
  28. 前記金属化層は、約６００Åの厚さのチタンを含み、前記金属バリア層は、約１２００Åの厚さのプラチナを含み、前記はんだ準備層は、約２０００Åから５０００Åの厚さの金を含む、
    ことを特徴とする請求項２７に記載の製造物。
  29. 前記キャリアマウンティングの第二の接触表面へと適用される第二の金属バリア層をさらに含み、前記半導体レーザチップをはんだ付けする前記ステップは、前記第二の接触表面に沿って実施される、
    ことを特徴とする請求項１５から２８のいずれかに記載の製造物。
  30. 前記キャリアマウンティングと前記半導体レーザチップとを含む光源と、
    経路長に沿って前記光源から放射される受信された光強度を定量化する検出器と、
    前記経路長が少なくとも一度通過するサンプルセルおよびフリースペース体積のうちの少なくとも一つと、
    前記レーザ源への駆動電流を制御するステップと、前記検出器からの強度データを受信するステップとを含む動作を実施する少なくとも一つのプロセッサと、
    をさらに含む、
    ことを特徴とする請求項１５から２９のいずれかに記載の製造物。
JP2013558145A 2011-03-16 2012-03-14 周波数安定性改良用半導体レーザマウンティング Pending JP2014510409A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161453523P 2011-03-16 2011-03-16
US61/453,523 2011-03-16
PCT/US2012/029111 WO2012125752A1 (en) 2011-03-16 2012-03-14 Semiconductor laser mounting for improved frequency stability

Publications (1)

Publication Number Publication Date
JP2014510409A true JP2014510409A (ja) 2014-04-24

Family

ID=45998646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013558145A Pending JP2014510409A (ja) 2011-03-16 2012-03-14 周波数安定性改良用半導体レーザマウンティング

Country Status (8)

Country Link
US (1) US9368934B2 (ja)
EP (1) EP2686920B1 (ja)
JP (1) JP2014510409A (ja)
CN (1) CN103518296A (ja)
AU (1) AU2012229907A1 (ja)
CA (1) CA2829946C (ja)
TW (1) TW201244309A (ja)
WO (1) WO2012125752A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166130B2 (en) 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
US9166364B2 (en) * 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
KR102070773B1 (ko) * 2013-03-14 2020-01-29 엘지전자 주식회사 디스플레이 장치 및 그 제어 방법
US9019170B2 (en) 2013-03-14 2015-04-28 Lg Electronics Inc. Display device and method for controlling the same
JP6097253B2 (ja) * 2014-07-02 2017-03-15 住友電気工業株式会社 三色光光源
CN111740310B (zh) * 2020-07-10 2021-10-22 西安立芯光电科技有限公司 一种实现半导体激光器芯片锁波中无跳模的方法
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235061A (ja) * 1991-08-28 1993-09-10 Hitachi Ltd 電子回路接合装置と方法およびハンダボ−ルと位置合わせマ−ク
JP2001168444A (ja) * 1999-12-09 2001-06-22 Sony Corp 半導体発光素子、その製造方法および配設基板
JP2002134822A (ja) * 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP2002368020A (ja) * 2002-04-30 2002-12-20 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2005026291A (ja) * 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2008211245A (ja) * 2008-04-24 2008-09-11 Anritsu Corp ガス検知用波長可変型半導体レーザ及びガス検知装置
JP2011199031A (ja) * 2010-03-19 2011-10-06 Denso Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1083200A (en) 1966-08-17 1967-09-13 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US5265115A (en) 1991-08-30 1993-11-23 Hoya Corporation Solid-state laser device having a feedback loop
GB9121003D0 (en) * 1991-10-03 1991-11-13 Boc Group Plc Soldering
JP3271475B2 (ja) 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
US5561322A (en) 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
US5909458A (en) 1996-11-27 1999-06-01 The Regents Of The University Of California Low-cost laser diode array
US6204560B1 (en) 1998-04-20 2001-03-20 Uniphase Laser Enterprise Ag Titanium nitride diffusion barrier for use in non-silicon technologies and method
DE19954319C1 (de) 1999-11-11 2001-05-03 Vishay Semiconductor Gmbh Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
US6448642B1 (en) 2000-01-27 2002-09-10 William W. Bewley Pressure-bonded heat-sink system
TWI303909B (en) 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
JP4196853B2 (ja) 2004-02-23 2008-12-17 日本電気株式会社 名前によるアクセス権制御方法ならびにその方法を用いる情報処理装置およびプログラム
US9166130B2 (en) 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
JP4352337B2 (ja) 2005-09-16 2009-10-28 ソニー株式会社 半導体レーザおよび半導体レーザ装置
EP1770836B1 (de) 2005-09-29 2015-04-22 OSRAM Opto Semiconductors GmbH Laserdiodenvorrichtung, Laseranordnung mit mindestens einer Laserdiodevorrichtung und optisch gepumpter Laser
CN101496236A (zh) 2006-07-31 2009-07-29 松下电器产业株式会社 半导体发光元件及其制造方法
DE102006057718A1 (de) 2006-12-01 2008-06-05 Forschungsverbund Berlin E.V. Halbleiterbauelement und Verfahren zu dessen Herstellung
PL2140246T3 (pl) 2007-04-11 2017-01-31 Spectrasensors, Inc. Wykrywanie reaktywnego gazu przy złożonym tle
US8243766B2 (en) 2007-09-21 2012-08-14 Michael Huff Means for improved implementation of laser diodes and laser diode arrays
JP2009283831A (ja) * 2008-05-26 2009-12-03 Sharp Corp 半導体レーザ素子
JP4298784B1 (ja) 2008-09-11 2009-07-22 日本車輌製造株式会社 摩擦攪拌接合による鉄道車両用構体の製造方法
CN102272564B (zh) * 2009-06-12 2014-07-16 光学传感器公司 用于执行光学吸收测量的方法和系统
US8358417B2 (en) 2010-10-21 2013-01-22 Spectrasensors, Inc. Spectrometer with validation cell
US9166364B2 (en) 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235061A (ja) * 1991-08-28 1993-09-10 Hitachi Ltd 電子回路接合装置と方法およびハンダボ−ルと位置合わせマ−ク
JP2001168444A (ja) * 1999-12-09 2001-06-22 Sony Corp 半導体発光素子、その製造方法および配設基板
JP2002134822A (ja) * 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP2002368020A (ja) * 2002-04-30 2002-12-20 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2005026291A (ja) * 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2008211245A (ja) * 2008-04-24 2008-09-11 Anritsu Corp ガス検知用波長可変型半導体レーザ及びガス検知装置
JP2011199031A (ja) * 2010-03-19 2011-10-06 Denso Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
AU2012229907A1 (en) 2013-10-03
US9368934B2 (en) 2016-06-14
CA2829946C (en) 2017-04-04
US20120236893A1 (en) 2012-09-20
CA2829946A1 (en) 2012-09-20
TW201244309A (en) 2012-11-01
CN103518296A (zh) 2014-01-15
EP2686920B1 (en) 2022-11-23
EP2686920A1 (en) 2014-01-22
WO2012125752A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
US10224693B2 (en) Semiconductor laser mounting with intact diffusion barrier layer
US9646949B2 (en) Solderless mounting for semiconductor lasers
JP2014510409A (ja) 周波数安定性改良用半導体レーザマウンティング
US20020100914A1 (en) Semiconductor emission apparatus
Wang et al. New mechanisms of cavity facet degradation for GaN-based laser diodes
AU2015202533B2 (en) Semiconductor laser mounting for improved frequency stability
Szymański et al. Two-dimensional model of heat flow in broad-area laser diode mounted to a non-ideal heat sink
Pierścińska et al. High-resolution mirror temperature mapping in GaN-based diode lasers by thermoreflectance spectroscopy
Finke High temperature-stable InGaAs QDs for the monolithic integration in external-cavity surface-emitting lasers
JP2013232523A (ja) 光モジュールを作製する方法、光モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303