JP2011199031A

JP2011199031A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2011199031A
Application number: JP2010064634A
Authority: JP
Inventors: Hiroyuki Tarumi; 浩幸樽見; Noriyuki Matsushita; 規由起松下
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2010-03-19
Filing date: 2010-03-19
Publication date: 2011-10-06

Abstract

【課題】N型オーミック電極の表面へのInの拡散を抑制できる半導体装置及び半導体装置の製造方法を提供すること。
【解決手段】Ｉｎを含む化合物半導体１６と、前記化合物半導体１６に設けられたN型オーミック電極２５とを備え、前記N型オーミック電極２５は、前記化合物半導体１６の側から、Ａｕ−Ｇｅ合金層２７、Ｐｔ層２９、及びＡｕ層３１がこの順で配置された構造を有することを特徴とする半導体装置１。また、前記N型オーミック電極２５は、前記化合物半導体１６の側から、Ａｕ−Ｇｅ合金層、Ｎｉ層、Ａｕ層、Ｐｔ層、及びＡｕ層がこの順で配置された構造を有していてもよい。
【選択図】図１

Description

本発明は、例えば、レーザ素子、ダイオード等の半導体装置及び半導体装置の製造方法に関する。

従来、n型InP基板を含む化合物半導体において、Au-Ge合金/Ni/Auからなる3層構造のN型オーミック電極（N電極）が、n型InP基板上に形成される。
特許文献１には、GaAsキャップ層上にAu-Ge合金/Ni/AuからなるN型オーミック電極を形成し、熱処理を行うと、GaAsキャップ層中のGaがN型オーミック電極層の最上層に上がって蓄積・変化し、ダイボングビリティ低下を引き起こすことが記載されている。そこで、特許文献１の技術では、N型オーミック電極の上にバリア層としてMo層またはPt層を形成する。

また、特許文献２には、N型オーミック電極の層構成をAu-Ge合金/Ni/Mo/Auとし、熱処理を行うと、Niが主体となってAu-Geと共に半導体中深くまで拡散し、コンタクト抵抗が増大することが記載されている、そこで、特許文献２の技術では、W層を追加し、層構成をAu-Ge合金/W/Ni/Mo/Auとすることで、コンタクト抵抗の増大を抑制しようとしている。

特開昭63-132476号公報特開2000-228371号公報

Au-Ge合金/Ni/Auからなる3層構造のN型オーミック電極は、アロイ化によるコンタクト抵抗を実現するために、320℃以上の温度でアニールされる。このとき、n型InP基板由来のInが、N型オーミック電極の最表面であるAu層まで拡散してしまう。

ジャンクションアップでの接合時には、N型オーミック電極上にNi/AuSn半田層を形成するが、上記アニールのときにN型オーミック電極最表面のAu層に拡散したInにより、N型オーミック電極と半田層との密着性が低下し、チップ化等のへき開工程において、半田層が容易に剥離してしまう。

また、N型オーミック電極最表面のAu層に拡散していたInが、半導体装置の実装時における加熱により、さらにAuSn半田層の表面に拡散することで、半田の融点が高くなり、半田の接合力が低下してしまう。

本発明は以上の点に鑑みなされたものであり、N型オーミック電極の表面へのInの拡散を抑制できる半導体装置及び半導体装置の製造方法を提供することを目的とする。

請求項１に係る半導体装置は、Inを含む化合物半導体と、前記化合物半導体に設けられたN型オーミック電極とを備え、前記N型オーミック電極は、前記化合物半導体の側から、Au-Ge合金層、Pt層、及びAu層がこの順で配置された構造を有する。

この半導体装置は、N型オーミック電極が上記の層構成を有することにより、化合物半導体に含まれるInのN型オーミック電極表面への拡散を抑制できる。
請求項２に係る半導体装置は、Inを含む化合物半導体と、前記化合物半導体に設けられたN型オーミック電極とを備え、前記N型オーミック電極は、前記化合物半導体の側から、Au-Ge合金層、Ni層、Au層、Pt層、及びAu層がこの順で配置された構造を有する。

この半導体装置は、N型オーミック電極が上記の層構成を有することにより、化合物半導体に含まれるInのN型オーミック電極表面への拡散を抑制できる。
前記Pt層の膜厚は、170nm以上であることが好ましく、200nm以上であることが更に好ましい。Pt層の膜厚がこの範囲であることにより、化合物半導体に含まれるInのN型オーミック電極表面への拡散を一層抑制できる
前記化合物半導体としては、例えば、n型InP基板を備えるものが挙げられる。この場合、N型オーミック電極は、n型InP基板上に形成することができる。

前記n型InP基板において、N型オーミック電極が形成された面の表面粗さRaは、5〜35nmの範囲にあることが好ましい。Raが5nm以上であることにより、n型InP基板とN型オーミック電極との密着性が良好である。また、35nm以下であることにより、N型オーミック電極の平滑性が失われない。

前記n型InP基板において、N型オーミック電極が形成された面の表面粗さRmaxは、48〜275nmの範囲にあることが好ましい。Rmaxが48nm以上であることにより、n型InP基板とN型オーミック電極との密着性が良好である。また、275nm以下であることにより、N型オーミック電極の平滑性が失われない。

本発明の半導体装置は、N型オーミック電極上に半田層を備え、その半田層は、AuSn層を含むことが好ましい。この場合、複雑な台座等へ半田層を形成することなく、半導体装置を実装できる。前記半田層としては、例えば、N型オーミック電極の側から、Ni層、及びAuSn層がこの順に配置された構造を有するものが挙げられる。

本発明の半導体装置は、例えば、以下のように製造できる。すなわち、化合物半導体上にN型オーミック電極を形成し、N型オーミック電極の加熱によるアロイ化を行ってから、N型オーミック電極上に半田層を形成する。

前記加熱における温度は、360〜400℃の範囲が好ましく、熱処理時間は10〜120秒の範囲が好ましい。これらの範囲内とすることにより、コンタクト比抵抗を適切な値（例えば、10^-6〜10^-7Ω・cm²）とすることができる。

半導体装置１の層構成を表す説明図である。 n型InP基板３の研削面を表す説明図である。半導体装置１のn型InP基板３及びN電極２５におけるIn元素の深さ方向分布を表すグラフである。半田層３３について示差走査熱量測定を行った結果を表すグラフである。半田層３３の表面を光学顕微鏡で観察したときの写真である。半田層３３を備える半導体装置１の実装方法を表す説明図である。（ａ）は、台座側の全面に半田層を設ける場合の半導体装置１の実装方法を表す説明図であり、（ｂ）は、台座のうち、半導体装置１に対応する部分のみに半田層を設ける場合の半導体装置１の実装方法を表す説明図である。半導体装置１の層構成を表す説明図である。半導体装置１のn型InP基板３及びN電極１２５におけるIn元素の深さ方向分布を表すグラフである。半導体装置Ｐ１の層構成を表す説明図である。半導体装置Ｐ１のn型InP基板３及びN電極２２５におけるIn元素の深さ方向分布を表すグラフである。比較例における半田層３３の表面を光学顕微鏡で観察したときの写真である。

本発明の実施形態を説明する。

１．半導体装置１の製造
図１に基づき、半導体装置１の製造方法を説明する。図１は、半導体装置１の層構成を表す説明図である。

n型InP基板３上に、MOCVD法により、キャリア濃度5x10¹⁷cm^-3、厚さ0.8μmのInPからなる第１のｎ型クラッド層５、キャリア濃度5x10¹⁷cm^-3、厚さ0.１μmのAlGaInAsからなる第１のｎ型光ガイド層７、異なる２つの組成のAlGaInAsの積層構造からなる多重量子井戸活性層９（波長1550nm）、キャリア濃度1x10¹⁸cm^-3、厚さ0.１μmのAlGaInAsからなる第２のｐ型光ガイド層１１、キャリア濃度1x10¹⁸cm^-3、厚さ1.5μmのInPからなる第２のｐ型クラッド層１３、及びキャリア濃度1x10¹⁹cm^-3、厚さ0.2μmのInGaAsからなるｐ型コンタクト層１５を順に積層した。

ここで、ｎ型層の成長においては、ドーパントとしてSeを用いた。またｐ型層の成長においては、ドーパントとしてZnを用いた。また、成長時の基板温度は５５０〜８００℃とした。なお、以下では、n型InP基板３、第１のｎ型クラッド層５、第１のｎ型光ガイド層７、多重量子井戸活性層９、第２のｐ型光ガイド層１１、第２のｐ型クラッド層１３、及びｐ型コンタクト層１５の全体を、化合物半導体１６と称する。

上記多重量子井戸活性層９は、厚さ12nmの一対の障壁層９ａ、厚さ8nmのAlInAs層9ｂ、及びAlGaInAs層9ｃから構成される、３量子井戸構造を有する。
さらに、ｐ型コンタクト層１５上に、 P電極１７を形成した。P電極１７は、p型コンタクト層１５の側から、真空蒸着法により、Cr層１９（厚さ15nm）/Pt層２１（厚さ50nm）/Au層２３（厚さ600nm）を、この順に順次成膜したものである。

次に、n型InP基板３の薄片化を行った。薄片化は、＃2000番手の砥石を用い、n型InP基板３のうち、第１のｎ型クラッド層５等を形成していない側の面を研削し、n型InP基板３の厚さが約120μmとなるまで行った。このとき、研削面のRaは10〜15nm、Rmaxは55〜170nm程度となった。すなわち、研削面は、鏡面ではなく、図２に示すように、所定の粗さを有する状態となった。なお、粗さの測定には、触針式の粗さ測定装置（Veeco社製、Dektak³ST）を用いた。また、主な測定条件は、以下のようにした。

測定距離：500μm
測定速度:12sec
データ点数：1000
水平分解能：0.500μm/sample
触針圧：30mg
なお、研削面にケミカルエッチングを行うと、転位の導入原因となる加工変質層（破砕層）を取り除くことが出来る。研削面を鏡面に仕上げず、所定の粗さを残すことで、表面積が増すため、後述するN電極２５や半田層３３の密着性が向上するメリットがある。

次に、上記の研削面にN電極（N型オーミック電極）２５を成膜した。N電極２５は、n型InP基板３の側から、Au-Ge合金層２７（厚さ100nm）/Pt層２９（厚さ300nm）/Au層３１（厚さ100nm）を真空蒸着法により順次成膜したものである。製膜後、さらに、N電極２５と化合物半導体１６とのコンタクトを安定化させるために、385℃で約２分間の熱処理を実施し、アロイ化した。なお、熱処理は、コンタクト比抵抗が10^-6〜10^-7(Ω・cm²)となる条件が望ましい。ここで、コンタクト比抵抗を上記の範囲とするには、熱処理温度を360〜400℃として、熱処理時間を10〜120秒程度とすることが好ましい。熱処理温度、熱処理時間の設定と、コンタクト比抵抗との関係を表１に示す。

次に、半田層３３を真空蒸着法にて形成した。半田層３３は、N電極２５の側から、Ni層３５（厚さ100nm）/AuSn層３７（厚さ1350nm）を順次積層したものである。

次に、P電極１７、N電極２５、及び半田層３３が形成された化合物半導体１６を、壁開により幅500μmで短冊化し、壁開した端面のうち、一方の端面に、Al₂O₃、a-Si等の材料を用い、レーザ光の波長に対して低反射率の反射層を形成し、もう一方の端面に高反射率の反射層を形成して、所定の大きさに素子化することで、半導体装置１（半導体レーザ素子）を完成した。

２．半導体装置１の評価
（２−１）オージェ分析装置を用いて、半導体装置１のn型InP基板３及びN電極２５におけるIn元素の深さ方向分布を測定した。その結果を図３に示す。図３に示すように、In（元来、n型InP基板３に含まれていたもの）は、Pt層２９のうち、Au-Ge合金層２７との界面から約170nmまでの範囲にしか拡散しておらず、Au層３１には全く拡散していなかった。この結果から、N電極２５は、その表面（半田層３３との界面）へのInの拡散を防止できることが確認できた。
（２−２）半導体装置１の半田層３３について、示差走査熱量測定を行った。その結果を図４に示す。図４に示すように、Ptのピークのみが検出され、Inのピークは全く検出されなかった。この結果から、N電極２５が、半田層３３へのInの拡散を防止できることが確認できた。
（２−３）半田層３３の表面を光学顕微鏡で観察した。そのときの写真を図５に示す。図５から明らかなように、半田層３３に剥離は見られなかった。この結果から、N電極２５と半田層３３との密着性が良好であることが確認できた。
（２−４）半導体装置１をステムに実装し、シェアテストを行ったところ、全て母材破壊（接合強度〜7N）となった。なお、実装は、半田層３３側をステムと接合するジャンクションアップで行った。このとき、ステム材料とn型InP基板３との線膨張係数差による応力を緩和するために、InPのサブマウントや線膨張係数の近いGaAsやSiのサブマウントを用いると良い。
（２−５）半導体装置１は、半田層３３を有する。そのため、図６に示すように、複雑な台座等へ半田層を形成することなく、半導体装置１を実装できる。仮に、図７（ａ）に示すように、台座の全体にわたって半田層を形成すると、余った半田が垂れてしまうことがある。また、図７（ｂ）に示すように、半導体装置１の大きさ、位置に応じて台座に半田層を形成する場合は、半田のパターニングが必要となってしまう。
（２−６）N電極は、Au-Ge合金/Ni/Auからなる3層構造が一般的であるが、n型InP基板を用いた本実施例においては、Niが無くてもオーミック特性が得られた。
（２−７）半導体装置１では、n型InP基板３とN電極２５との密着性が良好であり、その界面での剥離は発生しなかった。これは、n型InP基板３の研削面に、上述したように、所定の粗さを持たせたことも要因の１つであると考えられる。なお、研削面の粗さRaを、7.1nm〜34.6nmの範囲で種々に変化させ、Rmaxを48.5nm〜275nmの範囲で種々に変化させても、やはり、n型InP基板３とN電極２５との密着性は良好であった。

１．半導体装置１の製造
半導体装置１の製造方法を図８に基づいて説明する。図８は、半導体装置１の層構成を表す説明図である。本実施例において、化合物半導体１６の形成、P電極１７の形成、及びn型InP基板３の薄片化は、前記実施例１と同様である。n型InP基板３の薄片化後、その研削面にN電極１２５を成膜した。N電極１２５は、n型InP基板３の側から、Au-Ge合金層１２６（厚さ100nm）/Ni層１２７（厚さ20nm）/Au層１２８（厚さ100nm）/Pt層１２９（厚さ300nm）/Au層１３０（厚さ100nm）を真空蒸着法により順次成膜したものである。製膜後、さらに、N電極（N型オーミック電極）１２５と化合物半導体１６とのコンタクトを安定化させるために、385℃で約２分間の熱処理を実施し、アロイ化した。

次に、半田層３３を真空蒸着法にて形成した。半田層３３は、N電極１２５の側から、Ni層３５（厚さ100nm）/AuSn層３７（厚さ1350nm）を順次積層したものである。
次に、P電極１７、N電極１２５、及び半田層３３が形成された化合物半導体１６を、壁開により幅500μmで短冊化し、壁開した端面のうち、一方の端面に、Al₂O₃、a-Si等の材料を用い、レーザ光の波長に対して低反射率の反射層を形成し、もう一方の端面に高反射率の反射層を形成して、所定の大きさに素子化することで、半導体装置１（半導体レーザ素子）を完成した。

２．半導体装置１の評価
（２−１）オージェ分析装置を用いて、半導体装置１のn型InP基板３及びN電極１２５におけるIn元素の深さ方向分布を測定した。その結果を図９に示す。図９に示すように、In（元来、n型InP基板３に含まれていたもの）は、Pt層１２９のうち、Au層１２８との界面から約170nmまでの範囲にしか拡散しておらず、Au層１３０には全く拡散していなかった。この結果から、N電極１２５は、その表面（半田層３３との界面）へのInの拡散を防止できることが確認できた。
（２−２）半導体装置１の半田層３３について、示差走査熱量測定を行った。その結果、Ptのピークのみが検出され、Inのピークは全く検出されなかった。この結果から、N電極１２５が、半田層３３へのInの拡散を防止できることが確認できた。
（２−３）半田層３３の表面を光学顕微鏡で観察したところ、半田層３３に剥離は見られなかった。この結果から、N電極１２５と半田層３３との密着性が良好であることが確認できた。
（２−４）半導体装置１をステムに実装し、シェアテストを行ったところ、全て母材破壊（接合強度〜7N）となった。なお、実装は、半田層３３側をステムと接合するジャンクションアップで行った。
（比較例）
１．半導体装置Ｐ１の製造
半導体装置Ｐ１の製造方法を図１０に基づいて説明する。本比較例において、化合物半導体１６の形成、P電極１７の形成、及びn型InP基板３の薄片化は、前記実施例１と同様である。n型InP基板３の薄片化後、その研削面にN電極２２５を成膜した。N電極２２５は、n型InP基板３の側から、Au-Ge合金層２２７（厚さ100nm）/Ni層２２９（厚さ20nm）/Au層２３１（厚さ100nm）を真空蒸着法により順次成膜したものである。製膜後、さらに、N電極２２５と化合物半導体１６とのコンタクトを安定化させるために、385℃で約２分間の熱処理を実施した。

次に、半田層３３を真空蒸着法にて形成した。半田層３３は、N電極２２５の側から、Ni層３５（厚さ100nm）/AuSn 層３７（厚さ1350nm）を順次積層したものである。
次に、P電極１７、N電極２２５、及び半田層３３が形成された化合物半導体１６を、壁開により幅500μmで短冊化し、壁開した端面のうち、一方の端面に、Al₂O₃、a-Si等の材料を用い、レーザ光の波長に対して低反射率の反射層を形成し、もう一方の端面に高反射率の反射層を形成して、所定の大きさに素子化することで、半導体装置Ｐ１（半導体レーザ素子）を完成した。

２．半導体装置Ｐ１の評価
（２−１）オージェ分析装置を用いて、半導体装置Ｐ１のn型InP基板３及びN電極２２５におけるIn元素の深さ方向分布を測定した。その結果を図１１に示す。図１１に示すように、In（元来、n型InP基板３に含まれていたもの）は、Au層２３１の最表面まで拡散していた。この結果から、N電極２２５は、その表面（半田層３３との界面）へのInの拡散を防止できないことが確認できた。
（２−２）半田層３３の表面を光学顕微鏡で観察した。そのときの写真を図１２に示す。図１２に示すように、半田層３３が剥離し、N電極２２５が露出している部分（電極露出部）が観察できた。この結果から、N電極２２５と半田層３３との密着性が不良であることが確認できた。

尚、本発明は前記実施の形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
例えば、前記実施例１において、Au-Ge合金層２７、Pt層２９、Au層３１の膜厚は、本発明の作用効果を奏する範囲で、適宜設定できる。また、Au-G合金層２７とPt層２９との間、又はPt層２９とAu層３１との間に、他の層が存在してもよい。

また、前記実施例２において、Au-Ge合金層１２６、Ni層１２７、Au層１２８、Pt層１２９、Au層１３０の膜厚は、本発明の作用効果を奏する範囲で、適宜設定できる。また、Au-Ge合金層１２６とNi層１２７との間、Ni層１２７とAu層１２８との間、Au層１２８とPt層１２９との間、又はPt層１２９とAu層１３０との間に、他の層が存在してもよい。

また、前記実施例１及び実施例２において、半田層３３は、AuSn層のみであってもよい。また、半導体装置１は、半田層３３を備えなくてもよい。
また、前記実施例１及び実施例２において、n型InP基板３の研削面は鏡面であってもよい。

１、Ｐ１・・・半導体装置、３・・・ｎ型InP基板、５・・・第１のｎ型クラッド層、
７・・・第１のｎ型光ガイド層、９・・・多重量子井戸活性層、９ａ・・・障壁層、
１１・・・第２のｐ型光ガイド層、１３・・・第２のｐ型クラッド層、
１５・・・ｐ型コンタクト層、１６・・・化合物半導体、１７・・・P電極、
１９・・・Cr層、２１・・・Pt層、２３・・・Au層、
２５、１２５、２２５・・・N電極、２７・・・Au-Ge合金層、２９・・・Pt層、
３１・・・Au層、３３・・・半田層、３５・・・Ni層、３７・・・AuSn層、
１２６・・・Au-Ge合金層、１２７・・・Ni層、１２８・・・Au層、１２９・・・Pt層、
１３０・・・Au層、２２７・・・Au-Ge合金層、２２９・・・Ni層、２３１・・・Au層

Claims

Inを含む化合物半導体と、前記化合物半導体に設けられたN型オーミック電極とを備え、
前記N型オーミック電極は、前記化合物半導体の側から、Au-Ge合金層、Pt層、及びAu層がこの順で配置された構造を有することを特徴とする半導体装置。
Inを含む化合物半導体と、前記化合物半導体に設けられたN型オーミック電極とを備え、
前記N型オーミック電極は、前記化合物半導体の側から、Au-Ge合金層、Ni層、Au層、Pt層、及びAu層がこの順で配置された構造を有することを特徴とする半導体装置。
前記Pt層の膜厚が170ｎｍ以上であることを特徴とする請求項１又は２に記載の半導体装置。
前記化合物半導体は、n型InP基板を備え、前記N型オーミック電極は、前記n型InP基板に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
前記n型InP基板において前記N型オーミック電極が形成された面の表面粗さRaが、5〜35nmの範囲にあることを特徴とする請求項４に記載の半導体装置。
前記N型オーミック電極上に半田層を備え、前記半田層は、AuSn層を含むことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
前記半田層は、前記N型オーミック電極の側から、Ni層、及び前記AuSn層がこの順に配置された構造を有することを特徴とする請求項６に記載の半導体装置。
前記化合物半導体上に前記N型オーミック電極を形成し、前記N型オーミック電極の加熱によるアロイ化を行ってから、前記N型オーミック電極上に前記半田層を形成することを特徴とする請求項６又は７に記載の半導体装置の製造方法。