JP5166017B2

JP5166017B2 - セラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法

Info

Publication number: JP5166017B2
Application number: JP2007501552A
Authority: JP
Inventors: 美保中村; 悦幸福田
Original assignee: Toshiba Corp; Toshiba Materials Co Ltd
Current assignee: Toshiba Corp; Toshiba Materials Co Ltd
Priority date: 2005-02-07
Filing date: 2006-01-30
Publication date: 2013-03-21
Anticipated expiration: 2026-01-30
Also published as: JP2013016838A; US7795732B2; JP5417505B2; WO2006082770A1; TW200637441A; TWI312647B; US20090050920A1; JPWO2006082770A1

Description

本発明は、半導体素子の搭載基板等として用いられるセラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法に関する。

レーザダイオードやフォトダイオード等の光半導体素子を始めとする各種半導体素子の搭載基板として、窒化アルミニウム基板や窒化ケイ素基板等の絶縁性セラミックス基板が用いられている。セラミックス基板を光半導体素子のサブマウント基板等に適用するにあたっては、その表面に真空蒸着法やスパッタ法等のＰＶＤ法、あるいはＣＶＤ法等の薄膜形成技術を適用して配線層を形成している（例えば特許文献１参照）。

図４は従来のセラミックス配線基板の構造を示す断面図である。同図において、１は例えば窒化アルミニウム焼結体からなる絶縁性セラミックス基板であり、その表面にはＴｉからなる下地金属層２とＰｔからなる第１の拡散防止層３を介して、Ａｕからなる主導体層４が形成されている。主導体層４の半導体素子との接続部（電極接続部）には、Ｐｔ等からなる第２の拡散防止層５を介して、Ａｕ−Ｓｎ合金からなる半田層６が形成されている。半田層６の表面は酸化防止のためにＡｕ層７で覆われている場合もある。

なお、図４に示すセラミックス配線基板においては、絶縁性セラミックス基板１の下面側にも下地金属層２、第１の拡散防止層３、Ａｕ層（主導体層）４を順に積層形成した導体層が設けられている。下面側の導体層は、絶縁性セラミックス基板１を外部回路基板上やパッケージ内に実装する際に接合用金属層として用いられる。下面側の導体層は接地導体層等として使用される場合もある。

上述した主導体層４と半田層６との間に介在される第２の拡散防止層５は、半導体素子を半田層６のＡｕ−Ｓｎ合金等を介して接合固定する際に、主導体層４のＡｕがＡｕ−Ｓｎ合金等からなる半田層６中に拡散することを防止するものである。主導体層４のＡｕが半田層６のＡｕ−Ｓｎ半田合金中に拡散すると、合金組成がＡｕ過多（Ａｕリッチ）となり、融点の上昇を招いてＡｕ−Ｓｎ合金を半田付け温度（加熱温度）で完全溶融させることができなくなる。その結果として、接合強度の低下等を招く。

しかしながら、従来のセラミックス配線基板においては、半導体素子を接合するために配線基板を加熱した際に、半田層６中のＳｎと第２の拡散防止層５を構成するＰｔとの濡れ性が悪く、接合強度を低下させることがある。さらに、加熱により半田層６中のＳｎが第２の拡散防止層５中に拡散してしまい、半田層６と第２の拡散防止層５との界面近傍に空孔を生じさせることが分かってきた。このような空孔が発生すると、配線基板と半導体素子とを強固に接合することが困難になる。さらに、空孔は接続部の電気抵抗を増大させるため、半導体素子の動作電流の上昇を招くおそれがある。

特に、レーザダイオード等の光半導体素子を配線基板上に搭載する際には、上述したようにＡｕ−Ｓｎ合金が主として用いられている。Ａｕ−Ｓｎ合金は硬くて脆いことから、接合時の熱的負荷等により半導体素子に特性劣化が生じるおそれがある。このような問題を回避するために、Ｓｎ−Ｃｕ合金やＳｎ−Ａｇ合金等のＡｕ−Ｓｎ合金より軟らかいＳｎ合金を適用することも検討されている。しかし、これらのＳｎ合金は一般的にＡｕ−Ｓｎ合金よりＳｎ濃度が高いことから、拡散防止層との反応（拡散防止層内へのＳｎの拡散）が起こりやすく、その結果として界面近傍に空孔が生じやすくなる。
特開２００２−２５２３１６号公報

本発明の目的は、セラミックス配線基板上に半田層を介して半導体素子を接合するにあたって、半田層と拡散防止層との反応に基づく空孔の発生を抑制することによって、半導体素子の接合強度の低下を防ぐことを可能にしたセラミックス配線基板の製造方法、さらにはそのようなセラミックス配線基板の製造方法を用いた半導体装置の製造方法を提供することにある。

本発明の一態様に係るセラミックス配線基板の製造方法は、セラミックス基板の表面に下地金属層、第１の拡散防止層および第１のＡｕ層を順に積層して、配線層における配線部を形成する工程と、前記配線部上に第２の拡散防止層、空孔抑制層および少なくともＳｎを１５〜９９．３質量％含むＳｎ合金半田層を順に積層して、前記配線層における接続部を形成する工程とを具備し、前記下地金属層はＴｉからなり、前記第１および第２の拡散防止層は、Ｐｔまたはこれを基とする合金からなり、前記第１の拡散防止層は０．１μｍ以上０．４μｍ以下の範囲の厚さを有し、前記第２の拡散防止層は０．０５μｍ以上１μｍ以下の範囲の厚さを有し、かつ前記第２の拡散防止層はその外周部が前記半田層の端部から１μｍ以上１００μｍ以下の範囲ではみ出した形状であり、前記空孔抑制層は、ＡｕまたはＡｕを８５質量％以上含むＡｕ−Ｓｎ合金からなり、３０ｎｍ以上５００ｎｍ以下の範囲の厚さを有し、前記半田層はＡｕ、Ａｇ、Ｂｉ、およびＣｕから選ばれる少なくとも１種を含むＳｎ合金からなり、かつ１μｍ以上５μｍ以下の範囲の厚さを有し、前記配線部および前記接続部はＰＶＤ法、ＣＶＤ法またはめっき法により形成されることを特徴としている。

本発明の他の態様に係る半導体装置の製造方法は、上記した本発明の一態様に係るセラミックス配線基板の製造方法によりセラミックス配線基板を製造した後、前記半田層を加熱して、前記半田層を介して半導体素子を電気的および機械的に接続することを特徴とする半導体装置の製造方法。

本発明の一実施形態によるセラミックス配線基板の構成を示す断面図である。図１に示すセラミックス配線基板の変形例を示す断面図である。本発明の一実施形態による半導体装置の構成を示す図である。従来のセラミックス配線基板の要部構成を示す断面図である。

符号の説明

１０…セラミックス配線基板、１１…セラミックス基板、１２…配線層、１３…配線部、１４…接続部、１５…下地金属層、１６…第１の拡散防止層、１７…第１のＡｕ層、１８…半田層、１９…第２の拡散防止層、２０…空孔抑制層、３０…レーザダイオード、３１，３２…発光素子部、３４，３５…個別電極、３６…共通電極。

発明を実施するための形態

以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のみの目的のために提供されるものであり、本発明はそれらの図面に限定するものではない。

図１は本発明の一実施形態によるセラミックス配線基板の構成を示す断面図である。図１に示すセラミックス配線基板１０は、絶縁性基板としてセラミックス基板１１を有している。セラミックス基板１１には、例えば窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ_３Ｎ_４）等を主成分とする窒化物系セラミックス（焼結体）、また酸化アルミニウム（Ａｌ_２Ｏ_３）等を主成分とする酸化物系セラミックス（焼結体）が使用される。これらのうち熱伝導性等に優れることから、窒化物系セラミックスを適用することが好ましい。また、熱伝導性の点から炭化ケイ素（ＳｉＣ）も基板に好適である。ただし、炭化ケイ素は導電性を有することから、表面に絶縁膜を形成して基板１１に適用する。

セラミックス基板１１の主表面１１ａ上には配線層１２が形成されている。配線層１２は、例えば真空蒸着法、スパッタ法、イオンプレーティング法、分子線エピタキシー（ＭＢＥ）法、レーザデポジション法、イオンビームデポジション法のようなＰＶＤ法、熱ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法のようなＣＶＤ法、めっき法等の薄膜形成法により形成する。配線層１２は配線部１３と接続部１４とを有している。配線部１３はセラミックス基板１１上に順に積層形成された下地金属層１５、第１の拡散防止層１６、主導体層としての第１のＡｕ層１７を有している。

下地金属層１５はセラミックス基板１１と配線層１２との密着性や密着強度の向上等に寄与するものである。下地金属層１５には、例えばＴｉ、Ｚｒ、Ｈｆ、Ｎｂ、Ｃｒ、ＴａおよびＮｉから選ばれる少なくとも1種やこれらを基とする合金が用いられる。これらのうち、セラミックス基板１１に窒化物系セラミックスを適用する場合には、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ等の活性金属を適用することが好ましい。下地金属層１５の厚さは特に限定されるものではないが、例えば０．１〜０．４μｍの範囲とすることが好ましい。

第１の拡散防止層１６は、セラミックス基板１１や下地金属層１５と第１のＡｕ層１７との間における元素の拡散を防止するものである。第１の拡散防止層１６には、例えばＰｔ、ＰｄおよびＮｉから選ばれる少なくとも1種やこれらを基とする合金が用いられる。第１の拡散防止層１６は、下地金属層１５の構成元素等により適宜に選択される。下地金属層１５にＮｉを適用した場合には、それ以外の元素が用いられる。第１の拡散防止層１６の厚さは、例えば０．１〜０．４μｍの範囲とすることが好ましい。

第１のＡｕ層１７は、配線部１３の主導体層として機能するものである。第１のＡｕ層１７の厚さは、例えば０．１〜０．３μｍの範囲とすることが好ましい。第１のＡｕ層１７の厚さが０．１μｍ未満であると、主導体層としての機能が低下するおそれがある。第１のＡｕ層１７の厚さが０．３μｍを超えて厚くしても、それ以上の効果が得られないだけでなく、製造コストを上昇させる要因になる。配線部１３は例えば所望の回路形状に応じた配線パターンを有している。

配線部１３の半導体素子との接続位置には、半田層１８を有する接続部１４が設けられている。接続部１４はセラミックス配線基板１０上に接合搭載される半導体素子の電極と対応する位置に所望の形状で設けられており、配線部１３と半導体素子とを電気的および機械的に接続する機能を有するものである。接続部１４は半導体素子の電極に対応させた形状、例えば矩形や円形等の形状を有しており、その大きさも同様である。このような接続部１４は、配線部１３上の所望の位置に順に積層形成された第２の拡散防止層１９、空孔抑制層２０、半田層１８を有している。

半田層１８は少なくともＳｎを含む半田材料からなる。このような半田層１８にはＳｎ単体、あるいはＡｕ、Ａｇ、Ａｌ、Ｂｉ、Ｃｕ、Ｃｒ、Ｇａ、Ｇｅ、Ｎｉ、Ｐｔ、Ｓｉ、ＴｉおよびＺｎから選ばれる少なくとも1種を含むＳｎ合金が用いられる。これらのうち、半田層１８はＳｎ合金で構成することが好ましい。Ｓｎ合金中のＳｎ量は組合せて使用する元素の種類等に応じて適宜に選択されるものであり、例えば１５〜９９．９質量％の範囲とすることが一般的である。このようなＳｎ合金（半田合金）の代表例としては、Ａｕ−Ｓｎ合金、Ａｇ−Ｓｎ合金、Ｃｕ−Ｓｎ合金等が挙げられる。

半田層１８の厚さは、例えば１〜５μｍの範囲とすることが好ましい。半田層１８の厚さが１μｍ未満だと半導体素子と接合する際に半導体素子の電極に設けられたＡｕ膜と反応（半田層とＡｕ膜が混合）し、組成ずれが起きやすくなる。この組成ずれの結果として、接合層が硬化して応力が生じ、半導体素子（例えばレーザダイオード）にクラックが入る等の不良を引き起こす原因になる。一方、５μｍを超えて厚くしてもそれ以上の接合効果が得られないだけでなく、製造コストを上昇させる要因になる。

半田層１８は1種類のＳｎ合金により形成したものに限らず、例えば組成が異なる２種類以上のＳｎ合金の積層膜で構成してもよい。この場合、適用するＳｎ合金は構成元素が異なる２種類以上のＳｎ合金に限らず、同一構成元素の組成比を異ならせた２種類以上のＳｎ合金であってもよい。例えば、組成比が異なる２種類以上のＡｕ−Ｓｎ合金、すなわち溶融温度が異なるＡｕ−Ｓｎ合金の積層膜で半田層１８を構成することによって、半田層１８の溶融状態を制御することができる。

第２の拡散防止層１９は、主導体層としての第１のＡｕ層１７と例えばＳｎ合金からなる半田層１８との間における元素の拡散を防止するものである。特に、Ｓｎ合金等からなる半田層１８中に主導体層のＡｕが拡散して合金組成がＡｕリッチとなることが防止される。第２の拡散防止層１９は第１の拡散防止層１６と同様に、Ｐｔ、ＰｄおよびＮｉから選ばれる少なくとも1種やこれらを基とする合金により形成することが好ましい。

第２の拡散防止層１９の厚さは０．０５〜１μｍの範囲とすることが好ましい。第２の拡散防止層１９の厚さが０．０５μｍ未満では、上述した元素の拡散を防止する効果を十分に得ることができないおそれがある。一方、第２の拡散防止層１９の厚さを１μｍを超えて設定しても、それ以上の効果を得ることはできず、逆に製造コストの上昇等を招くことになる。

第２の拡散防止層１９と半田層１８との間に介在された空孔抑制層２０は、半田層１８を加熱溶融して半導体素子を接合する際に、第２の拡散防止層１９の構成元素（Ｐｔ、Ｐｄ、Ｎｉ等）と半田層１８中のＳｎとが反応して界面近傍に空孔が生じることを抑制するものである。このような効果を有効に得る上で、空孔抑制層２０はＡｕまたはＡｕを８５質量％以上含むＡｕ−Ｓｎ合金で形成することが好ましい。

Ａｕからなる空孔抑制層２０によれば、第２の拡散防止層１９の構成元素と半田層１８中のＳｎとの反応が抑えられるため、界面近傍の空孔生成を再現性よく抑制することが可能となる。Ａｕを８５質量％以上含むＡｕリッチのＡｕ−Ｓｎ合金によっても、Ａｕ層と同様な効果を得ることができる。空孔抑制層２０を構成するＡｕ−Ｓｎ合金において、合金中のＡｕ量が８５質量％未満であると、それ自体のＳｎが反応に関与して空孔が生じるおそれがある。言い換えると、Ａｕ量が８５質量％以上であれば空孔を生じさせるようなＳｎの反応を防ぐことができる。

上記したＡｕやＡｕリッチのＡｕ−Ｓｎ合金からなる空孔抑制層２０の厚さは３０〜５００ｎｍの範囲とすることが好ましい。空孔抑制層２０の厚さが３０ｎｍ未満であるとＳｎの拡散を完全に抑制しきれずに、空孔の生成抑制効果が低下するおそれがある。一方、ＡｕやＡｕリッチのＡｕ−Ｓｎ合金からなる空孔抑制層２０の厚さが５００ｎｍを超えると、半田層１８の厚さにもよるが、空孔抑制層２０中のＡｕと半田層１８とが混合し、半田層１８の組成ずれを起こすおそれがある。空孔抑制層２０の厚さは１００〜３００ｎｍの範囲とすることがより好ましい。

このように、ＡｕやＡｕリッチのＡｕ−Ｓｎ合金からなり、かつ厚さが３０〜５００ｎｍの範囲の空孔抑制層２０を、第２の拡散防止層１９と半田層１８との間に介在させることによって、半田層１８の組成変動による融点の上昇等を招くことなく、第２の拡散防止層１９の構成元素と半田層１８中のＳｎとの反応（Ｓｎの拡散）等に基づく空孔の生成を抑制することができる。従って、半導体素子等の接合強度を高めることができると共に、接続部１４の抵抗増大やそれに基づく半導体素子の動作電流の上昇を防ぐことが可能となる。これらは半導体素子の信頼性や動作特性の向上に寄与するものである。

ここで、図１は第２の拡散防止層１９および空孔抑制層２０が半田層１８と同形状を有する構造を示しているが、第２の拡散防止層１９は図２に示すように半田層１８より幅広の形状を有していてもよい。すなわち、第２の拡散防止層１９はその外周部が半田層１８の端部からはみ出した形状を有していてもよい。第２の拡散防止層１９の外周部は、全周にわたって半田層１８の端部からはみ出していることが好ましいが、その一部が半田層１８の端部からはみ出していてもよい。

上記したような形状を有する第２の拡散防止層１９によれば、加熱接合時の半田層１８の濡れ広がりによる第１のＡｕ層１７との反応、およびそれに基づく不良発生を抑制することが可能となる。すなわち、半田層１８は半導体素子等の接合時に加熱溶融して濡れ広がる。この際、半田層１８より幅広の第２の拡散防止層１９によれば、半田層１８の濡れ広がりを抑制することができる。言い換えると、半田層１８の濡れ広がり領域をＳｎ合金等に対して濡れ性が低い第２の拡散防止層１９上のみとすることができる。

このように、第２の拡散防止層１９の外周部が半田層１８の端部からはみ出した形状を適用することによって、半田層１８の濡れ広がりによる第１のＡｕ層１７との反応、それによるＳｎ合金の組成変動および融点の上昇を抑制することができる。これによって、Ｓｎ合金の融点上昇に基づく溶融不良（不完全溶融）等が抑制される。さらに、半田層１８の濡れ広がり領域を制限することで、半田層１８の高さ変動が抑制されるため、半導体素子等の高さ方向の位置不良等を防ぐことが可能となる。第２の拡散防止層１９の形状は、半田層１８の濡れ広がり領域の拡大抑制効果を得る上で、その外周部が半田層１８の端部から１μｍ以上１００μｍ以下の範囲ではみ出していることが好ましい。

第２の拡散防止層１９の半田層１８の端部からのはみ出し量が１μｍより小さいと、半田層１８が溶融した際に第２の拡散防止層１９を超えて濡れ広がるおそれがある。なお、はみ出し量が１００μｍを超えても濡れ広がりの抑制効果は変わらないが、第２の拡散防止層１９の幅を無駄に広くすることになるため、配線や電極の高密度化を妨げるおそれがある。第２の拡散防止層１９のはみ出し量は、半田層１８の高さと同等もしくはそれ以上とすることがより好ましい。接続部１４の形成密度等を考慮すると、第２の拡散防止層１９のはみ出し量は５０μｍ以下とすることがより好ましい。

半田層１８の表面は図２に示すようにＡｕ層（第３のＡｕ層）２１で覆われていてもよい。Ａｕ層２１は半田層１８の酸化防止層等として機能する。さらに、この実施形態ではセラミックス基板１１の主表面１１ａのみに配線層（金属積層膜）１２を形成した構造について説明したが、図２に示すようにセラミックス基板１１の裏面１１ｂ側にも下地金属層１５、第１の拡散防止層１６、主導体層としてのＡｕ層１７を順に積層形成してもよい。セラミックス基板１１の裏面１１ｂ側の導体層は、セラミックス基板１１を外部回路基板上やパッケージ内に実装する際の接合用金属層や接地導体層等として使用される。

次に、本発明の一実施形態による半導体装置について、図３を参照して説明する。図３は本発明の半導体装置を適用したレーザ装置の構成を示している。図３において、３０は２波長型レーザダイオードである。２波長型レーザダイオード３０は、例えば発光波長が６５０ｎｍの第１の発光素子部３１と発光波長が７８０ｎｍの第２の発光素子部３２とを有している。これら発光素子部３１、３２はそれぞれ半導体層をＧａＡｓ基板３３上に結晶成長させることで形成されている。各発光素子部３１、３２はそれぞれ個別に電極３４、３５を有している。ＧａＡｓ基板３３の裏面側には共通電極３６が形成されている。

このような２波長型レーザダイオード３０は、前述した実施形態のセラミックス配線基板１０上に搭載されている。セラミックス配線基板１０は第１の配線層１２Ａと第２の配線層１２Ｂとを備えており、それぞれ配線部１３と接続部１４とを有している。第１の配線層１２Ａの接続部１４には、第１の発光素子部３１の電極３４が接合されている。第２の配線層１２Ｂの接続部１４には、第２の発光素子部３２の電極３５が接合されている。２波長型レーザダイオード３０は、セラミックス配線基板１０の第１および第２の配線層１２Ａ、１２Ｂと接続部１４を介して電気的および機械的に接続されている。これらによって、本発明の半導体装置を適用したレーザ装置が構成されている。

上述した実施形態のレーザ装置では、セラミックス配線基板１０上にレーザダイオード３０を接合搭載するにあたって、接続部１４を構成する半田層１８と第２の拡散防止層１９との反応による空孔の発生が抑制される。従って、セラミックス配線基板１０に対してレーザダイオード３０を強固に接合することが可能になると共に、接続部１４の抵抗増大やそれに基づくレーザダイオード３０の動作電流の上昇を防ぐことができる。すなわち、高品質で高信頼性のレーザ装置を再現性よく提供することが可能となる。

なお、図３はセラミックス配線基板上に接合搭載する半導体素子としてレーザダイオードを適用した実施形態を示したが、本発明の半導体装置はこれに限定されるものではない。本発明の半導体装置は、各種の半導体素子をセラミックス配線基板上に搭載した半導体装置に適用可能であるが、特にレーザダイオードやフォトダイオード等の光半導体素子を搭載した半導体装置に対して有効である。

次に、本発明の具体的な実施例およびその評価結果について述べる。

実施例１〜７
まず、セラミックス基板１１として直径７５ｍｍ×高さ０．２ｍｍの窒化アルミニウム質焼結体製基板を用意した。この窒化アルミニウム基板１１を洗浄した後、その表面にスパッタ法により厚さ０．１μｍのＴｉ膜から下地金属層１５、厚さ０．２μｍのＰｔ膜からなる第１の拡散防止層１６、主導体層として厚さ０．５μｍの第１のＡｕ層１７を順に積層した。

次に、主導体層としての第１のＡｕ層１７上に、１ｍｍ×０．５ｍｍの矩形の開口部を有するレジストを形成した後、スパッタ法により第２の拡散防止層１９と空孔抑制層２０を順に積層した。これら各層１９、２０の構成材料および厚さはそれぞれ表１に示す通りである。引き続いて、空孔抑制層２０の上面に、真空蒸着法により７０質量％Ａｕ−３０質量％Ｓｎ組成のＳｎ合金からなる厚さ２μｍの半田層１８を形成した。各試料を２ｍｍ×２ｍｍとなるようにダイシングした後、それぞれ後述する特性評価に供した。

実施例８〜１１
第２の拡散防止層１９の構成材料を変更する以外は、上記した実施例１〜７と同様にして試料を作製し、後述する特性評価に供した。実施例８〜１１における第２の拡散防止層１９の構成材料は表１に示す通りである。

実施例１２〜１６
半田層１８の組成を変更する以外は、上記した実施例１〜７と同様にして試料を作製し、後述する特性評価に供した。実施例１２〜１６における半田層１８の組成は表１に示す通りである。

実施例１７〜２０
空孔抑制層２０の構成材料および厚さを変更する以外は、上記した実施例１〜７と同様にして試料を作製し、後述する特性評価に供した。実施例１７〜２０における空孔抑制層２０の構成材料および厚さは表１に示す通りである。

比較例１〜３
空孔抑制層２０の形成を省略する以外は、上記した実施例１〜７と同様にして試料を作製し、後述する特性評価に供した。なお、比較例１は半田層１８に７０質量％Ａｕ−３０質量％Ｓｎ組成の合金を適用した例である。比較例２は半田層１８に８２質量％Ａｕ−１８質量％Ｓｎ組成の合金を適用した例である。比較例３は半田層１８に９５質量％Ｓｎ−５質量％Ａｇ組成の合金を適用した例である。

上述した実施例１〜２０および比較例１〜３の各セラミックス配線基板（表１に構成を示す各試料）について、接続部内部の空孔の有無、半導体素子との密着性を以下のようにして測定、評価した。各例の評価結果を表２に示す。

［接続部内部の空孔の有無］
Ａｕ−Ｓｎ半田合金層を有する例については、３３０〜３５０℃程度の温度に保持したヒータブロック上に各配線基板を置き、約５秒後に配線基板上にＳｉチップを載置して接合した。Ａｇ−Ｓｎ半田合金層を有する例では２５０〜２６０℃程度の温度に加熱し、Ｃｕ−Ｓｎ半田合金層を有する例では２４０〜２６０℃程度の温度に加熱して、それぞれＳｉチップを接合した。Ｓｉチップは配線基板との接合面に厚さ０．０５μｍのＴｉ膜、厚さ０．１μｍのＰｔ膜、厚さ１．０μｍのＡｕ膜が順に被着形成されたものであり、その形状は０．９ｍｍ×０．３ｍｍ×高さ０．４ｍｍとした。Ｓｉチップの搭載は各例に対してそれぞれ４個の配線基板について実施した。

このようにしてＳｉチップを搭載した配線基板を冷却した後、Ｓｉチップおよび配線基板を接合面に対して垂直に切断、研磨し、断面方向からの電子顕微鏡観察により接合層内部の空孔の有無を評価した。接合層内部の空孔の有無の判定は、全ての観察試料で空孔が見られないものを○、観察試料４個のうち１個以上の試料に１／３以下の長さの断面で空孔が観察されたものを△、１個以上のサンプルで１／３以上の長さの断面に空孔が観察されたものを×、４個全ての観察試料の断面に空孔があるものを××とした。

［半導体素子との密着性］
上記した空孔の有無の評価と同様にして、各例の配線基板上にＳｉチップを搭載した後、Ｓｉチップの横方向から荷重を加えるシェアテストを行った。シェアテストは各例に対して６個ずつ実施した。シェアテストにおいて、密着性が良好な場合はＳｉチップ内部での破壊モードを示す。この際、Ｓｉの破壊強度は材料強度によるので、シェア強度の数値はばらつきが大きいものとなる。そこで、密着性の判断は一定の強度（当該サイズでは１２００ｋｇｆ）以上の値でＳｉ破壊モードを示す場合に密着性が良好と判断し、全ての試料が良好なものを○、３〜５個の試料が良好なものを△、良好な試料が２個以下の場合を×とした。シェア強度の平均値と併せて評価結果を表２に示す。

表２から明らかなように、各実施例の配線基板を用いた場合には接合層内部に空孔は認められず、その結果として半導体素子との密着性に優れることが分かる。なお、実施例７は空孔抑制層の厚さを１０ｎｍとしているため、接合層内部に若干の空孔が認められた。実施例７を含む各実施例の結果から、空孔抑制層の厚さは３０〜５００ｎｍの範囲とすることが好ましいことが分かる。一方、空孔抑制層を適用していない比較例１〜３はいずれも空孔が生成しており、その結果として半導体素子との密着性に劣っている。

実施例２１〜２２
上記した実施例と同様にして、窒化アルミニウム基板１１上に厚さ０．１μｍのＴｉ膜からなる下地金属層１５、厚さ０．２μｍのＰｔ膜からなる第１の拡散防止層１６、主導体層として厚さ０．５μｍの第１のＡｕ層１７を順に積層した。次いで、主導体層としての第１のＡｕ層１７上に、真空蒸着法により厚さ０．１μｍのＰｔ膜からなる第２の拡散防止層１９、厚さ１００ｎｍのＡｕ膜からなる空孔抑制層２０、厚さ２μｍの６５質量％Ａｕ−３５質量％Ｓｎ組成のＳｎ合金膜からなる半田層１８を順に形成した。

この際、第２の拡散防止層１９の形状は半田層１８の端部から所定の長さだけはみ出すようにした。第２の拡散防止層１９の半田層１８に対するはみ出し量は、実施例２１は１０μｍ、実施例２２は５０μｍとした。このような各試料を２ｍｍ×２ｍｍとなるようにダイシングした後、それぞれ前記した実施例と同様にして特性を測定、評価した。さらに、半田層の完全溶融時間および濡れ広がり状態を以下のようにして測定、評価した。各例の評価結果を表３に示す。半田層の評価は上記した比較例１に対しても実施した。

［半田層の完全溶融時間］
上記した空孔の有無評価と同様にして、各例の配線基板をヒータブロック上に置き、表面に酸化膜ができないように不活性ガスを吹き付けながら、半田層表面の光沢変化を約６０秒間観察することによって、半田層の溶融性（濡れ性）を評価した。これは半田層の融点が保持温度より上昇した場合には高融点相が析出し、表面光沢が弱くなる現象を利用したものである。半田層の完全溶融時間の判定は表面光沢が維持された時間で評価した。

［半田層の濡れ広がり状態］
上記した半田層の完全溶融時間試験を実施した各試料について、金属顕微鏡（１００倍）で半田層の濡れ広がり状態を観察、評価した。半田層の濡れ広がり領域が第２の拡散防止層上のみである場合を○、半田層の濡れ広がり領域が第１のＡｕ層上まではみ出した場合を×として評価した。

表３から明らかなように、第２の拡散防止層１９の形状を半田層１８の端部からはみ出した形状とすることによって、半田層１８の第１のＡｕ層との反応に基づく融点上昇を抑制することができる。これによって、半導体素子の密着性をより再現性よく高めることが可能となる。

本発明のセラミックス配線基板は、第２の拡散防止層とＳｎ含有の半田層との間に空孔抑制層を介在させているため、空孔の発生による半導体素子の接合強度の低下や動作電流の上昇を抑制することができる。このようなセラミックス配線基板は、半導体素子の搭載用基板として有用である。さらに、本発明のセラミックス配線基板を用いることによって、信頼性や動作特性に優れる半導体装置を再現性よく提供することができる。

Claims

配線層を有するセラミックス配線基板を製造する方法であって、
セラミックス基板の表面に下地金属層、第１の拡散防止層および第１のＡｕ層を順に積層して、前記配線層における配線部を形成する工程と、
前記配線部上に第２の拡散防止層、空孔抑制層および少なくともＳｎを１５〜９９．３質量％含むＳｎ合金半田層を順に積層して、前記配線層における接続部を形成する工程と
を具備し、
前記下地金属層はＴｉからなり、
前記第１および第２の拡散防止層は、Ｐｔまたはこれを基とする合金からなり、前記第１の拡散防止層は０．１μｍ以上０．４μｍ以下の範囲の厚さを有し、前記第２の拡散防止層は０．０５μｍ以上１μｍ以下の範囲の厚さを有し、かつ前記第２の拡散防止層はその外周部が前記半田層の端部から１μｍ以上１００μｍ以下の範囲ではみ出した形状であり、
前記空孔抑制層は、ＡｕまたはＡｕを８５質量％以上含むＡｕ−Ｓｎ合金からなり、３０ｎｍ以上５００ｎｍ以下の範囲の厚さを有し、
前記半田層はＡｕ、Ａｇ、Ｂｉ、およびＣｕから選ばれる少なくとも１種を含むＳｎ合金からなり、かつ１μｍ以上５μｍ以下の範囲の厚さを有し、
前記配線部および前記接続部はＰＶＤ法、ＣＶＤ法またはめっき法により形成される
ことを特徴とするセラミックス配線基板の製造方法。
請求項１記載の製造方法によりセラミックス配線基板を製造した後、前記半田層を加熱して、前記半田層を介して半導体素子を電気的および機械的に接続することを特徴とする半導体装置の製造方法。