JPH11284281A - 半導体レーザ装置の製造方法 - Google Patents

半導体レーザ装置の製造方法

Info

Publication number
JPH11284281A
JPH11284281A JP10084188A JP8418898A JPH11284281A JP H11284281 A JPH11284281 A JP H11284281A JP 10084188 A JP10084188 A JP 10084188A JP 8418898 A JP8418898 A JP 8418898A JP H11284281 A JPH11284281 A JP H11284281A
Authority
JP
Japan
Prior art keywords
layer
submount
semiconductor laser
bonding
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10084188A
Other languages
English (en)
Other versions
JP3410655B2 (ja
Inventor
Hideki Ichikawa
英樹 市川
Akira Tsuji
亮 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP08418898A priority Critical patent/JP3410655B2/ja
Publication of JPH11284281A publication Critical patent/JPH11284281A/ja
Application granted granted Critical
Publication of JP3410655B2 publication Critical patent/JP3410655B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体レーザ素子とサブマウントとの接着状
態を改善する。 【解決手段】 サブマウント表面の半導体レーザ素子を
接着する部分のＡｕ層４−３ｂの厚さを、サブマウント
表面のワイヤボンディングする部分のＡｕ層４−３ａよ
り薄くする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ装置
に関するもので、特に半導体レーザ素子をサブマウント
に接着する半導体レーザ装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】図５は、従来の半導体レーザ装置の断面
図である。
【０００３】半導体レーザ素子（以下、レーザ素子とい
う）１の裏面には、メタライズ層２として、Ｍｏ層２−
１およびＡｕ層２−２がＡｕ層が下方になるように積層
されている。レーザ素子１を搭載するヒートシンクとな
るサブマウント３（たとえばＳｉＣ基板）の表面には、
メタライズ層４として全面に一様な厚さのＴｉ層４−
１，Ｐｔ層４−２，Ａｕ層４−３などが、Ａｕ層が表面
になるように積層されている。メタライズ層４の表面に
は、ダイボンドろう材５としてたとえばＡｕＳｎ層が一
部に形成されている。レーザ素子１とサブマウント３
は、ダイボンドろう材５を介して、レーザ素子１の下方
のＡｕ層２−２およびサブマウント３表面のＡｕ層４−
３が接着される。接着の方法としては、後述のように、
サブマウント３の上にレーザ素子１を載せ荷重を加え、
双方に高温の熱を加えることにより、サブマウント表面
のダイボンドろう材５が溶け、双方のメタライズ層のそ
れぞれのＡｕ層２−２および４−３と反応し接着され
る。
【０００４】次に、ワイヤによる配線に関しては、一方
のリード線であるＡｕワイヤ６の一端がボールボンディ
ングによりレーザ素子１の表面の電極１−１にボンディ
ングされ、他端がステムブロック部９に接続される。他
方のリード線であるＡｕワイヤ８の一端がサブマウント
のＡｕ層４−３にボールボンディングによりボンディン
グされ、他端はステムリード７に接続されている。
【０００５】次に半導体レーザ素子１とサブマウント３
のダイボンド工程について説明する。
【０００６】まず、図４（ａ）に示すように、吸着コレ
ット１０で掴んだレーザ素子１を図４（ｂ）に示すよう
に、サブマウント３のダイボントろう材５の上に載せて
圧着し、ヒータブロック１２により３７５〜４２５℃で
加熱することにより、ダイボンドろう材５が溶け、レー
ザ素子１の裏面のＡｕ層２−２とサブマウント上面のＡ
ｕ層４−３にダイボンドろう材５が反応する。この際、
従来のサブマウントの上面のＡｕ層４−３は、ワイヤボ
ンド強度および接着性（以下、ワイヤボンダビリティと
いう）と配線に流れる電流値に対する配線の断面積（以
下、スクエアという）を考慮して、一般に約２０００Å
の厚みがある。この厚みが薄いとワイヤボンドが剥がれ
たり、電流が流れにくくなることにより、レーザ素子の
動作電圧が高くなり、レーザ素子１の寿命も短くなって
しまう。この厚さが厚いと、材料を多く使うことによ
り、また加工時間も長くなる。
【０００７】接着完了後図４（ｃ）に示すように、冷却
ノズル１５，１５により冷却する。
【０００８】
【発明が解決しようとする課題】以上のような従来の半
導体レーザ装置の製造方法では、サブマウント表面のＡ
ｕ層４−３の厚さは約２０００Åであり、全面にわたり
一様であった。レーザ素子とサブマウントのダイボンド
強度およびろう材とＡｕ面の濡れ性（以下、ダイボンダ
ビリティという）が最も良好となるレーザ素子接着面の
サブマウントのＡｕ面のＡｕ層の厚さと、サブマウント
へのＡｕのワイヤボンドを施す場合のワイヤボンダビリ
ティとスクエアが最も良好となる外部配線用のサブマウ
ントのＡｕ面の層厚とに大きな差があることから、双方
の最も良好となるサブマウントのＡｕ面の層厚に設定す
ることが容易でなかった。これはサブマウント３の表面
のＡｕ層が全面にわたり同じ厚さであり、これにレーザ
素子とＡｕワイヤをボンディングするからである。
【０００９】その理由は次のように考えられる。サブマ
ウント３上面のＡｕ層４−３の厚さが２０００Åでは、
図４（ｂ）のようにサブマウント３とレーザ素子１をヒ
ータブロック１２で下方から加熱（約３７５〜４２５
℃）した場合、下方のサブマウント３側のＡｕ層４−３
とダイボンドろう材５の反応が先に進んでしまうため、
上方のレーザ素子のＡｕ層２−２とダイボンドろう材５
が完全に反応して接着されない状態が起こる。その理由
として一例を挙げると、ＡｕＳｎをろう材として使用し
た場合に、その成分のＡｕ（ウェイト７０％）とＳｎ
（ウェイト３０％）の比率に対して、サブマウント３側
のＡｕ層４−３にＡｕＳｎが先に溶融することにより、
ＡｕＳｎのＡｕとＳｎの比率に対しＡｕの比率が多くな
り、ＡｕＳｎの融点温度が上昇してしまったり、また、
反応が進むにつれてＡｕＳｎの共晶化が起こり、ＡｕＳ
ｎの表面は、レーザ素子裏面のＡｕ電極と反応する前
に、既に硬化した状態になっているからと推定される。
【００１０】
【課題を解決するための手段】サブマウント表面のレー
ザ素子との接着面のＡｕ層の厚さを、サブマウント表面
のワイヤボンディングを行なう面のＡｕ層より薄く形成
するようにした。サブマウント表面のＡｕ層からレーザ
素子裏面のＡｕ層に熱が速く伝達され、ダイボンドろう
材が、双方に同じスピードで反応が進む。
【００１１】このとき、サブマウント表面のレーザ素子
との接着面のＡｕ層を、サブマウント表面のワイヤボン
ディングを行なう面のＡｕ層と連続してまたは別に形成
することができる。これにより、レーザ素子接着面とな
る薄いＡｕ層の熱が、ワイヤボンディング用の厚いＡｕ
層に吸収されるのを防止し、レーザ素子接着面の熱の電
動を良好ならしめる。
【００１２】また、サブマウント表面のレーザ素子との
接着面のＡｕ層の厚さを、レーザ素子裏面のＡｕ層の厚
さ以下とする。これによりレーザ素子表面のＡｕ層への
熱の伝達を促進できる。
【００１３】さらに、サブマウント表面のレーザ素子と
の接着面のＡｕ層の厚さは１０００Å＋３０％，−５０
％とする。なお、レーザ素子裏面のＡｕ層の厚さは、１
０００Å＋３０％，−５０％とする。これらにより、ダ
イボンドの強度を大きくすることができる。
【００１４】
【発明の実施の形態】図１（ａ）は本発明の第１の実施
の形態の略断面図である。サブマウント基板３−１は、
ＳｉＣにより構成されており、その表面にＴｉ層４−
１，Ｐｔ層４−２を積層する。その上に、Ａｕ層４−３
を形成するのであるが、このとき、中央部のレーザ素子
１を接着するダイボンディング部分のＡｕ層４−３ｂを
約１０００Åの厚さとし、その周辺の部分のワイヤボン
ディング用のＡｕ層４−３ａを約２０００Åの厚さに形
成する。これは、最初に約１０００ÅのＡｕ層をサブマ
ウント基板３−１の表面のメタライズ層の最上層に形成
し、その上に中央部にマスクを施して、マスクの周辺部
にさらに約１０００ÅのＡｕ層を形成することにより製
造することができる。薄くされたＡｕ層４−３ｂの表面
に、ＡｕＳｎよりなるダイボンドろう材を塗布し、その
上にレーザ素子１の下面のＡｕ層２−２を圧着し加熱す
ることにより、レーザ素子１はサブマウント３に接着さ
れる。接着の工程は図４に示したものと同様である。
【００１５】この構造は、従来のサブマウントのよう
に、ワイヤボンド用Ａｕ層とレーザ素子ダイボンド用の
Ａｕ層が、１つの層で連続しているものであるが、レー
ザ素子のダイボンダビリティを優先に考慮した場合に、
ワイヤボンド用Ａｕ層よりもレーザ素子ダイボンド領域
の下地となるＡｕ層を薄くすることで、レーザ素子とサ
ブマウントとのダイボンドにおいて、良好なダイボンダ
ビリティが得られる。双方のＡｕ層の厚さは、それぞれ
に最もよい条件に設定される。ダイボンドの強度につい
ては、後述の実験例に記載されている。
【００１６】図１（ｂ）は、本発明の第２の実施の形態
の略断面図である。すなわち、前述のＡｕ層が連続した
サブマウントに対して、この実施の形態では、レーザ素
子をダイボンドする面とワイヤボンドを行なう面のＡｕ
層をそれぞれに分離する。それぞれの厚さは、レーザ素
子のダイボンダビリティとワイヤボンダビリティの双方
が最もよい条件で行なえるように選定される。
【００１７】図に示されるように、ダイボンディング部
のＡｕ層４−３ｂを、その周辺のワイヤボンディング用
のＡｕ層４−３ａと分離されている。その他同一の部分
は同一の符号で表わしている。このようなサブマウント
のＡｕ層４−３は以下のようにして形成される。図２
（ａ）〜（ｄ）は、その工程の略断面図である。
【００１８】図２（ａ）に示されるように、蒸着用ボー
ト２４にＡｕ２５を載置し、これに対向するようにリン
グ状に穴をあけた第１のメタルマスク２３を配置し、そ
の上方にサブマウント基板３−１の下面のＰｔ層４−２
を対向させる。リングの外周はサブマウント基板３−１
の外周に対応し、リング内方のマスク部分２３−１はレ
ーザ素子のダイボンド予定領域に対応する。
【００１９】蒸着用ボート２４を加熱し、Ａｕ２５をサ
ブマウント基板３−１下面のＰｔ層４−２に、約２００
０Åの厚さに蒸着し、Ａｕ層４−３ａを形成させると、
図２（ｂ）に示すようなサブマウントが得られる。
【００２０】次に、図２（ｃ）に示すように、第２のメ
タルマスク２７と交換する。このマスクはダイボンディ
ングの予定領域に対応する穴が設けられている。その他
は図２（ａ）と同様である。
【００２１】蒸着用ボート２４を加熱し、Ａｕ２５をサ
ブマウント基板３−１下面のＰｔ層４−２に約１０００
Åの厚さに蒸着し、Ａｕ層４−３ｂを形成すると、図２
（ｄ）に示すようなサブマウントが得られる。
【００２２】このサブマウントにダイボンドろう材５を
介して、レーザ素子をボンディングすることにより、図
１（ｂ）のような半導体レーザ素子が得られる。
【００２３】図１（ｃ）は、本発明の第３の実施の形態
の略断面図である。第１および第２の実施の形態と異な
るところは、ダイボンディング用の薄いＡｕ層４−４
を、サブマウント３表面のメタライズ層４の最上層のＡ
ｕ層４−３の表面に、たとえばＭｏよりなる拡散防止層
４−５を介して、形成したことである。その他は図１
（ａ），（ｂ）と同様である。同一の部分は同一の符号
で表わしてある。
【００２４】次に、レーザ素子をサブマウントにダイボ
ンドする際の双方の接着面のＡｕ層の厚さとダイボンド
の強度との関係について述べる。
【００２５】図３（ａ）は、レーザ素子裏面のＡｕ層の
厚さを１０００Åとし、ＳｉＣサブマウント表面のダイ
ボンドするＡｕ層の厚さを変化させた場合のダイボンド
強度の変化を示す図である。
【００２６】ＳｉＣサブマウント表面のＡｕ層の厚さが
１０００Åのとき、ダイボンド強度は最大となる。Ｓｉ
Ｃサブマウント表面のＡｕ層の厚さが５００Åになった
ときの強度は、Ａｕ層の厚さが１０００Åになったとき
より大きい。５００Åのときの強度が１３００Åのとき
とほぼ等しい。
【００２７】図３（ｂ）は、ダイボンドするＳｉＣサブ
マウント表面のＡｕ層の厚さを１０００Åとし、レーザ
素子裏面のＡｕ層の厚さを変化させた場合のダイボンド
強度の変化を示す図である。レーザ素子裏面のＡｕ層の
厚さが１０００Åのとき、ダイボンド強度は最大とな
る。レーザ素子裏面のＡｕ層の厚さが５００Åになった
ときの強度は、Ａｕ層の厚さは１５００Åになったとき
よりも大きい。５００Åのときの強度は１３００Åのと
きの強度とほぼ等しい。
【００２８】これらの図から、レーザチップ裏面のＡｕ
層の厚さを１０００Åとし、ＳｉＣサブマウント表面の
Ａｕ層の厚さを１０００Åとしたときダイボンド強度は
最大となることがわかる。
【００２９】実験の一例によれば、前述のようになる
が、製造の都合上、双方のＡｕ層の厚さが異なる場合も
ある。この場合、サブマウント表面のＡｕ層の厚さを、
レーザ素子裏面のＡｕ層の厚さより小さくする方が望ま
しい。レーザ素子ダイボンドを行なう際に、サブマウン
ト表面のＡｕ層が薄い方が熱が速く伝達され、レーザ素
子およびサブマウント側のＡｕ層とダイボンドろう材が
反応するスピードが、双方とも同じスピードで反応が迅
速に進み、ダイボンダビリティが良好となる。
【００３０】
【発明の効果】以上のように、本発明によれば、半導体
レーザ素子をサブマウントに接着するとき、半導体レー
ザ素子裏面のＡｕ層の厚さとサブマウント表面の半導体
レーザ素子接着領域のＡｕ層の厚さを、最適な厚さに選
定して、良好なダイボンドの強度を得ることができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）および（ｃ）は、それぞれ本発
明の実施の形態の略断面図である。
【図２】（ａ），（ｂ），（ｃ）および（ｄ）は、図１
（ｂ）の製造工程の略断面図である。
【図３】（ａ）はレーザ素子裏面のＡｕ層の厚さを一定
とした場合、サブマウント表面のＡｕ層の厚さとダイボ
ンド強度との関係を示す図である。（ｂ）はサブマウン
ト表面のＡｕ層の厚さを一定とした場合レーザチップ裏
面のＡｕ層の裏面の厚さとダイボンド強度との関係を示
す図である。
【図４】（ａ），（ｂ）および（ｃ）は従来のダイボン
ディングの各工程の略断面図である。
【図５】従来の半導体レーザ素子の略断面図である。
【符号の説明】
１ 半導体レーザ素子 ２ メタライズ層 ２−１ Ｍｏ層 ２−２ Ａｕ層 ３ サブマウント ４ メタライズ層 ４−１ Ｔｉ層 ４−２ Ｐｔ層 ４−３ Ａｕ層 ４−４ Ａｕ層 ４−５ Ｍｏ層 ５ ダイボンドろう材 ６ Ａｕワイヤ ７ ステムリード ８ Ａｕワイヤ ９ ステムブロック部 １０ 吸着コレット １２ ヒータブロック

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体レーザ素子裏面のサブマウントと
    の接着面に最下層にＡｕ層を有する複数の金属よりなる
    メタライズ層を形成し、サブマウントの表面の半導体レ
    ーザ素子との接着面およびサブマウントのワイヤボンデ
    ィングを行なう面に、最上層にＡｕ層を有する複数の金
    属層よりなるメタライズ層を形成し、半導体レーザ素子
    裏面の最下層のＡｕ層とサブマウントの表面の最上層の
    Ａｕ層とを接着する半導体レーザ装置の製造方法におい
    て、 サブマウント表面の半導体レーザ素子の接着面の最上層
    のＡｕ層は、これと連続するサブマウント表面のワイヤ
    ボンディングを行なう面のＡｕ層より薄く形成すること
    を特徴とする半導体レーザ装置の製造方法。
  2. 【請求項２】 半導体レーザ素子裏面のサブマウントと
    の接着面に最下層にＡｕ層を有する複数の金属よりなる
    メタライズ層を形成し、サブマウントの表面の半導体レ
    ーザ素子との接着面およびサブマウントのワイヤボンデ
    ィングを行なう面に最上層にＡｕ層を有する複数の金属
    層よりなるメタライズ層を形成し、半導体レーザ素子裏
    面の最下層のＡｕ層のサブマウントの表面の最上層のＡ
    ｕ層とを接着する半導体レーザ装置の製造方法におい
    て、 サブマウント表面の半導体レーザ素子との接着面の最上
    層のＡｕ層は、これと分離して形成されたサブマウント
    表面の最上層のワイヤボンディングを行なう面のＡｕ層
    より薄く形成することを特徴とする半導体レーザ装置の
    製造方法。
  3. 【請求項３】 半導体レーザ素子裏面のサブマウントと
    の接着面に最下層にＡｕ層を有する複数の金属よりなる
    メタライズ層を形成し、サブマウントの表面の半導体レ
    ーザ素子の接着面およびサブマウントのワイヤボンディ
    ングを行なう面に連続した最上層にＡｕ層を有する複数
    の金属層よりなるメタライズ層を形成し、サブマウント
    表面の半導体レーザ素子との接着部には拡散防止層を介
    して、半導体レーザ素子最下層のＡｕ層を接着するため
    のＡｕ層を形成しこれに半導体レーザ素子の最下層のＡ
    ｕ層を接着する半導体レーザ装置の製造方法において、 拡散防止層表面のＡｕ層はその下方のサブマウント表面
    のＡｕ層より薄く形成することを特徴とする半導体レー
    ザ装置の製造方法。
  4. 【請求項４】 サブマウント表面の半導体レーザ素子を
    接着する部分のＡｕ層の厚さは、半導体レーザ素子の裏
    面のＡｕ層の厚さ以下であることを特徴とする請求項
    １，２または３記載の半導体レーザ装置の製造方法。
  5. 【請求項５】 半導体レーザ素子裏面のＡｕ層の厚さは
    １０００Å＋３０％，−５０％であることを特徴とする
    請求項１，２，３または４記載の半導体レーザ装置の製
    造方法。
  6. 【請求項６】 半導体レーザ素子を接着するサブマウン
    ト表面のＡｕ層の厚さは１０００Å＋３０％，−５０％
    であることを特徴とする請求項１，２，３または４記載
    の半導体レーザ装置の製造方法。
JP08418898A 1998-03-30 1998-03-30 半導体レーザ装置の製造方法 Expired - Lifetime JP3410655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08418898A JP3410655B2 (ja) 1998-03-30 1998-03-30 半導体レーザ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08418898A JP3410655B2 (ja) 1998-03-30 1998-03-30 半導体レーザ装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11284281A true JPH11284281A (ja) 1999-10-15
JP3410655B2 JP3410655B2 (ja) 2003-05-26

Family

ID=13823510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08418898A Expired - Lifetime JP3410655B2 (ja) 1998-03-30 1998-03-30 半導体レーザ装置の製造方法

Country Status (1)

Country Link
JP (1) JP3410655B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127370A (ja) * 1999-10-22 2001-05-11 Kyocera Corp 半導体素子搭載用サブマウント
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2011077338A (ja) * 2009-09-30 2011-04-14 Sony Corp 発光装置およびその製造方法
US8357950B2 (en) 2005-12-27 2013-01-22 Sharp Kabushiki Kaisha Semiconductor light emitting device, semiconductor element, and method for fabricating the semiconductor light emitting device
JP2013016838A (ja) * 2005-02-07 2013-01-24 Toshiba Corp セラミックス配線基板、およびそれを用いた半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127370A (ja) * 1999-10-22 2001-05-11 Kyocera Corp 半導体素子搭載用サブマウント
JP2013016838A (ja) * 2005-02-07 2013-01-24 Toshiba Corp セラミックス配線基板、およびそれを用いた半導体装置
JP5166017B2 (ja) * 2005-02-07 2013-03-21 株式会社東芝 セラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8357950B2 (en) 2005-12-27 2013-01-22 Sharp Kabushiki Kaisha Semiconductor light emitting device, semiconductor element, and method for fabricating the semiconductor light emitting device
JP2011077338A (ja) * 2009-09-30 2011-04-14 Sony Corp 発光装置およびその製造方法

Also Published As

Publication number Publication date
JP3410655B2 (ja) 2003-05-26

Similar Documents

Publication Publication Date Title
US8525350B2 (en) Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps
US7009289B2 (en) Fluxless die-to-heat spreader bonding using thermal interface material
JPH04326534A (ja) 半導体装置のチップボンディング方法
US20070025684A1 (en) Connection Structure Semiconductor Chip and Electronic Component Including the Connection Structure and Methods for Producing the Connection Structure
JP5837697B2 (ja) 太径ワイヤ又はストリップに接するための金属成形体を備えたパワー半導体チップ及びその製造方法
US6334567B1 (en) Component and method for production thereof
JPH0136254B2 (ja)
JP2003133508A (ja) 半導体装置
TWI433279B (zh) 半導體封裝及其形成方法
WO2004051733A1 (en) Thin gaas die with copper back-metal structure
JP2001110957A (ja) パワー半導体モジュールの製造方法
JP4822155B2 (ja) サブマウント及びその製造方法
US3280384A (en) Encapsuled semiconductor device with lapped surface connector
JP3410655B2 (ja) 半導体レーザ装置の製造方法
JP2009277949A (ja) 半導体装置とその製造方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JPH0555635A (ja) 電子部品のフリツプチツプ接続構造
JP3407536B2 (ja) 窒化物半導体素子
JPH08195397A (ja) バンプ付き半導体装置およびその製造方法
JPH11289040A (ja) リードフレーム及びこれを用いた半導体装置
JP3854467B2 (ja) 半導体装置の製造方法
TWI436465B (zh) 銲線接合結構、銲線接合方法及半導體封裝構造的製造方法
TW200840079A (en) Eutectic bonding material of LED and packaging method
JP3220638B2 (ja) 半導体装置の製造方法
JPH038346A (ja) ろう付け材料

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130320

Year of fee payment: 10