JP3220638B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3220638B2 JP3220638B2 JP12956796A JP12956796A JP3220638B2 JP 3220638 B2 JP3220638 B2 JP 3220638B2 JP 12956796 A JP12956796 A JP 12956796A JP 12956796 A JP12956796 A JP 12956796A JP 3220638 B2 JP3220638 B2 JP 3220638B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- brazing material
- stem
- light emitting
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Description
置、発光ダイオード等の半導体装置の製造方法に関し、
特に、ステム上にダイボンディングされたシリコン基板
または炭化珪素に対して、半導体素子がダイボンディン
グされている半導体装置の製造方法に関する。
子等の半導体素子がステム上に支持された半導体装置で
は、半導体素子を、直接、ステムにダイボンディングす
る方法に替えて、シリコン基板または炭化珪素を介して
ダイボンディングする方法が採用されるようになってい
る。
介してステムに取り付ける場合には、通常、シリコン基
板または炭化珪素に対して半導体素子をダイボンディン
グして共晶接合した後に、半導体素子が共晶接合された
シリコン基板または炭化珪素を、ステム上にダイボンデ
ィングして共晶接合するようになっている。
は、シリコン基板または炭化珪素と半導体素子とを予め
ダイボンディングして共晶接合する工程と、半導体素子
が共晶接合されたシリコン基板または炭化珪素をステム
上にダイボンディングして共晶接合する工程とが、それ
ぞれ必要になるために、作業効率が悪いという問題があ
る。
であり、その目的は、ステムに対してシリコン基板また
は炭化珪素を介して半導体素子がダイボンディングされ
た半導体装置を効率よく製造することができる半導体装
置の製造方法を提供することにある。
造方法は、シリコン基板または炭化珪素における相対向
する表面に、導電性のロウ材をそれぞれ設ける工程と、
そのシリコン基板または炭化珪素を、導電性のロウ材を
介してステム上に載置するとともに、シリコン基板また
は炭化珪素上に導電性のロウ材を介して半導体素子を載
置する工程と、半導体素子にコレットを押し付けて、半
導体素子とステムとを相互に加圧した状態で半導体素子
を加熱することにより、各ロウ材をそれぞれ加熱して溶
融することによって、ステムとシリコン基板または炭化
珪素と、シリコン基板または炭化珪素と半導体素子と
を、同時にダイボンディングする工程とを包含し、か
つ、加熱側に近接して配置されるロウ材の融点が、他方
のロウ材の融点よりも高く設定されていることを特徴と
する。
は、前記各ロウ材は、それぞれAu−Sn合金で構成さ
れており、それぞれのロウ材のAuとSnとの重量%の
比率が異なっている。
面に基づいて詳細に説明する。
よって製造される発光ダイオードの実施の形態の一例を
示す概略正面図である。この発光ダイオード10は、ス
テム11上にシリコン(Si)基板12が、導電性のロ
ウ材13を介してダイボンドされており、そのシリコン
基板12に発光ダイオード素子15が、導電性のロウ材
14を介してダイボンドされている。
5との間に設けられた導電性のロウ材14は、Au−S
n合金によって構成されており、その融点が比較的高く
なるように、AuとSnとの重量比率が、Au:Sn=
80:20(重量%)に設定されている。この導電性の
ロウ材14の融点は280℃程度になっている。
けられた導電性のロウ材13も、Au−Sn合金によっ
て構成されており、シリコン基板12と発光ダイオード
素子15との間に設けられた導電性のロウ材14の融点
よりも低くなるように、AuとSnとの重量比率が、A
u:Sn=10:90(重量%)に設定されている。こ
の導電性のロウ材13の融点は228℃程度になってい
る。
うに製造される。まず、図2に示すように、シリコン基
板12の対向する各表面に、Au−Sn合金製の導電性
ロウ材13および14が、それぞれ設けられる。この場
合、シリコン基板12の下面に、Au:Sn=10:9
0(重量%)の比率になったAu−Sn合金(融点が2
28℃程度)によって構成された導電性のロウ材13
が、適当な厚さに蒸着され、次いで、シリコン基板12
の上面に、Au:Sn=80:20(重量%)の比率に
なったAu−Sn合金(融点が280℃程度)によって
構成された導電性のロウ材14が、適当な厚さに蒸着さ
れる。そして、各ロウ材13および14は、必要に応じ
て、適当な形状にパターニングされる。
に、シリコン基板12の下面に設けられた低融点のロウ
材13を介して、シリコン基板12が載置されるととも
に、シリコン基板12上に、高融点のロウ材14を介し
て、発光ダイオード素子15が載置される。
素子15にコレット21が押し付けられるとともに、発
光ダイオード素子15がヒーターによって加熱される。
これにより、発光ダイオード素子15が、高融点のロウ
材14を介して、シリコン基板12に押し付けられると
ともに、シリコン基板12が低融点のロウ材13を介し
て、ステム11に押し付けられる。
1に押し付けるためには、コレットに替えて、押圧端子
を使用するようにしてもよい。
ード素子15の熱が、シリコン基板12を介してステム
11に伝達されて、各ロウ材13および14が、それぞ
れ溶融される。これにより、シリコン基板12がロウ材
13を介してステム11にダイボンディングされて共晶
接合されるとともに、発光ダイオード素子15がロウ材
14を介してシリコン基板12にダイボンディングされ
て共晶接合される。
によって、発光ダイオード素子15に接した状態になっ
たロウ材14は高温に加熱されるのに対して、シリコン
基板12とステム11との間のロウ材13は、発光ダイ
オード素子15とシリコン基板12との間のロウ材14
ほどには高温には加熱されない。しかしながら、発光ダ
イオード素子15に接したロウ材14は、280℃程度
と高融点になっているのに対して、シリコン基板12と
ステム11との間のロウ材13は、228℃程度と低融
点になっているために、各ロウ材13および14は、ほ
ぼ同時に溶融状態になり、ステム11とシリコン基板1
2と、シリコン基板12と発光ダイオード素子15と
が、同時にダイボンディングされて共晶接合される。
とのボンディング強度と、シリコン基板12と発光ダイ
オード素子15とのボンディング強度とが、ほぼ等しく
なるとともに、ステム11とシリコン基板12とのオー
ミックコンタクトと、シリコン基板12と発光ダイオー
ド素子15とのオーミックコンタクトもほぼ等しい状態
になり、得られる発光ダイオード10は、各ダイボンデ
ィング部において、ボンディング強度およびオーミック
コンタクトが揃っているために、安定した製品になって
いる。
ド素子15が加熱された場合において、シリコン基板1
2と発光ダイオード素子15との間のロウ材14が、融
点に達した場合に、ステム11に接するロウ材13が融
点に達するように、それぞれの融点が設定される。
ように、ステムとシリコン基板または炭化珪素とのダイ
ボンディングと同時に、シリコン基板と炭化珪素とをダ
イボンディングすることができるために、作業効率は著
しく向上する。しかも、それぞれのダイボンディング部
におけるロウ材が、同時に溶融するようにそれぞれの融
点が設定されていることにより、それぞれのボンディン
グ部における強度およびオーミックコンタクトが不揃い
になるおそれがなく、安定した品質の製品が得られる。
れた発光ダイオードの実施の形態の一例を示す概略正面
図である。
リコン基板の正面図である。
正面図である。
Claims (2)
- 【請求項1】 シリコン基板または炭化珪素における相
対向する表面に、導電性のロウ材をそれぞれ設ける工程
と、 そのシリコン基板または炭化珪素を、導電性のロウ材を
介してステム上に載置するとともに、シリコン基板また
は炭化珪素上に導電性のロウ材を介して半導体素子を載
置する工程と、半導体素子にコレットを押し付けて、 半導体素子とステ
ムとを相互に加圧した状態で半導体素子を加熱すること
により、各ロウ材をそれぞれ加熱して溶融することによ
って、ステムとシリコン基板または炭化珪素と、シリコ
ン基板または炭化珪素と半導体素子とを、同時にダイボ
ンディングする工程とを包含し、かつ、加熱側に近接して配置されるロウ材の融点が、他
方のロウ材の融点よりも高く設定されている ことを特徴
とする半導体装置の製造方法。 - 【請求項2】 前記各ロウ材は、それぞれAu−Sn合
金で構成されており、それぞれのロウ材のAuとSnと
の重量%の比率が異なっている請求項1に記載の半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12956796A JP3220638B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12956796A JP3220638B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09312303A JPH09312303A (ja) | 1997-12-02 |
JP3220638B2 true JP3220638B2 (ja) | 2001-10-22 |
Family
ID=15012679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12956796A Expired - Fee Related JP3220638B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3220638B2 (ja) |
-
1996
- 1996-05-24 JP JP12956796A patent/JP3220638B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09312303A (ja) | 1997-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2984068B2 (ja) | 半導体装置の製造方法 | |
KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
CA2080931C (en) | Bonding method using solder composed of multiple alternating gold and tin layers | |
US8581106B2 (en) | Submount | |
US5770468A (en) | Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere | |
JPS632332A (ja) | ダイボンデイングプロセス | |
JPS5837713B2 (ja) | 半導体レ−ザ−装置の製造方法 | |
US5332695A (en) | Method of manufacturing semi conductor device mounted on a heat sink | |
JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
JP3346971B2 (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
JP3220638B2 (ja) | 半導体装置の製造方法 | |
CN112786468A (zh) | 预成型扩散焊接 | |
JPH0637403A (ja) | 半導体レーザ装置 | |
JP3410655B2 (ja) | 半導体レーザ装置の製造方法 | |
JPS61181136A (ja) | ダイボンデイング方法 | |
JP3826989B2 (ja) | 半導体装置およびその製造方法 | |
US3581386A (en) | Methods of manufacturing semiconductor devices | |
JPS60157284A (ja) | 半導体装置 | |
JP2529397B2 (ja) | チップ部品載置用電極 | |
JP2001110953A (ja) | 半導体モジュール用基板及びその製造方法 | |
JPS5815252A (ja) | バンプ構造 | |
JP2003086878A (ja) | 半導体光源モジュールの製造方法及び半導体光源モジュール | |
JPS60130837A (ja) | 半導体装置の製造方法 | |
JP2004146722A (ja) | 半導体レーザ装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |