JP2005311313A - 素子接合用基板およびその製造方法 - Google Patents

素子接合用基板およびその製造方法 Download PDF

Info

Publication number
JP2005311313A
JP2005311313A JP2005063622A JP2005063622A JP2005311313A JP 2005311313 A JP2005311313 A JP 2005311313A JP 2005063622 A JP2005063622 A JP 2005063622A JP 2005063622 A JP2005063622 A JP 2005063622A JP 2005311313 A JP2005311313 A JP 2005311313A
Authority
JP
Japan
Prior art keywords
layer
solder
substrate
electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005063622A
Other languages
English (en)
Other versions
JP4644007B2 (ja
Inventor
Hiroki Yokoyama
浩樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2005063622A priority Critical patent/JP4644007B2/ja
Publication of JP2005311313A publication Critical patent/JP2005311313A/ja
Application granted granted Critical
Publication of JP4644007B2 publication Critical patent/JP4644007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 窒化アルミニウム等の基板上に形成されたAu電極に、Au含有量10重量%のAu−Sn系ハンダのような低融点で柔らかいハンダ金属を用いて低温でハンダ付けを行ない、高接合強度で素子を接合する方法を提供すること。
【解決手段】 表面にAu電極層が形成されてなる基板の該Au電極層上に(i)Pt等の白金族金属層、(ii)Ti等の特定の遷移金属層及び(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層をこの順番で積層し、更にその上に(iv)錫リッチAu−Sn系ハンダ等の低融点で柔らかいハンダの層を形成する。
【選択図】 図1

Description

本発明は、素子を接合・固定するための基板及びその製造方法に関する。
携帯電話や光通信などの普及に伴い高周波帯域で作動する高出力・高消費電力のGaAs系FET、Si−Ge系HBT、Si系MOSFETあるいはGaN系レーザーダイオードなどの半導体素子実装用基板としてセラミック基板が高周波の誘電損失が少ないため使用されている。このセラミック基板の中でも窒化アルミニウム焼結体基板は、熱伝導率が高く熱膨張係数が半導体素子に近い事から特に注目されている。
通常、窒化アルミニウム焼結体等のセラミック基板上に素子を接合する場合には、メタライゼーションによりセラミック基板に強固に接合した第一、及び第二下地金属層を形成した後、該下地金属層上にAu、Ag、Pd、Pt等の貴金属からなる電極層を形成した後に、該貴金属電極層に素子をハンダ付けするのが一般的である。電極層については、導通抵抗が極めて小さい事、ワイヤボンディング性に優れている事からAuが好適に用いられている。このような素子のハンダ付け法としては、効率性の観点からリフロー法が採用されることが多く、そのために基板の電極層上には予め素子を接合するためのハンダ層パターンを形成しておく必要がある。このようなリフロー法用基板においては、半導体装置の高集積化に伴い基板上に形成されるハンダ層も薄膜技術を用いて微小領域に高精度に形成する必要があり、ハンダ層も溶融時に所期のハンダ組成となるように各種金属薄膜層を積層して形成するのが一般的である。なお、以下、このようなハンダを薄膜積層構造ハンダといい、電極層上に該薄膜積層構造ハンダパターンが形成されたセラミック基板を単にハンダ層付きセラミック基板ともいう。
このようなハンダ層付きセラミック基板におけるハンダ層としてはAu−Sn系の薄膜積層構造ハンダを用いた基板(特許文献1および2参照)、融点が183℃のSn−37重量%Pb共晶ハンダ或いはこれに微量の異種金属を添加したハンダ(以下、総称してSn−Pb共晶ハンダともいう)を与える薄膜積層構造ハンダを用いた基板等が知られている(特許文献3参照)。上記Sn−Pb共晶ハンダは、電子工業用ハンダとして最も一般的なもので広く普及しており、薄膜積層構造ハンダ(例えばPb薄膜とSn薄膜を交互に積層したハンダ)でも強い接合力で素子を接合することができる。
一方、近年、鉛の有害性が問題となり鉛成分を含まない所謂Pbフリーハンダが用いられるようになってきている。Pbフリーハンダとしては、Sn−Pb共晶ハンダの代替という観点から該ハンダと同等の融点を持つものが望まれており、そのようなPbフリーハンダとしては、前記特許文献1に示される錫リッチAu−Snハンダ等が知られている。
特開2002−373960号公報 特開平11−192581号公報 特開平5−186884号公報
しかしながら、前記特許文献1に示されるハンダ層付きセラミック基板、具体的にはAu電極層上にAg、Cu及びNiの群より選ばれる少なくとも1種類の金属(以後バリヤー金属層と呼ぶ)を配置した上にSn又はInを主成分として含有するハンダからなる層、特にSn又はInを主成分として含有し、且つAuの含有量が20重量%未満である金属を配置した構成のハンダ層を有するセラミック基板に素子をハンダ付けした場合、初期の接合強度は優れるが、信頼性試験(具体的にはこれら接合体を−55℃と125℃に繰り返し暴露したヒートサイクル試験)後に接合強度が若干低下するという問題があることが明らかとなった。
そこで本発明は、Pbフリーの薄膜積層構造ハンダを有するハンダ層付きセラミック基板であって、接合強度の信頼性の高いハンダ層付きセラミック基板を提供することを目的とする。
本発明者は前記特許文献1に開示されたハンダ層付きセラミック基板における信頼性試験後の接合強度低下の原因は、信頼性試験後におけるAu電極層とバリヤー金属層との密着強度の低下にあるのではないかと考え、両層の密着性を改良するために接着性金属として知られているTi層を配置することを試みた。しかしながら、この場合にはハンダ層付きセラミック基板と半導体素子を接合した際にTi層が開裂してしまい、開裂部においてAu電極層とバリヤー金属層が直接接触するようになるために、期待した効果を得ることができなかった。
そこで、本発明者は上記課題を解決すべく更に検討を行なった結果、Au電極層上に白金族元素を配置し、その上に接着性金属であるTi等の遷移金属層を配置し、更にその上にバリヤー金属層及びPbフリーハンダ層を配置した場合には、低温で素子のハンダ付けを行なうことができ、しかもその時の接合強度は高く、密着層の開裂も無く、信頼性試験後の接合強度の低下が無いという知見を得るに至った。そして、該知見に基づき更に検討を行なった結果、このような効果は錫リッチAu−Sn系ハンダを用いた時に限らず、In系のハンダにおいても奏され、特にAuの含有量が20重量%未満であるSnまたはIn系ハンダを用いた場合に顕著であることを見出し、本発明を完成するに至った。
即ち、第一の本発明は、表面にAu電極層が形成されてなる基板の該Au電極層上に(i)白金族元素からなる層、(ii)Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素からなる層、(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属の層並びに(iv)Sn又はInを主成分として含有するハンダからなるハンダ層がこの順番で積層されてなることを特徴とする素子接合用基板である。ここで、特にハンダ層(iv)は、Sn又はInを主成分として含有し且つAuの含有量が20重量%未満であるハンダからなることが好ましい。
本発明の素子接合用基板の中でも、表面にAu電極層が形成されてなる基板として、窒化アルミニウムを主成分とするセラミック基板上に、Tiを主成分とする第一下地層金属層、Ptを主成分とする第二下地金属層、及びAuからなる電極層がこの順番で積層されたメタライズ基板を用いたものは、素子を接合して使用した時の高周波の誘電損失が少ないばかりでなくその時に発生する熱を放熱する機能が高いという特徴を有する。
また、第二の本発明は、表面にAu電極層が形成されてなる基板の該Au電極層上に(i)白金族元素からなる層、(ii)Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素からなる層、(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層並びに(iv)Sn又はInを主成分として含有するハンダからなるハンダ層を順次(この順番で)形成することを特徴とする素子接合用基板の製造法である。ここで、特にハンダ層(iv)は、Sn又はInを主成分として含有し且つAuの含有量が20重量%未満であるハンダからなることが好ましい。
また、第三の本発明は、前記した本発明の素子接合用基板のハンダ層上に電極を有する素子を当該電極が前記ハンダ層に接触するように載置した後にリフローハンダ付けすることを特徴とする素子接合基板の製造方法であり、第四の本発明は、該方法で製造された素子接合基板である。上記第三の本発明の製法によれば、例えば280℃未満という低温で素子を精度よく効率的にハンダ付けすることが出来、このようにして製造される第四の本発明の素子接合基板は、長期間安定に使用することができる。
本発明の素子接合用基板を用いることにより、表面にAu電極が形成された基板のAu電極上に、錫リッチAu−Sn系ハンダのような融点が低く柔らかいハンダを用いて半導体素子を低温で高接合強度にハンダ付けすることが可能となる。そして、このようにして接合された本発明の素子接合基板は、使用時における温度差が大きくなっても接合部位が破壊され難く長期間安定して使用することが可能である。特に基板として表面にAu電極が形成された窒化アルミニウムを主成分とするセラミック基板を用いたものは、このような特長に加えて高周波の誘電損失が少ないばかりでなく、使用時に発生する熱を放熱する放熱特性が良好であるという特長を併せ持つ非常に優れた素子接合基板である。
本発明の素子接合用基板は、表面にAu電極層が形成されてなる基板の該Au電極層上に(i)白金族元素からなる層(以下、白金族金属層ともいう)、(ii)Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素からなる層(以下、特定遷移金属層ともいう。)、(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層(以下、単にバリヤー層ともいう。)並びに(iv)Sn又はInを主成分として含有するハンダからなるハンダ層がこの順番で積層されてなる。ここで、素子とは他の電気的な配線に直接接続できる端子を有する抵抗やキャパシタ等の電気的な部品及び半導体素子を意味する。
本発明の素子接合用基板に用いる“表面にAu電極層が形成されてなる基板”は、その表面の一部又は全面に電極として機能するAuからなる層が形成された基板であれば特に限定されないが、半導体素子を接合して使用した時の高周波の誘電損失が少ないという観点から、窒化アルミニウム、アルミナ、SiC、Si34等のセラミック基板上あるいはSi基板上にメタライゼーションによりAu電極を形成したメタライズ基板を用いるのが好適である。なお、これらメタライズ基板においては、前記したようにAu電極層は、セラミックス基板に強固に接合した下地金属層上に直接又は間接的に形成されるのが一般的であり、例えばアルミナ基板においてはアルミナグリーンシート上にタングステン又はモリブデン等の高融点金属ペーストからなる電極パターンを印刷し、該パターンをグリーンシートと同時焼結した後に、必要に応じて高融点金属層上にニッケル層を形成し、更にその上にAu電極を形成したものが好適に使用できる。また、窒化アルミニウムを主成分とするセラミック基板においては、窒化アルミニウム粉末に焼結助剤を添加して成形した後に焼結した基板の表面にスパッタリング法等により基本的に電極パターンと同一形状のTiを主成分とする第一下地金属層を形成した後に該第一下地金属層上に同じくスパッタリング法等によりPtを主成分とする第二下地金属層を形成し、さらにその上にスパッタリング法等によりAu電極層を形成して得たメタライズ基板が好適に使用できる。本発明の素子結合用基板においては、素子を接合して使用した時に発生する熱を放熱する放熱特性が良好であるという観点から、上記の様にして得られる窒化アルミニウム系メタライズ基板を用いるのが特に好適である。
本発明の素子接合用基板は、上記Au電極層上に(i)白金族金属層、(ii)特定遷移金属層及び(iii)バリヤー金属層がこの順番で積層された積層構造を有する。このような層構造を形成することにより、その上に錫リッチAu−Sn系ハンダ等の低融点で柔らかいハンダの層を形成してハンダ付けを行なった場合に、低温で高接合強度のハンダ付けを行なうことが可能となり、しかもその接合性はヒートサイクルにも耐え得る信頼性の高いものとなる。なお、後述するように、製膜時にきれいな膜が形成された場合でもその上に別の金属層を形成するときに下地となる金属層の形態が変わることがある。本発明で言う積層又は積層構造とは、図1に示すような理想的なもののみを指すものではなく、このような製膜時の形態変化により部分的な乱れが生じたものをも含む概念である(少なくとも一部において積層又は積層構造があればよい)。
(i)白金族金属層とは、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム及び白金からなる群より選ばれる少なくとも1種の元素、好適には白金及び/又はパラジウム、最も好適には白金で構成される層を意味する。該層を設けることにより、ハンダ付け時において(ii)特定遷移金属層に開裂が発生してもバリヤー金属と電極のAuが直接接合することがなくなり、(ii)特定遷移金属層の密着金属層としての効果が十分に発揮されるようになる。該層の厚さは0.1〜5μm、特に0.2〜3μmであるのが好適である。該層の厚さが0.1μm未満だと効果が低く、また5μm以上としてもその効果は0.2〜3μmのときと殆ど変わらない。該層はAu電極表面の全面を被覆するのが好適であるが、上に形成される各種金属層が直接Au電極層と接触しなければ必ずしもAu電極層の全面を覆う必要はない。なお、該層の上に他の金属層を形成する際の製膜条件により上部の層を形成した後に該層の形態が変化する(膜の均一性が変化したり、一部合金化したりする)こともあるが、該層の製膜時に目視で確認できるような重大な欠陥がなければ、効果に影響はない。
(ii)特定遷移金属層は、Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素で構成される層であれば特に限定されないが、接合強度の信頼性の観点から、Ti及び/又はCr、特にTiからなる層であるのが好適である。該層を設けることにより素子をハンダ付けしたときの接合性を向上させることができ、接合の信頼性が高くなる。該層の厚さは、0.01〜1μm、特に0.03〜0.5μmであるのが好適である。該層の厚さが0.01μm未満だと効果が低く、また1μm以上としてもその効果は0.03〜0.5μmのときと殆ど変わらない。なお、該層の上に他の金属層を形成する際の製膜条件により上部の層を形成した後に該層の形態が変化する(膜の均一性が変化し、穴があいて上層の金属と下層の金属が接触したり、一部合金化したりする)こともあるが、該層の製膜時に目視で確認できるような重大な欠陥がなければ、効果に影響はない。
(iii)バリヤー金属層は、Ag、Cu及びNiよりなる群より選ばれる少なくとも1種の金属からなるものであれば特に限定されないが、効果の観点からはAgからなるのが最も好適である。該バリヤー金属層の厚さは、0.2〜5μm、特に1〜3μmであるのが好適である。該層の厚さが0.2μm未満だと効果が低く、また5μm以上としてもその効果は1〜3μmのときと殆ど変わらない。
前記Au電極層上に前記(i)乃至(iii)の各種金属層を形成する方法は特に限定されず、例えば、スパッタリング法、イオンプレーティング法、蒸着法、CVD法、メッキ法により好適に行なうことができる。
前記(i)〜(iii)の各種金属層を形成した基板は、ハンダ付け時にハンダを供給して素子と接合することもできるが、本発明では、所定の位置に精度良く素子を接合するために、バリヤー金属層上、好ましくは素子の接合予定部位のみに(iv)ハンダの層を形成する。このような基板(ハンダ層付き基板)とすることにより、素子の搭載位置を精密に制御でき、自動化も容易であるリフローハンダ付けを容易に行なうことが可能となる。この時、バリヤー金属層上に形成するハンダ層用のハンダとしては、前記バリヤー金属層の効果が特に高く、それ自体が比較的柔らかく低温でのハンダ付けができることから「Sn又はInを主成分として含有するハンダ」を用い、好ましくは「Sn又はInを主成分として含有し且つAuの含有量が20重量%未満、特に10重量%以下である金属から成るハンダ」を用いる。このようなハンダを具体的に例示すれば、前記した錫リッチAu−Sn系ハンダ、Sn100%ハンダ、Sn−Agハンダ、Sn−Biハンダ、Sn−Sbハンダ、Sn−Inハンダ、In100%ハンダ、In−Auハンダ(但しAuの含有量が20重量%未満のもの)、In−Agハンダ、In−Biハンダ、In−Sbハンダ、In−Znハンダ、及びこれらを任意に組み合わせたハンダ等が例示される。なお、素子をハンダ付けする際にハンダ層は下地の金属(例えばバリヤー層のAg)と反応(合金化)したり相互拡散したりするため、厳密な意味でのハンダ層組成を決定することは困難である。そこで、本発明では便宜上(iv)層として形成される金属をハンダ金属として扱う。
これらの中でも、素子と接合した後のダイシェア試験の接合強度が最も高いという理由から、Au−Sn系ハンダが特に好適に使用できる。また、本発明においては、上記したようなSn又はInを主成分として含有し且つAuの含有量が20重量%未満である金属から成るハンダの中でも、前記したような素子を接合して使用した時の温度変化による接合部位の破壊が起り難いという観点から、融点280℃未満で且つヤング率が50GPa未満(at25℃)の金属からなるハンダを用いるのが最も好適である。
本発明の素子接合用基板における上記ハンダ層は、単一金属又は単一組成の合金からなる1層から成っていてもよく、また、各層が溶融して混合した時に前記したような条件を満足するような組成となるように、異なる種類の金属(または合金)からなる複数の層の積層体から成っていてもよい。但し、該ハンダ層全体の厚さは、1〜10μm、さらに2〜6μm、特に好ましくは3〜6μmとするのが好適である。該層の厚さが1μm未満ではハンダの絶対量が少ないために十分な接合強度が得られない傾向があり、逆に10μmを越える厚さとした時はハンダ量が多すぎるために接合後にハンダが素子の側面や上面(半導体素子においては発光面ともなる)を遮る不具合が生じたりすることがある。
前記バリヤー金属層上に上記のようなハンダ層を形成する方法は特に限定されず、例えば、スパッタリング法、イオンプレーティング法、蒸着法、CVD法、メッキ法により好適に行なうことができる。
本発明の素子接合用基板に半導体素子等の素子を接合する方法は特に限定されず、公知のハンダ付け法が限定なく採用できるが、精度よい接合を効率的に行なうことができるという理由より、ハンダ付き基板である本発明の素子接合用基板のハンダ層上に電極を有する素子を当該電極が前記ハンダ層に接触するように載置した後にリフローハンダ付けするのが好適である。なお、リフローハンダ付け(リフローソルダリング)とは、基板の所定のランド上、又は部品電極、あるいはその両方に予めハンダを供給しておき、部品を基板上の所定の位置に固定した後に、ハンダを溶かし(フローさせ)て、部品と基板との接合を行なう方法である。上記方法において、ハンダをリフローさせる方法は特に限定されずリフローコンベヤを利用する方法、熱板用をいる方法、ベーパーリフロー法等が採用できる。また、加熱温度や加熱時間は用いるハンダの種類に応じて適宜決定すればよいが、本発明の素子接合用基板を用いた場合には、用いたハンダの特性が損なわれないので、例えば錫リッチAu−Sn系ハンダを用いた場合には、280℃未満の低温で良好なハンダ付けを行なうことが可能である。
なお、ハンダ付けする素子は、ハンダにより接合可能な金属から成る電極を有するものであれば特にされない。一般的な半導体素子においては、上記電極はAuで構成されているものが多い。このようなAu電極を有する素子をハンダ付けする際には、Au電極のAu原子がハンダに拡散すると考えられるが、後述する実施例に示されるように、Au電極を有する素子をハンダ付けした場合にも高い接合強度が得られることからこの時に起る拡散は接合強度に重大な影響を及ぼさないと思われる。しかしながら、このような拡散が防止できることから、ハンダと接触し得る電極表面がAg、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属、特にAgで被覆された電極を有する素子を使用するのが好適である。
以下、実施例及び比較例を挙げて本発明を更に詳しく説明するが、本発明はこれら実施例に限定されるものではない。
実施例1
図1に示すような構造の素子接合用基板を以下の様にして作製した。なお、図1は、代表的な本発明の素子接合用基板100の断面を示す概念図であり、窒化アルミニウム焼結体基板201上に、Tiを主成分とする第1下地金属層202、Ptを主成分とする第2下地金属層203、及びAu電極層204がこの順番で積層された基板200のAu電極層上に、(i)白金族金属層300、(ii)特定遷移金属層400を順番に積層し、その上に(iii)バリヤー金属層500、及び(iv)Sn系あるいはIn系であってかつAuの含有量が20重量%未満である金属からなるハンダ層600が積層された構造を有する。
先ず、窒化アルミニウム焼結体基板{50.8mm×50.8mm×t0.3mm(株)トクヤマ製}の表面にスパッタリング装置を用いてスパッタリング法により厚さ0.06μmのTiを主成分とする第1下地金属層、厚さ0.2μmのPtを主成分とする第2下地金属層、及び厚さ0.6μmのAu電極層を順次形成した後にパターニングを行なった。次いで、上記Au電極層上に厚さ0.25μmの白金族金属Ptを形成し、パターニングした後、真空蒸着装置を用いて上記Pt上に厚さ0.06μmのTi及び2μmのAgからなるバリヤー層を形成した。その後引続いて、ターゲットとしてAu及びSnを用いた同時蒸着法により、Au含有量が10重量%のAu−Sn合金{融点217℃及びヤング率45.0GPa(at25℃)}から成る厚さ5μmのハンダ層を上記バリヤー層上に形成し、本発明の素子接合用基板を作製した。次に、このようにして作製した素子接合用基板のハンダ層上にAu電極を有する半導体素子を載置し、ダイボンダー装置を用いて250℃で30秒接合し、素子接合基板を作製した。同様にして40個の素子接合基板を作製し、そのうち10個をダイシェアテスタ(IMADA社製)により接合強度を測定したところ、平均接合強度は2.8kgf/mmであった。その後、TABAI社THERMAL−SHOCK−CHAMBER(TSV−40S)を用いて、残り30個の接合体を−55℃と125℃に繰り返し暴露したヒートサイクル試験を行い、暴露回数が各々100回後、500回後、1000回後に10個ずつ接合体を取り出し、接合強度を測定した。その結果を表1に示す。
Figure 2005311313
実施例2
ターゲットとしてIn{融点156℃、ヤング率12.7GPa(at25℃)}を用いた蒸着法により厚さ5μmのハンダ層を形成する以外は実施例1と同様にして、素子接合用基板を作製し、接合温度を210℃とする他は実施例1と同様にして素子接合基板を作製した。同様にして40個の素子接合基板を作製し、実施例1と同様にして接合強度を測定したところ、平均接合強度は2.5kgf/mmであった。また、ヒートサイクル試験後の結果を表1に示す。
実施例3
実施例1において、バリヤー層の材質をAgから表1に示す金属に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
実施例4
実施例1において、ハンダ層の膜厚を表1に示す膜厚に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
実施例5
実施例1において、バリヤー層の膜厚を表1に示す膜厚に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
実施例6
実施例1において、白金族金属層あるいは特定遷移金属層の材質を表1に示す金属に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
比較例1
実施例1において、白金族金属層及び特定遷移金属層を設けない他は同様にして、素子接合用基板及び素子接合基板を作製し実施例1と同様にして接合強度を測定した。また同じ構成でハンダ層の膜厚を変化させた場合についても評価を行った。その結果を併せて表1に示す。表1に示されるように、白金族金属層及び特定遷移金属層を設けない場合には、信頼性試験後の接合強度に若干の低下が見られた。
比較例2
実施例1において、白金族金属層を設けない他は同様にして、素子接合用基板及び素子接合基板を作製し実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。表1に示されるように、白金族金属層を設けない場合にも、信頼性試験後の接合強度に若干の低下が見られた。その原因は図2に示されるように、素子接合用基板のハンダを溶融した際に遷移金属元素Tiが開裂し、開裂部においてAu電極層とバリヤー金属層が直接接するため比較例1と大差が無いためと考えられる。
本図は、代表的な本発明の素子接合用基板の断面の模式図である。 本図は、比較例2(ハンダ層厚み5μm)においてハンダ溶融後における基板断面のSEM写真(組成像)である。
符号の説明
100:素子接合用基板
200:表面にAu電極層が形成されてなる基板
201:窒化アルミニウム焼結体基板
202:Tiを主成分とする第1下地金属層
203:Ptを主成分とする第2下地金属層
204:Au電極層
300:白金族金属層
400:特定遷移金属層
500:バリヤー金属層
600:Sn又はInを主成分として含有し且つAuの含有量が20重量%未満である金属からなるハンダ層

Claims (8)

  1. 表面にAu電極層が形成されてなる基板の該Au電極層上に(i)白金族元素からなる層、(ii)Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素からなる層、(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層並びに(iv)Sn又はInを主成分として含有するハンダからなるハンダ層がこの順番で積層されてなることを特徴とする素子接合用基板。
  2. ハンダ層(iv)がSnまたはInを主成分として含有し且つAuの含有量が20重量%未満であるハンダからなる請求項1に記載の素子接合用基板。
  3. 表面にAu電極層が形成されてなる基板が、窒化アルミニウムを主成分とするセラミックス基板上に、Tiを主成分とする第一下地金属層、Ptを主成分とする第二下地金属層、及びAuからなる電極層がこの順番で積層されたメタライズ基板である請求項1または2に記載の素子接合用基板。
  4. 表面にAu電極層が形成されてなる基板の該Au電極層上に(i)白金族元素からなる層、(ii)Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素からなる層、(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層並びに(iv)Sn又はInを主成分として含有するハンダからなるハンダ層を順次形成することを特徴とする素子接合用基板の製造方法。
  5. ハンダ層(iv)がSnまたはInを主成分として含有し且つAuの含有量が20重量%未満であるハンダからなる請求項4に記載の素子接合用基板の製造方法。
  6. 請求項4または5に記載の製法で製造される素子接合用基板。
  7. 請求項1に記載の素子接合用基板のハンダ層上に電極を有する素子を当該電極が前記ハンダ層に接触するように載置した後にリフローハンダ付けすることを特徴とする素子接合基板の製造方法。
  8. 請求項7に記載の方法で製造される素子接合基板。
JP2005063622A 2004-03-24 2005-03-08 素子接合用基板およびその製造方法 Expired - Fee Related JP4644007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005063622A JP4644007B2 (ja) 2004-03-24 2005-03-08 素子接合用基板およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004086895 2004-03-24
JP2005063622A JP4644007B2 (ja) 2004-03-24 2005-03-08 素子接合用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005311313A true JP2005311313A (ja) 2005-11-04
JP4644007B2 JP4644007B2 (ja) 2011-03-02

Family

ID=35439665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005063622A Expired - Fee Related JP4644007B2 (ja) 2004-03-24 2005-03-08 素子接合用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4644007B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607453A (ja) * 1983-06-28 1985-01-16 Ricoh Co Ltd 雰囲気定着装置
JPS63233591A (ja) * 1987-03-23 1988-09-29 Mitsubishi Electric Corp 光半導体素子用サブマウント
JPH05190973A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 半導体レーザ用サブマウント
JP2000288770A (ja) * 1999-03-31 2000-10-17 Kyocera Corp AuSn多層ハンダ
JP2002368020A (ja) * 2002-04-30 2002-12-20 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2002373960A (ja) * 2001-06-14 2002-12-26 Tokuyama Corp 素子接合用基板及びその製造方法
JP2004072048A (ja) * 2002-08-09 2004-03-04 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607453A (ja) * 1983-06-28 1985-01-16 Ricoh Co Ltd 雰囲気定着装置
JPS63233591A (ja) * 1987-03-23 1988-09-29 Mitsubishi Electric Corp 光半導体素子用サブマウント
JPH05190973A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 半導体レーザ用サブマウント
JP2000288770A (ja) * 1999-03-31 2000-10-17 Kyocera Corp AuSn多層ハンダ
JP2002373960A (ja) * 2001-06-14 2002-12-26 Tokuyama Corp 素子接合用基板及びその製造方法
JP2002368020A (ja) * 2002-04-30 2002-12-20 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2004072048A (ja) * 2002-08-09 2004-03-04 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置

Also Published As

Publication number Publication date
JP4644007B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
KR100919170B1 (ko) 소자 접합용 기판 및 그 제조 방법
KR100940164B1 (ko) 서브마운트 및 반도체 장치
KR101045507B1 (ko) 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치
EP1909321B1 (en) Metal-ceramic composite substrate and method for manufacturing same
JP4979944B2 (ja) 素子接合用基板、素子接合基板及びその製造方法
WO2017126344A1 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
KR20040014475A (ko) 소자 접합용 기판 및 그 제조 방법
TWI312647B (ja)
JP2008141027A (ja) 熱電変換素子の接合構造及び熱電変換モジュール
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2008047604A (ja) メタライズ基板、半導体装置
JP4644007B2 (ja) 素子接合用基板およびその製造方法
JPH08102570A (ja) セラミックス回路基板
JP5399953B2 (ja) 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法
JP2009194241A (ja) 半導体素子搭載基板とそれを用いた半導体装置
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP2006100625A (ja) ハンダ層付き基板
JP2005044832A (ja) セラミックス回路基板
JP2010232259A (ja) 熱電変換モジュールならびに光伝送モジュール、冷却装置、発電装置および温度調節装置
JPH08298381A (ja) 多層配線基板
JP2004119440A (ja) 配線基板
JP2018149580A (ja) 接合用多層シート及びその製造方法
JP2000077560A (ja) 配線基板
JP2004140105A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees