JP2005311313A - 素子接合用基板およびその製造方法 - Google Patents
素子接合用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2005311313A JP2005311313A JP2005063622A JP2005063622A JP2005311313A JP 2005311313 A JP2005311313 A JP 2005311313A JP 2005063622 A JP2005063622 A JP 2005063622A JP 2005063622 A JP2005063622 A JP 2005063622A JP 2005311313 A JP2005311313 A JP 2005311313A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- substrate
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】 表面にAu電極層が形成されてなる基板の該Au電極層上に(i)Pt等の白金族金属層、(ii)Ti等の特定の遷移金属層及び(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層をこの順番で積層し、更にその上に(iv)錫リッチAu−Sn系ハンダ等の低融点で柔らかいハンダの層を形成する。
【選択図】 図1
Description
図1に示すような構造の素子接合用基板を以下の様にして作製した。なお、図1は、代表的な本発明の素子接合用基板100の断面を示す概念図であり、窒化アルミニウム焼結体基板201上に、Tiを主成分とする第1下地金属層202、Ptを主成分とする第2下地金属層203、及びAu電極層204がこの順番で積層された基板200のAu電極層上に、(i)白金族金属層300、(ii)特定遷移金属層400を順番に積層し、その上に(iii)バリヤー金属層500、及び(iv)Sn系あるいはIn系であってかつAuの含有量が20重量%未満である金属からなるハンダ層600が積層された構造を有する。
ターゲットとしてIn{融点156℃、ヤング率12.7GPa(at25℃)}を用いた蒸着法により厚さ5μmのハンダ層を形成する以外は実施例1と同様にして、素子接合用基板を作製し、接合温度を210℃とする他は実施例1と同様にして素子接合基板を作製した。同様にして40個の素子接合基板を作製し、実施例1と同様にして接合強度を測定したところ、平均接合強度は2.5kgf/mm2であった。また、ヒートサイクル試験後の結果を表1に示す。
実施例1において、バリヤー層の材質をAgから表1に示す金属に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
実施例1において、ハンダ層の膜厚を表1に示す膜厚に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
実施例1において、バリヤー層の膜厚を表1に示す膜厚に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
実施例1において、白金族金属層あるいは特定遷移金属層の材質を表1に示す金属に変える他は同様にして、素子接合用基板及び素子接合基板を作製し、実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。
実施例1において、白金族金属層及び特定遷移金属層を設けない他は同様にして、素子接合用基板及び素子接合基板を作製し実施例1と同様にして接合強度を測定した。また同じ構成でハンダ層の膜厚を変化させた場合についても評価を行った。その結果を併せて表1に示す。表1に示されるように、白金族金属層及び特定遷移金属層を設けない場合には、信頼性試験後の接合強度に若干の低下が見られた。
実施例1において、白金族金属層を設けない他は同様にして、素子接合用基板及び素子接合基板を作製し実施例1と同様にして接合強度を測定した。その結果を併せて表1に示す。表1に示されるように、白金族金属層を設けない場合にも、信頼性試験後の接合強度に若干の低下が見られた。その原因は図2に示されるように、素子接合用基板のハンダを溶融した際に遷移金属元素Tiが開裂し、開裂部においてAu電極層とバリヤー金属層が直接接するため比較例1と大差が無いためと考えられる。
200:表面にAu電極層が形成されてなる基板
201:窒化アルミニウム焼結体基板
202:Tiを主成分とする第1下地金属層
203:Ptを主成分とする第2下地金属層
204:Au電極層
300:白金族金属層
400:特定遷移金属層
500:バリヤー金属層
600:Sn又はInを主成分として含有し且つAuの含有量が20重量%未満である金属からなるハンダ層
Claims (8)
- 表面にAu電極層が形成されてなる基板の該Au電極層上に(i)白金族元素からなる層、(ii)Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素からなる層、(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層並びに(iv)Sn又はInを主成分として含有するハンダからなるハンダ層がこの順番で積層されてなることを特徴とする素子接合用基板。
- ハンダ層(iv)がSnまたはInを主成分として含有し且つAuの含有量が20重量%未満であるハンダからなる請求項1に記載の素子接合用基板。
- 表面にAu電極層が形成されてなる基板が、窒化アルミニウムを主成分とするセラミックス基板上に、Tiを主成分とする第一下地金属層、Ptを主成分とする第二下地金属層、及びAuからなる電極層がこの順番で積層されたメタライズ基板である請求項1または2に記載の素子接合用基板。
- 表面にAu電極層が形成されてなる基板の該Au電極層上に(i)白金族元素からなる層、(ii)Ti、V、Cr及びCoからなる群より選ばれる少なくとも1種の遷移金属元素からなる層、(iii)Ag、Cu、及びNiよりなる群より選ばれる少なくとも1種の金属からなるバリヤー金属層並びに(iv)Sn又はInを主成分として含有するハンダからなるハンダ層を順次形成することを特徴とする素子接合用基板の製造方法。
- ハンダ層(iv)がSnまたはInを主成分として含有し且つAuの含有量が20重量%未満であるハンダからなる請求項4に記載の素子接合用基板の製造方法。
- 請求項4または5に記載の製法で製造される素子接合用基板。
- 請求項1に記載の素子接合用基板のハンダ層上に電極を有する素子を当該電極が前記ハンダ層に接触するように載置した後にリフローハンダ付けすることを特徴とする素子接合基板の製造方法。
- 請求項7に記載の方法で製造される素子接合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005063622A JP4644007B2 (ja) | 2004-03-24 | 2005-03-08 | 素子接合用基板およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004086895 | 2004-03-24 | ||
JP2005063622A JP4644007B2 (ja) | 2004-03-24 | 2005-03-08 | 素子接合用基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311313A true JP2005311313A (ja) | 2005-11-04 |
JP4644007B2 JP4644007B2 (ja) | 2011-03-02 |
Family
ID=35439665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005063622A Expired - Fee Related JP4644007B2 (ja) | 2004-03-24 | 2005-03-08 | 素子接合用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4644007B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607453A (ja) * | 1983-06-28 | 1985-01-16 | Ricoh Co Ltd | 雰囲気定着装置 |
JPS63233591A (ja) * | 1987-03-23 | 1988-09-29 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
JPH05190973A (ja) * | 1992-01-14 | 1993-07-30 | Toshiba Corp | 半導体レーザ用サブマウント |
JP2000288770A (ja) * | 1999-03-31 | 2000-10-17 | Kyocera Corp | AuSn多層ハンダ |
JP2002368020A (ja) * | 2002-04-30 | 2002-12-20 | Sumitomo Electric Ind Ltd | サブマウントおよび半導体装置 |
JP2002373960A (ja) * | 2001-06-14 | 2002-12-26 | Tokuyama Corp | 素子接合用基板及びその製造方法 |
JP2004072048A (ja) * | 2002-08-09 | 2004-03-04 | Sumitomo Electric Ind Ltd | サブマウントおよび半導体装置 |
-
2005
- 2005-03-08 JP JP2005063622A patent/JP4644007B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607453A (ja) * | 1983-06-28 | 1985-01-16 | Ricoh Co Ltd | 雰囲気定着装置 |
JPS63233591A (ja) * | 1987-03-23 | 1988-09-29 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
JPH05190973A (ja) * | 1992-01-14 | 1993-07-30 | Toshiba Corp | 半導体レーザ用サブマウント |
JP2000288770A (ja) * | 1999-03-31 | 2000-10-17 | Kyocera Corp | AuSn多層ハンダ |
JP2002373960A (ja) * | 2001-06-14 | 2002-12-26 | Tokuyama Corp | 素子接合用基板及びその製造方法 |
JP2002368020A (ja) * | 2002-04-30 | 2002-12-20 | Sumitomo Electric Ind Ltd | サブマウントおよび半導体装置 |
JP2004072048A (ja) * | 2002-08-09 | 2004-03-04 | Sumitomo Electric Ind Ltd | サブマウントおよび半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4644007B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100919170B1 (ko) | 소자 접합용 기판 및 그 제조 방법 | |
KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
KR101045507B1 (ko) | 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치 | |
EP1909321B1 (en) | Metal-ceramic composite substrate and method for manufacturing same | |
JP4979944B2 (ja) | 素子接合用基板、素子接合基板及びその製造方法 | |
WO2017126344A1 (ja) | 電力用半導体装置および電力用半導体装置を製造する方法 | |
KR20040014475A (ko) | 소자 접합용 기판 및 그 제조 방법 | |
TWI312647B (ja) | ||
JP2008141027A (ja) | 熱電変換素子の接合構造及び熱電変換モジュール | |
JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
JP2008047604A (ja) | メタライズ基板、半導体装置 | |
JP4644007B2 (ja) | 素子接合用基板およびその製造方法 | |
JPH08102570A (ja) | セラミックス回路基板 | |
JP5399953B2 (ja) | 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法 | |
JP2009194241A (ja) | 半導体素子搭載基板とそれを用いた半導体装置 | |
JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
JP2006100625A (ja) | ハンダ層付き基板 | |
JP2005044832A (ja) | セラミックス回路基板 | |
JP2010232259A (ja) | 熱電変換モジュールならびに光伝送モジュール、冷却装置、発電装置および温度調節装置 | |
JPH08298381A (ja) | 多層配線基板 | |
JP2004119440A (ja) | 配線基板 | |
JP2018149580A (ja) | 接合用多層シート及びその製造方法 | |
JP2000077560A (ja) | 配線基板 | |
JP2004140105A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |