JPS63233591A - 光半導体素子用サブマウント - Google Patents
光半導体素子用サブマウントInfo
- Publication number
- JPS63233591A JPS63233591A JP6941987A JP6941987A JPS63233591A JP S63233591 A JPS63233591 A JP S63233591A JP 6941987 A JP6941987 A JP 6941987A JP 6941987 A JP6941987 A JP 6941987A JP S63233591 A JPS63233591 A JP S63233591A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- submount
- optical semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 230000003287 optical effect Effects 0.000 title claims description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 52
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 230000017525 heat dissipation Effects 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 238000001704 evaporation Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 abstract 1
- 230000008961 swelling Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Semiconductor Lasers (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分舒〕
この発明は、光半導体素子用のチップの実装に使用する
光半導体素子用サブマウントに関するものである。
光半導体素子用サブマウントに関するものである。
（従来の技術）
第３図は従来の光半導体素子用サブマウントの断面図、
第４図はＬＤチップを光半導体素子用サブマウントを介
して放熱用金属ブロックにダイポンドした際の状態を示
す図である。これらの図において、１は半導体レーザチ
ップ（通称ＬＤチップという）、２はＳｉの電気伝導性
材料からなる導電性のサブマウント基体、３は前記サブ
マウント基体２の両面にメタライズされたバリヤ層で、
第１層Ｔｉ層３１、第２層Ｎｉ層３２．および第３層Ａ
ｇ層３３からなっている。４は前記バリヤ層３上に形成
されたＳｎ半田層で、このＳｎ半田層４とＬＤチップ１
および放熱用金属ブロック５が接着されている。６．７
は前記ＬＤチップ１の裏面電極および表面電極、８は前
記ＬＤチップ１の表面電極７上に熱圧着された金ワイヤ
である。
第４図はＬＤチップを光半導体素子用サブマウントを介
して放熱用金属ブロックにダイポンドした際の状態を示
す図である。これらの図において、１は半導体レーザチ
ップ（通称ＬＤチップという）、２はＳｉの電気伝導性
材料からなる導電性のサブマウント基体、３は前記サブ
マウント基体２の両面にメタライズされたバリヤ層で、
第１層Ｔｉ層３１、第２層Ｎｉ層３２．および第３層Ａ
ｇ層３３からなっている。４は前記バリヤ層３上に形成
されたＳｎ半田層で、このＳｎ半田層４とＬＤチップ１
および放熱用金属ブロック５が接着されている。６．７
は前記ＬＤチップ１の裏面電極および表面電極、８は前
記ＬＤチップ１の表面電極７上に熱圧着された金ワイヤ
である。
第３図、第４図において、ＬＤチップ１は、図示してい
ないがＧａＡｓ基板上に液相成長法によりＧａＡｓ、Ｇ
ａ１−×ＡｎｘＡｓの各層が順次積層され、ダブルへテ
ロ接合を形成している。また、内部ストライブ構造によ
り、電流注入によるキャリアの閉じ込めが効率よく行わ
れ、その結果、電子とホールの再結合により光が発生す
る。
ないがＧａＡｓ基板上に液相成長法によりＧａＡｓ、Ｇ
ａ１−×ＡｎｘＡｓの各層が順次積層され、ダブルへテ
ロ接合を形成している。また、内部ストライブ構造によ
り、電流注入によるキャリアの閉じ込めが効率よく行わ
れ、その結果、電子とホールの再結合により光が発生す
る。
発生した光は共振器端面での反射を繰り返し、導波路内
で増幅していき、内部吸収ロスと同じになったところで
レーザ発振を開始する。レーザ光は共振器端面の微小な
領域より放射されるため、結晶内部ではかなりの発熱が
起こる。発振後のレーザ特性を安定に得るためには放熱
が必須である。
で増幅していき、内部吸収ロスと同じになったところで
レーザ発振を開始する。レーザ光は共振器端面の微小な
領域より放射されるため、結晶内部ではかなりの発熱が
起こる。発振後のレーザ特性を安定に得るためには放熱
が必須である。
第４図をもとに、ＬＤチップ１が放熱用金属ブロック５
にダイボンドされる過程を説明する。
にダイボンドされる過程を説明する。
放熱用金属ブロック５の上にサブマウント基体２がマウ
ントされる。サブマウント基体２の両面には、スパッタ
法により順次第１層Ｔｉ層３１゜第２層Ｎｉ層３２．第
３層Ａｇ層３３が積層されたバリヤ層３が形成されてい
る。さらに、バリヤ層３の上に、全面がＳｎ半田層４で
覆われるような形でメッキが施される。ＬＤチップ１は
、とようにして構成されたのサブマウントの上にマウン
トされる。その後、ＬＤチップ１がダイボンド中に動か
ないように、ある荷重で加圧され、放熱用金属ブロック
５の下方よりヒートアップする。ある温度になると、Ｌ
Ｄチップ１の裏面電極６の金層および放熱用金属ブロッ
ク５の表面に施されたＡｕ層と、サブマウント基体２の
両面に施されたＳｎ半田層４との間で、それぞれＡｕ−
３ｎの共晶半田が形成されて接合される（ダイボンド完
了）。ここで使用しているＳｉのサブマウントはダイボ
ンドする際の半田剤であるとともに、ダイボンド中の放
熱用金属ブロック５の熱膨張によるＬＤチップ１の歪を
緩和するために、非常に重要な部品である。し−かじな
がら、上記のように構成された光半導体素子用サブマウ
ントは、サブマウント基体２の最表面のＳｎ半田層４が
メッキにより形成されているため、Ｓｉ厚がばらつき、
安定なＡｕ−３ｎの共晶半白が形成されず、機械的強度
（接合強度）のばらつきが大きかった。
ントされる。サブマウント基体２の両面には、スパッタ
法により順次第１層Ｔｉ層３１゜第２層Ｎｉ層３２．第
３層Ａｇ層３３が積層されたバリヤ層３が形成されてい
る。さらに、バリヤ層３の上に、全面がＳｎ半田層４で
覆われるような形でメッキが施される。ＬＤチップ１は
、とようにして構成されたのサブマウントの上にマウン
トされる。その後、ＬＤチップ１がダイボンド中に動か
ないように、ある荷重で加圧され、放熱用金属ブロック
５の下方よりヒートアップする。ある温度になると、Ｌ
Ｄチップ１の裏面電極６の金層および放熱用金属ブロッ
ク５の表面に施されたＡｕ層と、サブマウント基体２の
両面に施されたＳｎ半田層４との間で、それぞれＡｕ−
３ｎの共晶半田が形成されて接合される（ダイボンド完
了）。ここで使用しているＳｉのサブマウントはダイボ
ンドする際の半田剤であるとともに、ダイボンド中の放
熱用金属ブロック５の熱膨張によるＬＤチップ１の歪を
緩和するために、非常に重要な部品である。し−かじな
がら、上記のように構成された光半導体素子用サブマウ
ントは、サブマウント基体２の最表面のＳｎ半田層４が
メッキにより形成されているため、Ｓｉ厚がばらつき、
安定なＡｕ−３ｎの共晶半白が形成されず、機械的強度
（接合強度）のばらつきが大きかった。
また、ＬＤチップ１の発光点がサブマウント基体２との
接合面に近いような組立方式（Ｊｕｎｃｔｌｏｎ−ｄｏ
ｗｎ組立方式）においては、半田表面状態、すなわちサ
ブマウント表面のＳｉ厚が厚めにメッキされた場合には
、ＬＤ特性の１つであるモニタ電流特性不良、半田付着
によるショート不良等が発生する問題点があった。
接合面に近いような組立方式（Ｊｕｎｃｔｌｏｎ−ｄｏ
ｗｎ組立方式）においては、半田表面状態、すなわちサ
ブマウント表面のＳｉ厚が厚めにメッキされた場合には
、ＬＤ特性の１つであるモニタ電流特性不良、半田付着
によるショート不良等が発生する問題点があった。
そこで、本発明者は、第１層Ｔｉ層３１．第２層Ｎｉ層
３２の２層構造のバリヤ層３を設けて密着性の良い共晶
半田層が形成される光半導体素子用サブマウントを提案
した。
３２の２層構造のバリヤ層３を設けて密着性の良い共晶
半田層が形成される光半導体素子用サブマウントを提案
した。
以下、これについて説明する。
第５図は先に提案した光半導体素子用サブマウントの断
面図、第６図はＬＤチップを光半導体素子用サブマウン
トを介して放熱用金属ブロックにダイボンドした際のダ
イボンド状態を示す図である。この例では、バリヤ層３
を第１層Ｔｉ層３１、第２層Ｎｉ層３２の２層構造とし
たものである。なお、その他は第３図、３４４図と同じ
ものである。
面図、第６図はＬＤチップを光半導体素子用サブマウン
トを介して放熱用金属ブロックにダイボンドした際のダ
イボンド状態を示す図である。この例では、バリヤ層３
を第１層Ｔｉ層３１、第２層Ｎｉ層３２の２層構造とし
たものである。なお、その他は第３図、３４４図と同じ
ものである。
第５図、第６図において、ＬＤチップ１は電流を流すこ
とによりレーザ発振を起こし、共振器を形成する一対の
へき開端面の微小な領域よりレーザ光を放射する。この
ときＬＤチップ１内部ではかなりの発熱が起こり、安定
な特性を得るために放熱が必要となる。第６図のように
、第４図と同様にしてＬＤチップ１が放熱用金属ブロッ
ク５に接合された場合、サブマウント基体２の両面には
蒸着法により順次第１層Ｔｉ層３１．第２層Ｎｉ層３２
のバリヤ層３．が積層され、さらに全面にＳｎ半田層４
が積層されているため、放熱用金属ブロック５の下方よ
りヒートアップし、ある温度になるとＬＤチップ１の裏
面電極６のＡｕ層および放熱用金属ブロック５の表面に
施されたＡｕ層と、サブマウント基体２の両面に蒸着さ
れたＳｎ半田層４との間でそれぞれＡｕ−３ｎの共晶半
田が形成され、接合（ダイボンド）される。
とによりレーザ発振を起こし、共振器を形成する一対の
へき開端面の微小な領域よりレーザ光を放射する。この
ときＬＤチップ１内部ではかなりの発熱が起こり、安定
な特性を得るために放熱が必要となる。第６図のように
、第４図と同様にしてＬＤチップ１が放熱用金属ブロッ
ク５に接合された場合、サブマウント基体２の両面には
蒸着法により順次第１層Ｔｉ層３１．第２層Ｎｉ層３２
のバリヤ層３．が積層され、さらに全面にＳｎ半田層４
が積層されているため、放熱用金属ブロック５の下方よ
りヒートアップし、ある温度になるとＬＤチップ１の裏
面電極６のＡｕ層および放熱用金属ブロック５の表面に
施されたＡｕ層と、サブマウント基体２の両面に蒸着さ
れたＳｎ半田層４との間でそれぞれＡｕ−３ｎの共晶半
田が形成され、接合（ダイボンド）される。
このように構成されたサブマウントでは、Ｓｎ半田層４
が溶けた時にサブマウント基体２に均一に濡れてなじむ
ためのバリヤ層３として薄い（〜５００人）第１層Ｔｉ
層３１が半田に食われ易いため、なじみが悪く、ダイボ
ンド後のサブマウント基体２の平面の平滑性が極めて悪
くなり、５〜１０μｍ高さの半田の凸部が生じてしまう
。そのため、ＬＤチップ１の発光点がサブマウント基体
２との接合面に近い（５〜１０μｍ程度）組立方式υｕ
ｎｃｔｉｏｎ−ｄｏｗｎ組立方式）においては、出射さ
れたレーザ光の半田の凸部によるけられが発生し易く、
ＬＤ特性の１つであるモニタ電流（Ｉｍ）特性不良が多
発する問題点があった。また、第１層Ｔｉ層３１を充分
厚く（数千λ程度）すればかなり半田のなじみが良くな
るが、第１層Ｔｉ層３１を厚く蒸着するには高価な電子
ビーム蒸着装置を必要とするばかりでよく、その上に半
田層として設けられるＳｎを厚く蒸着するには通常、抵
抗加熱蒸着装置が用いられるため、蒸着方式が異なり、
連続的な蒸着が困難であった。一度蒸着装置から出して
処理するとＮｉ表面の酸化が生じてＳｎ半田層４との密
着、なじみが悪くなり、第１層Ｔｉ層３１が薄い時と同
様にモニタ電流特性不良が多発する問題点があった。
が溶けた時にサブマウント基体２に均一に濡れてなじむ
ためのバリヤ層３として薄い（〜５００人）第１層Ｔｉ
層３１が半田に食われ易いため、なじみが悪く、ダイボ
ンド後のサブマウント基体２の平面の平滑性が極めて悪
くなり、５〜１０μｍ高さの半田の凸部が生じてしまう
。そのため、ＬＤチップ１の発光点がサブマウント基体
２との接合面に近い（５〜１０μｍ程度）組立方式υｕ
ｎｃｔｉｏｎ−ｄｏｗｎ組立方式）においては、出射さ
れたレーザ光の半田の凸部によるけられが発生し易く、
ＬＤ特性の１つであるモニタ電流（Ｉｍ）特性不良が多
発する問題点があった。また、第１層Ｔｉ層３１を充分
厚く（数千λ程度）すればかなり半田のなじみが良くな
るが、第１層Ｔｉ層３１を厚く蒸着するには高価な電子
ビーム蒸着装置を必要とするばかりでよく、その上に半
田層として設けられるＳｎを厚く蒸着するには通常、抵
抗加熱蒸着装置が用いられるため、蒸着方式が異なり、
連続的な蒸着が困難であった。一度蒸着装置から出して
処理するとＮｉ表面の酸化が生じてＳｎ半田層４との密
着、なじみが悪くなり、第１層Ｔｉ層３１が薄い時と同
様にモニタ電流特性不良が多発する問題点があった。
さらに、バリヤ層３の第１層Ｔｉ層３１．第２層Ｎｉ層
３２の２層構造の上にＳｎ半田層４を設けているので、
抵抗加熱の連続蒸着で作製するには、第１層Ｔｉ層３１
の厚みが充分とれず、Ｓｎ半田層４の下地へのなじみが
悪く、ダイボンド後の半田表面の平滑性が悪く、半田の
凹凸によってジャンクション・ダウン組立方式ではモニ
タ電流（Ｉｍ）特性不良を発生して歩留りを低下させる
等の多くの問題点があった。
３２の２層構造の上にＳｎ半田層４を設けているので、
抵抗加熱の連続蒸着で作製するには、第１層Ｔｉ層３１
の厚みが充分とれず、Ｓｎ半田層４の下地へのなじみが
悪く、ダイボンド後の半田表面の平滑性が悪く、半田の
凹凸によってジャンクション・ダウン組立方式ではモニ
タ電流（Ｉｍ）特性不良を発生して歩留りを低下させる
等の多くの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、抵抗加熱での連続蒸着により容易に作製で
き、ダイボンド後の半田層の下地へのなじみが極めて良
く、半田層平面の平滑性に優れ、ジャンクション・ダウ
ン組立方式を採用してもモニタ電流特性不良の発生を防
止できる光半導体素子用サブマウントを得ることを目的
とする。
れたもので、抵抗加熱での連続蒸着により容易に作製で
き、ダイボンド後の半田層の下地へのなじみが極めて良
く、半田層平面の平滑性に優れ、ジャンクション・ダウ
ン組立方式を採用してもモニタ電流特性不良の発生を防
止できる光半導体素子用サブマウントを得ることを目的
とする。
この発明に係る光半導体素子用サブマウントは、電気伝
導性材料からなるサブマウント基体の両面に、第１層Ｔ
ｉ層、第２層Ｎｉ層、第３層Ａｇ層の３層構造からなる
バリヤ層を設け、さらに、このバリヤ層上に半田層を抵
抗加熱により連続的に形成したものである。
導性材料からなるサブマウント基体の両面に、第１層Ｔ
ｉ層、第２層Ｎｉ層、第３層Ａｇ層の３層構造からなる
バリヤ層を設け、さらに、このバリヤ層上に半田層を抵
抗加熱により連続的に形成したものである。
この発明における光半導体素子用サブマウントは、第１
層Ｔｉ層、第２層Ｎｉ層の上に、ダイボンド時の半田と
のなじみが極めて良好なＡｇ層を第３層として設けてい
るので、ジャンクション・ダウン組立方式でのダイボン
ドにおいてもモニタ電流特性不良をほとんど発生しない
良好な半田表面を再現性良く得られ、ＬＤチップの裏面
電極と放熱用金属ブロック表面との間で安定した密着性
の非常に優れた接合が得られる。
層Ｔｉ層、第２層Ｎｉ層の上に、ダイボンド時の半田と
のなじみが極めて良好なＡｇ層を第３層として設けてい
るので、ジャンクション・ダウン組立方式でのダイボン
ドにおいてもモニタ電流特性不良をほとんど発生しない
良好な半田表面を再現性良く得られ、ＬＤチップの裏面
電極と放熱用金属ブロック表面との間で安定した密着性
の非常に優れた接合が得られる。
（実施例）
以下、この発明の一実施例を第１図、第２図について説
明する。
明する。
第１図はこの発明のサブマウントの断面図、第２図は、
第１図のこの発明のサブマウントを介してＬＤチップが
放熱用金属ブロックにダイボンドされた状態を示す図で
ある。
第１図のこの発明のサブマウントを介してＬＤチップが
放熱用金属ブロックにダイボンドされた状態を示す図で
ある。
第１図において、電気伝導性材料からなるサブマウント
基体２の両面に第１層Ｔｉ層３１．第２層Ｎｉ層３２．
第３層Ａｇ層３３からなるバリヤ層３を設け、さらにＳ
ｎ半田層４が連続的に抵抗加熱により蒸着されている。
基体２の両面に第１層Ｔｉ層３１．第２層Ｎｉ層３２．
第３層Ａｇ層３３からなるバリヤ層３を設け、さらにＳ
ｎ半田層４が連続的に抵抗加熱により蒸着されている。
従来のサブマウントと違ってＳｎ半田層４の下に充分な
厚み（〜５０００人）の第３層Ａｇ層３３を連続蒸着に
より設けたことにより、半田が溶融した時の下地へのな
じみが極めて良く、ダイボンド後の半田層表面の平滑性
が第３層Ａｇ層３３のないものより著しく向上する。そ
のため、ジャンクション・ダウン組立方式において半田
層表面に近い発光点より放射されるレーザビームが半田
層の表面盛上がりによりけられて起こるモニタ電流（Ｉ
ｎ）特性不良の発生も無視できるまでに低下させること
ができる。なお、上記実施例では半田層がＳｎの場合に
ついて説明したが、Ｐｂ５ｎ、Ｉｎ等他の低融点半田で
も同様の効果が得られることは明らかである。
厚み（〜５０００人）の第３層Ａｇ層３３を連続蒸着に
より設けたことにより、半田が溶融した時の下地へのな
じみが極めて良く、ダイボンド後の半田層表面の平滑性
が第３層Ａｇ層３３のないものより著しく向上する。そ
のため、ジャンクション・ダウン組立方式において半田
層表面に近い発光点より放射されるレーザビームが半田
層の表面盛上がりによりけられて起こるモニタ電流（Ｉ
ｎ）特性不良の発生も無視できるまでに低下させること
ができる。なお、上記実施例では半田層がＳｎの場合に
ついて説明したが、Ｐｂ５ｎ、Ｉｎ等他の低融点半田で
も同様の効果が得られることは明らかである。
（発明の効果〕
以上説明したように、この発明は、電気伝導性材料から
なるサブマウント基体の両面に第１層Ｔｉ層、第２層Ｎ
ｉ層、第３層Ａｇ層の３層構造のバリヤ層を設け、さら
にその上に半田層を連続的に抵抗加熱で形成したので、
ダイボンド後の半田層平面の平滑性が著しく向上し、半
田層表面の凹凸によるジャンクション・ダウン組立時の
レーザダイオードのモニタ電流特性不良の発生を防止す
ることができ、製造歩留りの向上が得られる効果がある
。
なるサブマウント基体の両面に第１層Ｔｉ層、第２層Ｎ
ｉ層、第３層Ａｇ層の３層構造のバリヤ層を設け、さら
にその上に半田層を連続的に抵抗加熱で形成したので、
ダイボンド後の半田層平面の平滑性が著しく向上し、半
田層表面の凹凸によるジャンクション・ダウン組立時の
レーザダイオードのモニタ電流特性不良の発生を防止す
ることができ、製造歩留りの向上が得られる効果がある
。
第１図はこの発明の一実施例を示す光半導体素子用サブ
マウントの断面図、第２図はこの発明のサブマウントを
介してＬＤチップをダイボンドした状態を示す図、第３
図は従来の光半導体素子用サブマウントの断面図、第４
図は従来のサブマウントを介してＬＤチップをダイボン
ドした状態を示す図、第５図、第６図は先に提案した光
半導体素子用サブマウントの断面図、およびサブマウン
トを介してＬＤチップをダイボンドした状態を示す図で
ある。 図において、１はＬＤチップ、２はサブマウント基体、
３はバリヤ層、３１は第１層Ｔｉ層、３２は第２層Ｎｉ
層、３３は第３層Ａｇ層、４はＳｎ半田層、５は放熱用
金属ブロック、６は裏面電極、７は表面電極、８は金ワ
イヤである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図
マウントの断面図、第２図はこの発明のサブマウントを
介してＬＤチップをダイボンドした状態を示す図、第３
図は従来の光半導体素子用サブマウントの断面図、第４
図は従来のサブマウントを介してＬＤチップをダイボン
ドした状態を示す図、第５図、第６図は先に提案した光
半導体素子用サブマウントの断面図、およびサブマウン
トを介してＬＤチップをダイボンドした状態を示す図で
ある。 図において、１はＬＤチップ、２はサブマウント基体、
３はバリヤ層、３１は第１層Ｔｉ層、３２は第２層Ｎｉ
層、３３は第３層Ａｇ層、４はＳｎ半田層、５は放熱用
金属ブロック、６は裏面電極、７は表面電極、８は金ワ
イヤである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図
Claims (3)
- （１）光半導体素子のチップをサブマウントを介して放
熱用金属ブロックに実装する光半導体素子用サブマウン
トにおいて、サブマウント基体を電気伝導性材料で構成
するとともに、前記サブマウント基体の両面に第１層Ｔ
ｉ層、第２層Ｎｉ層、第３層Ａｇ層からなるバリヤ層を
設け、さらに、前記バリヤ層の上に半田層を設けたこと
を特徴とする光半導体素子用サブマウント。 - （２）半田層は、Ｓｎで構成したことを特徴とする特許
請求の範囲第（１）項記載の光半導体素子用サブマウン
ト。 - （３）バリヤ層および半田層は、蒸着により形成したこ
とを特徴とする特許請求の範囲第（１）項記載の光半導
体素子用サブマウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6941987A JPS63233591A (ja) | 1987-03-23 | 1987-03-23 | 光半導体素子用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6941987A JPS63233591A (ja) | 1987-03-23 | 1987-03-23 | 光半導体素子用サブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63233591A true JPS63233591A (ja) | 1988-09-29 |
Family
ID=13402075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6941987A Pending JPS63233591A (ja) | 1987-03-23 | 1987-03-23 | 光半導体素子用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63233591A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135053A (ja) * | 1989-10-20 | 1991-06-10 | Sumitomo Metal Mining Co Ltd | ヒートシンク材 |
| JP2005311313A (ja) * | 2004-03-24 | 2005-11-04 | Tokuyama Corp | 素子接合用基板およびその製造方法 |
| US7247514B2 (en) | 2003-04-11 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| JP2010027645A (ja) * | 2008-07-15 | 2010-02-04 | Ushio Inc | 発光装置及び発光装置の製造方法 |
-
1987
- 1987-03-23 JP JP6941987A patent/JPS63233591A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135053A (ja) * | 1989-10-20 | 1991-06-10 | Sumitomo Metal Mining Co Ltd | ヒートシンク材 |
| US7247514B2 (en) | 2003-04-11 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| JP2005311313A (ja) * | 2004-03-24 | 2005-11-04 | Tokuyama Corp | 素子接合用基板およびその製造方法 |
| JP4644007B2 (ja) * | 2004-03-24 | 2011-03-02 | 株式会社トクヤマ | 素子接合用基板およびその製造方法 |
| JP2010027645A (ja) * | 2008-07-15 | 2010-02-04 | Ushio Inc | 発光装置及び発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293691A (ja) | 半導体レーザ素子用サブマウント | |
| US5604761A (en) | Layered semiconductor laser having solder laminations and method of making same | |
| JPH06283807A (ja) | スタックレーザ | |
| JPS63233591A (ja) | 光半導体素子用サブマウント | |
| JPH08330672A (ja) | 半導体レーザ装置 | |
| US20070076772A1 (en) | Semiconductor laser device | |
| JPH01138777A (ja) | 光半導体素子用サブマウント | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JPH04186688A (ja) | 半導体レーザ装置 | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JP4570422B2 (ja) | 窒化物半導体レーザ素子およびそれを用いた装置 | |
| JP2677219B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0451073B2 (ja) | ||
| JP4978579B2 (ja) | 半導体レーザ装置の製造方法及び半導体レーザ装置 | |
| JPH0846289A (ja) | 半導体レーザの製造方法 | |
| JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
| JPS63160292A (ja) | 光半導体素子用サブマウント | |
| WO2023182156A1 (ja) | 半導体発光装置、基台、半田付き基台、及び、半導体発光装置の製造方法 | |
| JPS63213976A (ja) | 光半導体素子用サブマウント | |
| KR960011482B1 (ko) | GaAs 레이저 다이오드 및 제조방법 | |
| JP7223772B2 (ja) | 電子部品の接合方法および接合構造体 | |
| JPH01134983A (ja) | 光半導体素子用サブマウント | |
| JP3894607B2 (ja) | 半導体レーザおよびその製法 | |
| JP3210519B2 (ja) | 半導体レーザ装置の製造方法 |