JPH01134983A - 光半導体素子用サブマウント - Google Patents
光半導体素子用サブマウントInfo
- Publication number
- JPH01134983A JPH01134983A JP29351087A JP29351087A JPH01134983A JP H01134983 A JPH01134983 A JP H01134983A JP 29351087 A JP29351087 A JP 29351087A JP 29351087 A JP29351087 A JP 29351087A JP H01134983 A JPH01134983 A JP H01134983A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- submount
- base
- mount
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000003287 optical effect Effects 0.000 title claims description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000012544 monitoring process Methods 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000003746 surface roughness Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
この発明は光半導体素子のチップ実装に使用するサブマ
ウントの形状の改良に関するものである。 〔従来の技術〕 第２図は半導体レーザチップを従来の光半導体素子用サ
ブマウントを介して金属ブロックにグイボンドした際の
正面断面図を示している。 図において＆（１）は半導体レーザチップ（以下ＬＤチ
ップと呼ぶ） 、 （２）はＳｔの導電性のサブマウン
ト基体、（３）は放熱用の金属ブロック、（４）はサブ
マウント基体（２）と金属ブロック（３）及びＬＤチッ
プ（１）を接合するためにサブマウント基体（２）の両
面に、たとえば蒸着等により形成されたメタライズで、
サブマウント基体側から順にＴｉ ｍ （４ａ） 、
Ｎｉ層（４ｂ）、 Ｓｎ半田７！（４ｃ）が積層されて
いる。（５）はＬＤチップ（υの裏面電極、（６）はＬ
Ｄチップ（１）の表面電極、（７）はＬＤチップ（１］
の表面電極（６）上に熱圧着された金ワイヤ。 （８］はモニター用フォトダイオード（以下ＰＤと呼ぶ
〕チップ、（９）はステムである。 つぎにＬＤチップ（１〕が放熱用金属ブロック（３）に
接合される過程を説明する。放熱用金属ブロワ・り（３
）上にＳｉの導電性のサブマウント基体（２）がマウン
トされる。さらに、とのサブマウント基体（２）上にＬ
Ｄチップ（１〕がマウントされ、その後ＬＤチップ（１
）がグイボンド中に動かないようＩこある荷重で加圧し
金属ブロック（３）の下方よりヒートアップする。ある
温度になると、 ＬＤチップ（１）の裏面電極（５）の
Ａｕ層及び金属ブロック（３）の表面に施されたＡ＋Ｊ
ｌと、サブマウント基体（２）の両面に形成されたメタ
ライズの最表面層であるＳｎ半田層〔４ｃ〕との間で、
それぞれＡｕ−８ｎの共晶半田が形成され接合
ウントの形状の改良に関するものである。 〔従来の技術〕 第２図は半導体レーザチップを従来の光半導体素子用サ
ブマウントを介して金属ブロックにグイボンドした際の
正面断面図を示している。 図において＆（１）は半導体レーザチップ（以下ＬＤチ
ップと呼ぶ） 、 （２）はＳｔの導電性のサブマウン
ト基体、（３）は放熱用の金属ブロック、（４）はサブ
マウント基体（２）と金属ブロック（３）及びＬＤチッ
プ（１）を接合するためにサブマウント基体（２）の両
面に、たとえば蒸着等により形成されたメタライズで、
サブマウント基体側から順にＴｉ ｍ （４ａ） 、
Ｎｉ層（４ｂ）、 Ｓｎ半田７！（４ｃ）が積層されて
いる。（５）はＬＤチップ（υの裏面電極、（６）はＬ
Ｄチップ（１）の表面電極、（７）はＬＤチップ（１］
の表面電極（６）上に熱圧着された金ワイヤ。 （８］はモニター用フォトダイオード（以下ＰＤと呼ぶ
〕チップ、（９）はステムである。 つぎにＬＤチップ（１〕が放熱用金属ブロック（３）に
接合される過程を説明する。放熱用金属ブロワ・り（３
）上にＳｉの導電性のサブマウント基体（２）がマウン
トされる。さらに、とのサブマウント基体（２）上にＬ
Ｄチップ（１〕がマウントされ、その後ＬＤチップ（１
）がグイボンド中に動かないようＩこある荷重で加圧し
金属ブロック（３）の下方よりヒートアップする。ある
温度になると、 ＬＤチップ（１）の裏面電極（５）の
Ａｕ層及び金属ブロック（３）の表面に施されたＡ＋Ｊ
ｌと、サブマウント基体（２）の両面に形成されたメタ
ライズの最表面層であるＳｎ半田層〔４ｃ〕との間で、
それぞれＡｕ−８ｎの共晶半田が形成され接合
従来の光半導体素子用サブマウントではＳｎ半田／Ｉ（
４ｃ）が溶けた時にその下層にあるＮｉ層
４ｃ）が溶けた時にその下層にあるＮｉ層
【４ｂ】との
なじみが不充分であり、グイボンド後のＳｎ半田層（４
ｃ）の表面の平滑性が悪くなり、５〜１０μｍ程度の半
田の凸部が生じてしまう。一方、レーザ先出カバ、 Ｌ
Ｄチップ（１）の後端面より出射されたレーザ光を、そ
の後方に設置されたＦＤチップ（８）で受光し制御して
いるが、 ＬＤチップ（１）の発光点がサブマウント（
２）との接合面に近い〔５〜１０μｍ〕組立方式（Ｊｕ
ｎｃｔｉｏｎ ｄｏｕｎ組立方式〕においては、 ＬＤ
チップ（１）の後端面より出射されたレーザ光が半田凸
部により遮られることがあり、 ＬＤ特性の一つである
モニター電流
なじみが不充分であり、グイボンド後のＳｎ半田層（４
ｃ）の表面の平滑性が悪くなり、５〜１０μｍ程度の半
田の凸部が生じてしまう。一方、レーザ先出カバ、 Ｌ
Ｄチップ（１）の後端面より出射されたレーザ光を、そ
の後方に設置されたＦＤチップ（８）で受光し制御して
いるが、 ＬＤチップ（１）の発光点がサブマウント（
２）との接合面に近い〔５〜１０μｍ〕組立方式（Ｊｕ
ｎｃｔｉｏｎ ｄｏｕｎ組立方式〕においては、 ＬＤ
チップ（１）の後端面より出射されたレーザ光が半田凸
部により遮られることがあり、 ＬＤ特性の一つである
モニター電流
【エロ１】不良が多発するという問題点が
あった。 この発明は上記のような問題点を解消するためになされ
たもので、グイボンド後にＳｎ半田表面に凸凹の荒れが
発生しても６モニター電流（１ｍ）不良を防止できる光
半導体素子用サブマウントを得ることを目的とする。 〔問題点を解決するための手段〕 この発明に係る半導体素子用サブマウントは。 サブマウントのＬＤチップ偶の面に、チップ実装時にチ
ップ後端面より後方になる部分がチップとサブマウント
の接合面より低くなるように段差を設けたものである。 〔作用〕 この発明における光半導体素子用サブマウントは、チッ
プ後端面より後方の部分に段差を設けであるので、グイ
ボンド後にＳｎ半田表面に凸凹の荒れが生じても、 Ｌ
Ｄチップ後端面より出射されるレーザ光を遮ることがな
く、モニター電流（Ｉｍ）不良を発生することがない。 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図において、（１）〜（９）は前記従来のもの同一につ
き省略する。（２ａ）はサブマウント基体（２）のＬＤ
チップ（１）側の面に形成された段差で、 ＬＤチップ
（１）の後端面より後方になる部分を、サブマウント（
２）とＬＤチップ（１）の接合面より２０〜３０μｍ程
度低くしである。この段差をあまり大きくすると、レー
ザ発光時のチップの発熱を金属ブロック（３）に伝達し
て放熱させるための熱伝導効率が悪くなるため極端に大
きくはできない。しかし、５〜１０μｍ程度の半田凸部
によるレーザ光のけられを防ぐためには、それより太き
くしなければならず、２０〜３０μｍの段差が適してい
る。 このような形状のサブマウントにおいては、グイボンド
後にＳｎ半田層（４ｃ）の表面に５〜１０μｍ程度の凸
部が生じても１段差（２ａ）が２０〜３０μｍ＋るため
、 ＬＤチップ（１）の発光点が遮られることはなく。 モニター電流（Ｉｍ）不良を発生することがなくなる。 なお、上記実施例では半田層がＳｎであったが。 Ｐｂ−８ｎ 、 Ｉｎ等他の低融点半田でも同様の効果
が得られることは明らかである。 〔発明の効果〕 以上のようにこの発明によれば、サブマウントのＬＤチ
ップ側の面に１段差を形成するという簡単な改良で、半
田表面凸凹によるＪｕｎｃｔｉｏｎ ｄｏｕｎ組立時の
レーザダイオードのモニタ電流（１ｍ）不良の発生を防
止し、製造の歩留りを向上できるという効果がある。
あった。 この発明は上記のような問題点を解消するためになされ
たもので、グイボンド後にＳｎ半田表面に凸凹の荒れが
発生しても６モニター電流（１ｍ）不良を防止できる光
半導体素子用サブマウントを得ることを目的とする。 〔問題点を解決するための手段〕 この発明に係る半導体素子用サブマウントは。 サブマウントのＬＤチップ偶の面に、チップ実装時にチ
ップ後端面より後方になる部分がチップとサブマウント
の接合面より低くなるように段差を設けたものである。 〔作用〕 この発明における光半導体素子用サブマウントは、チッ
プ後端面より後方の部分に段差を設けであるので、グイ
ボンド後にＳｎ半田表面に凸凹の荒れが生じても、 Ｌ
Ｄチップ後端面より出射されるレーザ光を遮ることがな
く、モニター電流（Ｉｍ）不良を発生することがない。 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図において、（１）〜（９）は前記従来のもの同一につ
き省略する。（２ａ）はサブマウント基体（２）のＬＤ
チップ（１）側の面に形成された段差で、 ＬＤチップ
（１）の後端面より後方になる部分を、サブマウント（
２）とＬＤチップ（１）の接合面より２０〜３０μｍ程
度低くしである。この段差をあまり大きくすると、レー
ザ発光時のチップの発熱を金属ブロック（３）に伝達し
て放熱させるための熱伝導効率が悪くなるため極端に大
きくはできない。しかし、５〜１０μｍ程度の半田凸部
によるレーザ光のけられを防ぐためには、それより太き
くしなければならず、２０〜３０μｍの段差が適してい
る。 このような形状のサブマウントにおいては、グイボンド
後にＳｎ半田層（４ｃ）の表面に５〜１０μｍ程度の凸
部が生じても１段差（２ａ）が２０〜３０μｍ＋るため
、 ＬＤチップ（１）の発光点が遮られることはなく。 モニター電流（Ｉｍ）不良を発生することがなくなる。 なお、上記実施例では半田層がＳｎであったが。 Ｐｂ−８ｎ 、 Ｉｎ等他の低融点半田でも同様の効果
が得られることは明らかである。 〔発明の効果〕 以上のようにこの発明によれば、サブマウントのＬＤチ
ップ側の面に１段差を形成するという簡単な改良で、半
田表面凸凹によるＪｕｎｃｔｉｏｎ ｄｏｕｎ組立時の
レーザダイオードのモニタ電流（１ｍ）不良の発生を防
止し、製造の歩留りを向上できるという効果がある。
第１図は、この発明の一実施例による光半導体素子用サ
ブマウントのグイボンド状態を示す正面断面図、第２図
は従来の光半導体素子用サブマウントのグイボンド状態
を示す正面断面図である。 図においてｋ（１）はＬＤチップ、（２）はサブマウン
ト基体、 （２ａ）は段差、（３）は金属ブロック、（
４）はメタライズ、（５）はＬＤチップ（１）の裏面電
極、（６）はＬＤチップ（１）の表面電極、（７）は金
ワイヤ、（８）はＰＤチップ、（９）はステムである。 なお１図中、同一符号は同一または相当部分を示す。
ブマウントのグイボンド状態を示す正面断面図、第２図
は従来の光半導体素子用サブマウントのグイボンド状態
を示す正面断面図である。 図においてｋ（１）はＬＤチップ、（２）はサブマウン
ト基体、 （２ａ）は段差、（３）は金属ブロック、（
４）はメタライズ、（５）はＬＤチップ（１）の裏面電
極、（６）はＬＤチップ（１）の表面電極、（７）は金
ワイヤ、（８）はＰＤチップ、（９）はステムである。 なお１図中、同一符号は同一または相当部分を示す。
Claims (3)
- （１）光半導体素子のチップを実装するためのサブマウ
ントにおいて、サブマウント基体を電気伝導性材料で構
成し、かつサブマウント基体のチップ側の面に、チップ
実装時にチップ後端面より後方になる部分がチップとサ
ブマウントの接合面より低くなるように段差を設け、さ
らにサブマウント基体の両面にサブマウント基体側から
第１層Ｔｉ、第２層Ｎｉ、第３層半田からなるメタライ
ズを施したことを特徴とする半導体素子用サブマウント
。 - （２）上記半田層が、Ｓｎで構成されたことを特徴とす
る特許請求の範囲第１項記載の光半導体素子用サブマウ
ント。 - （３）上記段差が２０〜３０μｍであることを特徴とす
る特許請求の範囲第１項記載の光半導体素子用サブマウ
ント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29351087A JPH01134983A (ja) | 1987-11-19 | 1987-11-19 | 光半導体素子用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29351087A JPH01134983A (ja) | 1987-11-19 | 1987-11-19 | 光半導体素子用サブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01134983A true JPH01134983A (ja) | 1989-05-26 |
Family
ID=17795673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29351087A Pending JPH01134983A (ja) | 1987-11-19 | 1987-11-19 | 光半導体素子用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01134983A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227084A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Electric Corp | 半導体組立方法 |
| JPH0476971A (ja) * | 1990-07-18 | 1992-03-11 | Mitsubishi Electric Corp | 半導体レーザ装置用ステム |
-
1987
- 1987-11-19 JP JP29351087A patent/JPH01134983A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227084A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Electric Corp | 半導体組立方法 |
| JPH0476971A (ja) * | 1990-07-18 | 1992-03-11 | Mitsubishi Electric Corp | 半導体レーザ装置用ステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9780523B2 (en) | Semiconductor laser device | |
| JP2014529199A (ja) | サブマウント上にｖｃｓｅｌチップを組立てる方法 | |
| US5698897A (en) | Semiconductor device having a plated heat sink | |
| JPH0513820A (ja) | 半導体装置 | |
| JP4811629B2 (ja) | 半導体レーザ装置 | |
| JPH0750813B2 (ja) | 半導体レーザ素子用サブマウント | |
| JPH0738208A (ja) | 半導体レーザ装置 | |
| JP5031136B2 (ja) | 半導体レーザ装置 | |
| JP3912130B2 (ja) | サブマウント | |
| JP3377553B2 (ja) | 半導体レーザ装置 | |
| JPS5996789A (ja) | 光半導体装置 | |
| JPH08330672A (ja) | 半導体レーザ装置 | |
| US20070076772A1 (en) | Semiconductor laser device | |
| JPH04315486A (ja) | 光電子装置およびその製造方法 | |
| JPH01134983A (ja) | 光半導体素子用サブマウント | |
| JPH06260723A (ja) | 半導体レーザ装置 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JPH0451073B2 (ja) | ||
| JP2005101149A (ja) | 半導体発光装置及びその製造方法 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JP2970635B2 (ja) | 半導体レーザーモジュール及び金属フェルール | |
| JPH05243690A (ja) | 半導体レーザ装置 | |
| JPH03106089A (ja) | 半導体レーザ素子 | |
| JP2007251142A (ja) | 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法 | |
| JPWO2020031944A1 (ja) | 半導体発光装置 |