JPS63160292A - 光半導体素子用サブマウント - Google Patents
光半導体素子用サブマウントInfo
- Publication number
- JPS63160292A JPS63160292A JP61315617A JP31561786A JPS63160292A JP S63160292 A JPS63160292 A JP S63160292A JP 61315617 A JP61315617 A JP 61315617A JP 31561786 A JP31561786 A JP 31561786A JP S63160292 A JPS63160292 A JP S63160292A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- submount
- optical semiconductor
- chip
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 5
- 239000012298 atmosphere Substances 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 239000003049 inorganic solvent Substances 0.000 abstract 1
- 229910001867 inorganic solvent Inorganic materials 0.000 abstract 1
- 238000012858 packaging process Methods 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光半導体素子のチップの実装に使用する光半
導体素子用サブマウントの構造に関するものである。
導体素子用サブマウントの構造に関するものである。
第３図は従来の光半導体素子用サブマウントを示す断面
図であり、また第４図はレーザダイオードチップ（ＬＤ
チップ）等の光半導体素子のチップを第３図に示す光半
導体素子用サブマウントを介して、金属ブロックにグイ
ボンドした際のグイボンド状態を示す図である。
図であり、また第４図はレーザダイオードチップ（ＬＤ
チップ）等の光半導体素子のチップを第３図に示す光半
導体素子用サブマウントを介して、金属ブロックにグイ
ボンドした際のグイボンド状態を示す図である。
第３図、第４図において、１はＬＤチップ、２はＳｉの
導電性のサブマウント基体、５は放熱用の金属ブロック
、６及び７はＬＤチップ１の裏面及び表面電極、８はＬ
Ｄチップｌの表面電極７に熱圧着された金ワイヤーであ
る。また９はＳｉのサブマウント基体２の両面に施され
た金メッキ層である。
導電性のサブマウント基体、５は放熱用の金属ブロック
、６及び７はＬＤチップ１の裏面及び表面電極、８はＬ
Ｄチップｌの表面電極７に熱圧着された金ワイヤーであ
る。また９はＳｉのサブマウント基体２の両面に施され
た金メッキ層である。
ＬＤチップ１はＧａＡｓ基板上に液相成長法によりＧａ
Ａｓ、ＧａＡｌＡｓの各層が順次積層され、ダブルへテ
ロ接合を形成している。又、内部ストライプ構造により
、電流注入時にキャリアの閉じ込めが効率よく行われ、
その結果、電子とホ−ルの再結合により、光が発生する
。発生した光は共振器端面での反射を繰り返し増幅して
行き、共振器利得が内部吸収ロスと同じになった所でレ
ーザ発振を開始する。レーザ光は共振器端面の微小なポ
ットより放射されるため、結晶内部ではかなりの発熱が
起こる。従って発振後のレーザ特性を安定に得るには放
熱が必須であるためＬＤチップ１は第４図に示すように
放熱用の金属ブロック５に装着される。
Ａｓ、ＧａＡｌＡｓの各層が順次積層され、ダブルへテ
ロ接合を形成している。又、内部ストライプ構造により
、電流注入時にキャリアの閉じ込めが効率よく行われ、
その結果、電子とホ−ルの再結合により、光が発生する
。発生した光は共振器端面での反射を繰り返し増幅して
行き、共振器利得が内部吸収ロスと同じになった所でレ
ーザ発振を開始する。レーザ光は共振器端面の微小なポ
ットより放射されるため、結晶内部ではかなりの発熱が
起こる。従って発振後のレーザ特性を安定に得るには放
熱が必須であるためＬＤチップ１は第４図に示すように
放熱用の金属ブロック５に装着される。
ここで第４図を基にＬＤチップ１が放熱用の金属ブロッ
ク５にダイボンドされる過程を説明する。
ク５にダイボンドされる過程を説明する。
まず放熱用金属ブロック５の上に、両面にＡｕメッキ５
がほどこされたＳｉサブマウント基体２がマウントされ
、該Ｓｉサブマウント基体２の上に、ＬＤチンプ１がマ
ウントされる。その後、前記ＬＤチップ１がダイボンド
中に動かない様に、ある荷重で加圧し、前記金属ブロッ
ク５の下方よりヒートアンプする。ある温度に達すると
、Ｓｉサブマウント基体２のＳｉと該サブマウント基体
２の両面に施されたＡｕメッキのＡｕが拡散により反応
し、ＡｕＳｉの共晶半田を形成する。この時、ＬＤチッ
プ１の裏面電極６とＳｉサブマウント基体２．及び金属
ブロック５とＳｉサブマウント基体２とが同時に接合溶
融され、Ｌ Ｄチップｌの表面電極７の上方よりある荷
重で、前記ＬＤチップ１を押さえつつ、冷却することに
より、ダイボンドは完了する。ここで使用しているＳｔ
のサブマウントは、ダイボンドする際の半田剤であると
共に、グイボンド中の金属プロ・７りの熱膨張によるＬ
Ｄチップの歪を緩和する為に非常に重要な部品である。
がほどこされたＳｉサブマウント基体２がマウントされ
、該Ｓｉサブマウント基体２の上に、ＬＤチンプ１がマ
ウントされる。その後、前記ＬＤチップ１がダイボンド
中に動かない様に、ある荷重で加圧し、前記金属ブロッ
ク５の下方よりヒートアンプする。ある温度に達すると
、Ｓｉサブマウント基体２のＳｉと該サブマウント基体
２の両面に施されたＡｕメッキのＡｕが拡散により反応
し、ＡｕＳｉの共晶半田を形成する。この時、ＬＤチッ
プ１の裏面電極６とＳｉサブマウント基体２．及び金属
ブロック５とＳｉサブマウント基体２とが同時に接合溶
融され、Ｌ Ｄチップｌの表面電極７の上方よりある荷
重で、前記ＬＤチップ１を押さえつつ、冷却することに
より、ダイボンドは完了する。ここで使用しているＳｔ
のサブマウントは、ダイボンドする際の半田剤であると
共に、グイボンド中の金属プロ・７りの熱膨張によるＬ
Ｄチップの歪を緩和する為に非常に重要な部品である。
従来の光半導体素子用サブマウントは以上のように構成
されているので、Ｓｉサブマウント基体２にＡｕメッキ
を施した後にＡｕメッキ層の表面にＳｉが拡散上昇し、
Ｓｉの酸化物を形成することは避けられない問題である
。従ってＳｉサブマウントを実装する際には、酸化膜を
無機系の洗浄液に浸して上記酸化物を除去した後、Ｎ２
雰囲気内で乾燥させてからダイボンドを行う必要があり
、又サブマウントの保存については上記酸化物の成長に
よる品質の劣化を防ぐため、空気中ではなく、Ｎｔ雰囲
気内、又は真空中で保存する必要があるなどの問題点が
あった。
されているので、Ｓｉサブマウント基体２にＡｕメッキ
を施した後にＡｕメッキ層の表面にＳｉが拡散上昇し、
Ｓｉの酸化物を形成することは避けられない問題である
。従ってＳｉサブマウントを実装する際には、酸化膜を
無機系の洗浄液に浸して上記酸化物を除去した後、Ｎ２
雰囲気内で乾燥させてからダイボンドを行う必要があり
、又サブマウントの保存については上記酸化物の成長に
よる品質の劣化を防ぐため、空気中ではなく、Ｎｔ雰囲
気内、又は真空中で保存する必要があるなどの問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、Ｓｉの拡散上昇による酸化膜除去のための無
機系洗浄工程を廃止できると共に、Ｎ２雰囲気、真空外
においても品質を維持できる安定したＳｉサブマウント
を得ることを目的とする。
たもので、Ｓｉの拡散上昇による酸化膜除去のための無
機系洗浄工程を廃止できると共に、Ｎ２雰囲気、真空外
においても品質を維持できる安定したＳｉサブマウント
を得ることを目的とする。
この発明に係る光半導体素子用サブマウントは、Ｓｉサ
ブマウント基体の両面に、内側から順に形成された第１
層Ｔｉ、第２層Ｎ２．第３層Ａｕからなる多層膜で構成
されたバリヤ層と、該バリア層の上に形成された半田層
とを備えたものである。
ブマウント基体の両面に、内側から順に形成された第１
層Ｔｉ、第２層Ｎ２．第３層Ａｕからなる多層膜で構成
されたバリヤ層と、該バリア層の上に形成された半田層
とを備えたものである。
この発明における光半導体素子用サブマウントは、Ｔｉ
−Ｎｔ−Ａｕのバリヤ層をＳｉサブマウント基体の両面
に備えたから、従来のサブマウントの電気伝導性を損な
うことな（Ｓｉの拡散上昇を抑えることができ、又該バ
リヤ層の上に設けられた半田層は、接着熔融時、ＬＤチ
ップの裏面電極Ａ ｕ層と放熱用金属ブロック表面Ａｕ
層との間で、Ａｕ−５ｎの共晶半田を形成し、密着性の
非常に良い品質の高いデバイスを得ることができる。
−Ｎｔ−Ａｕのバリヤ層をＳｉサブマウント基体の両面
に備えたから、従来のサブマウントの電気伝導性を損な
うことな（Ｓｉの拡散上昇を抑えることができ、又該バ
リヤ層の上に設けられた半田層は、接着熔融時、ＬＤチ
ップの裏面電極Ａ ｕ層と放熱用金属ブロック表面Ａｕ
層との間で、Ａｕ−５ｎの共晶半田を形成し、密着性の
非常に良い品質の高いデバイスを得ることができる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による。光半導体素子用サブマウ
ントを示す断面図、第２図は本発明の一実施例によるＳ
ｉサブマウントを介して、ＬＤチップが放熱用金属ブロ
ックにダイボンドされた状態を示す図であり、基本的構
成は従来のものと同じである。
図は本発明の一実施例による。光半導体素子用サブマウ
ントを示す断面図、第２図は本発明の一実施例によるＳ
ｉサブマウントを介して、ＬＤチップが放熱用金属ブロ
ックにダイボンドされた状態を示す図であり、基本的構
成は従来のものと同じである。
第１図において、Ｓｉの導電性サブマウント基体２の両
面にはスパッタ法により５００人の第１層ＴｉＪ苫３１
．１５００人の第２層Ｎｉ層３２．５００人の第３層Ａ
ｕ層３３が順次積層され、バリア層３を構成している。
面にはスパッタ法により５００人の第１層ＴｉＪ苫３１
．１５００人の第２層Ｎｉ層３２．５００人の第３層Ａ
ｕ層３３が順次積層され、バリア層３を構成している。
さらに該バリヤ層３の上には全面がＳｎ半田層でおおわ
れるような形でメッキが施されている。
れるような形でメッキが施されている。
次に作用について説明する。
本実施例においてはバリア層３の第１Ｎ、第２層のＴｉ
、Ｎｉ層によりＳｉが表面に拡散することを防いでいる
ためＳｉの酸化物が表面で形成されることはなく実装に
際して無機系洗浄工程を必要とせず、また保存について
も空気中にて保存が可能となる。ここで本実施例におい
てはＴｉ層３１、Ｎｉ層３２があるためにダイボンド時
にＡｕ−３ｔＯ共晶半田は形成されない。しかしながら
本実施例ではバリア層３上にはＳｎ半田層４が形成され
ており、ダイボンド時においてはこのＳｎ半田層４とＬ
Ｄチップ１の裏面電橋６のＡｕ層、及びＳｎ半田層４と
と放熱用の金属ブロックの表面に施されたＡｕ層との間
でそれぞれＡｕ−３ｎＯ共晶半田が形成され、これによ
り安定した接着強度が得られる。
、Ｎｉ層によりＳｉが表面に拡散することを防いでいる
ためＳｉの酸化物が表面で形成されることはなく実装に
際して無機系洗浄工程を必要とせず、また保存について
も空気中にて保存が可能となる。ここで本実施例におい
てはＴｉ層３１、Ｎｉ層３２があるためにダイボンド時
にＡｕ−３ｔＯ共晶半田は形成されない。しかしながら
本実施例ではバリア層３上にはＳｎ半田層４が形成され
ており、ダイボンド時においてはこのＳｎ半田層４とＬ
Ｄチップ１の裏面電橋６のＡｕ層、及びＳｎ半田層４と
と放熱用の金属ブロックの表面に施されたＡｕ層との間
でそれぞれＡｕ−３ｎＯ共晶半田が形成され、これによ
り安定した接着強度が得られる。
ｆｃお上記実施例では、半田層をＳｎとしたものを示し
たが、これはＰｂ５ｎ、Ｉｎであってもよく、上記実施
例と同様の効果を奏する。
たが、これはＰｂ５ｎ、Ｉｎであってもよく、上記実施
例と同様の効果を奏する。
以上のように、この発明によれば、Ｓｔのサブマウント
基体の両面にＴｉ−Ｎｉ −Ａｕバリヤ層を設け、さら
にその上に半田層を設けた構成としたから、ＬＤチップ
と放熱用金属ブロックの接合部において、接着強度を十
分満足する信頼性の高いサブマウントが得られる効果が
あり、また実装前に、Ｓｉの拡散による酸化膜を除去す
る無機洗浄工程を省略でき、さらにＮ２雰囲気、真空雰
囲気外でも品質を安定に維持保存できるため経済的にも
大きなプラスとなる効果がある。
基体の両面にＴｉ−Ｎｉ −Ａｕバリヤ層を設け、さら
にその上に半田層を設けた構成としたから、ＬＤチップ
と放熱用金属ブロックの接合部において、接着強度を十
分満足する信頼性の高いサブマウントが得られる効果が
あり、また実装前に、Ｓｉの拡散による酸化膜を除去す
る無機洗浄工程を省略でき、さらにＮ２雰囲気、真空雰
囲気外でも品質を安定に維持保存できるため経済的にも
大きなプラスとなる効果がある。
第１図はこの発明の一実施例による光半導体素子用サブ
マウントの断面図、第２図は第１図に示すサブマウント
を介してのＬＤチップのダイボンド状態を示す図、第３
図は従来は光半導体素子用サブマウントの断面図、第４
図は第３図に示すサブマウントを介してのＬＤチップの
ダイボンド状態を示す図である。 ２はＳｉサブマウント基体、３はバリア層、３１はＴｉ
層、３２はＮｉ層、３３はＡｕ層、４は半田層。 なお図中同一符号は同−又は相当部分を示す。
マウントの断面図、第２図は第１図に示すサブマウント
を介してのＬＤチップのダイボンド状態を示す図、第３
図は従来は光半導体素子用サブマウントの断面図、第４
図は第３図に示すサブマウントを介してのＬＤチップの
ダイボンド状態を示す図である。 ２はＳｉサブマウント基体、３はバリア層、３１はＴｉ
層、３２はＮｉ層、３３はＡｕ層、４は半田層。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）光半導体素子のチップを実装するための光半導体
素子用サブマウントにおいて、 電気伝導性材料で構成されたサブマウント基体と、 該サブマウント基体の両面に内側から順に形成された第
１層Ｔｉ、第２層Ｎｉ、第３層Ａｕからなる多層膜で構
成された拡散バリア層と、 該バリア層上に形成された半田層とを有することを特徴
とする光半導体素子用サブマウント。 - （２）上記半田層がＳｎで構成されたことを特徴とする
特許請求の範囲第１項記載の光半導体素子用サブマウン
ト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61315617A JPS63160292A (ja) | 1986-12-23 | 1986-12-23 | 光半導体素子用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61315617A JPS63160292A (ja) | 1986-12-23 | 1986-12-23 | 光半導体素子用サブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160292A true JPS63160292A (ja) | 1988-07-04 |
Family
ID=18067517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61315617A Pending JPS63160292A (ja) | 1986-12-23 | 1986-12-23 | 光半導体素子用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160292A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114411A (ja) * | 2008-11-06 | 2010-05-20 | Samsung Electro-Mechanics Co Ltd | 化合物半導体発光素子及びその製造方法 |
| US8188496B2 (en) | 2008-11-06 | 2012-05-29 | Samsung Led Co., Ltd. | Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157284A (ja) * | 1984-01-27 | 1985-08-17 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-12-23 JP JP61315617A patent/JPS63160292A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157284A (ja) * | 1984-01-27 | 1985-08-17 | Hitachi Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114411A (ja) * | 2008-11-06 | 2010-05-20 | Samsung Electro-Mechanics Co Ltd | 化合物半導体発光素子及びその製造方法 |
| US8188496B2 (en) | 2008-11-06 | 2012-05-29 | Samsung Led Co., Ltd. | Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same |
| US8916402B2 (en) | 2008-11-06 | 2014-12-23 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| US6479325B2 (en) | Method of stacking semiconductor laser devices in a sub-mount and heatsink | |
| JPS5837713B2 (ja) | 半導体レ−ザ−装置の製造方法 | |
| JP4514376B2 (ja) | 窒化物半導体レーザ装置 | |
| JPH09223846A (ja) | 窒化物半導体レーザ素子 | |
| JPH09172224A (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JP4121591B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH03209896A (ja) | 半導体レーザ素子用サブマウント | |
| JPH10308560A (ja) | 半導体発光素子および発光装置 | |
| JPH04315486A (ja) | 光電子装置およびその製造方法 | |
| JPS63160292A (ja) | 光半導体素子用サブマウント | |
| JP2000269583A (ja) | 半導体発光装置およびその製造方法 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JPH01138777A (ja) | 光半導体素子用サブマウント | |
| JPH04186688A (ja) | 半導体レーザ装置 | |
| KR20070039195A (ko) | 열적 안정성이 개선된 반도체 소자 및 이의 제조방법 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JPH0451073B2 (ja) | ||
| JPS63233591A (ja) | 光半導体素子用サブマウント | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JPH08125270A (ja) | 積層型半導体レーザ | |
| JPH0846289A (ja) | 半導体レーザの製造方法 | |
| JPH04283948A (ja) | 光半導体素子用サブマウント | |
| JPH05243690A (ja) | 半導体レーザ装置 | |
| KR960011482B1 (ko) | GaAs 레이저 다이오드 및 제조방법 |