JP2677219B2 - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JP2677219B2 JP2677219B2 JP6317612A JP31761294A JP2677219B2 JP 2677219 B2 JP2677219 B2 JP 2677219B2 JP 6317612 A JP6317612 A JP 6317612A JP 31761294 A JP31761294 A JP 31761294A JP 2677219 B2 JP2677219 B2 JP 2677219B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser
- electrode
- heat sink
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体レ−ザの製造方
法に関し、特にワットクラスの大光出力を得るための半
導体レ−ザの製造方法に関する。
法に関し、特にワットクラスの大光出力を得るための半
導体レ−ザの製造方法に関する。
【０００２】
【従来の技術】近年、半導体レ−ザの高出力化に関する
技術の進展はめざましく、ＣＷ動作で100Ｗを越える光
出力動作が報告されるようになってきた。その一例を挙
げると、坂本氏等は、“1992年発行の「エレクトロニク
スレタ−ズ誌」第28巻，197〜199頁”に掲載されている
ように、図７に示すようなＧａＡｓ系半導体レ−ザアレ
イにおいて室温で100Ｗの最大ＣＷ光出力動作を実現し
ている。
技術の進展はめざましく、ＣＷ動作で100Ｗを越える光
出力動作が報告されるようになってきた。その一例を挙
げると、坂本氏等は、“1992年発行の「エレクトロニク
スレタ−ズ誌」第28巻，197〜199頁”に掲載されている
ように、図７に示すようなＧａＡｓ系半導体レ−ザアレ
イにおいて室温で100Ｗの最大ＣＷ光出力動作を実現し
ている。
【０００３】なお、図７は、従来のアレイ型半導体レ−
ザを説明する図及び表であって、(Ａ)はその斜視図及び
一部拡大図であり、(Ｂ)はその各寸法を示す表である。
図７(Ａ)において、１はアレイレ−ザ、11は基板(ｎ−G
aAs基板)、13は活性層、14はクラッド層である。
ザを説明する図及び表であって、(Ａ)はその斜視図及び
一部拡大図であり、(Ｂ)はその各寸法を示す表である。
図７(Ａ)において、１はアレイレ−ザ、11は基板(ｎ−G
aAs基板)、13は活性層、14はクラッド層である。
【０００４】上記坂本氏等が提案した例では、図７に示
すように、アレイレ−ザ１の全幅が１ｃｍで発光領域の
幅(ｗ)が96μｍ、繰り返し(ｓ)が125μｍ、全発光領域
幅(total width)が7200μｍ(7.2ｍｍ)のものである。そ
して、発光波長800ｎｍの、このようなアレイレ−ザ１
で、発振しきい値電流15Ａ，150Ａ注入時に最大100Ｗの
光出力が得られている。
すように、アレイレ−ザ１の全幅が１ｃｍで発光領域の
幅(ｗ)が96μｍ、繰り返し(ｓ)が125μｍ、全発光領域
幅(total width)が7200μｍ(7.2ｍｍ)のものである。そ
して、発光波長800ｎｍの、このようなアレイレ−ザ１
で、発振しきい値電流15Ａ，150Ａ注入時に最大100Ｗの
光出力が得られている。
【０００５】一方、半導体レ−ザの発光波長範囲も拡大
されており、例えば、Major氏等は、“1993年発行の
「エレクトロニクスレタ−ズ誌」第29巻，2112〜2114
頁”に２μｍ波長帯の大光出力ＬＤを報告している。こ
のMajor氏等が提案した例では、幅200μｍのストライブ
を12本配列したアレイ構造素子であって、10℃において
発振しきい値電流６Ａ，40Ａ注入時に最大５Ｗの光出力
を得ている。
されており、例えば、Major氏等は、“1993年発行の
「エレクトロニクスレタ−ズ誌」第29巻，2112〜2114
頁”に２μｍ波長帯の大光出力ＬＤを報告している。こ
のMajor氏等が提案した例では、幅200μｍのストライブ
を12本配列したアレイ構造素子であって、10℃において
発振しきい値電流６Ａ，40Ａ注入時に最大５Ｗの光出力
を得ている。
【０００６】上述した各例における素子は、いずれも長
さ約１ｍｍ、幅１ｃｍにわたるレ−ザバ−であり、通
常、Ｓｉ、ダイヤモンド、ＢＮ(ボロンナイトライド)等
の熱伝導率の高い材料からなるヒ−トシンクと接着さ
せ、更にこのヒ−トシンクを銅などの金属材料からなる
キャリアに半田付けする。そして、レ−ザ側の電極表面
には、通常、0.5μｍ以上の厚いＡｕ(金)が形成され、
一方、ヒ−トシンクの表面には、ＡｕＳｎ(金錫)などの
金属材料が形成されている。
さ約１ｍｍ、幅１ｃｍにわたるレ−ザバ−であり、通
常、Ｓｉ、ダイヤモンド、ＢＮ(ボロンナイトライド)等
の熱伝導率の高い材料からなるヒ−トシンクと接着さ
せ、更にこのヒ−トシンクを銅などの金属材料からなる
キャリアに半田付けする。そして、レ−ザ側の電極表面
には、通常、0.5μｍ以上の厚いＡｕ(金)が形成され、
一方、ヒ−トシンクの表面には、ＡｕＳｎ(金錫)などの
金属材料が形成されている。
【０００７】その後、ヒ−トシンクによって出射光がけ
られないように光出射端面を揃えるように位置合わせを
した状態で250℃程度まで昇温すると、レ−ザ側のＡｕ
とヒ−トシンク側のＡｕＳｎとが合金化される。この
際、レ−ザアレイとヒ−トシンクに一様な力がかかるよ
うにレ−ザバ−全体に加重を加え、合金化を行う。
られないように光出射端面を揃えるように位置合わせを
した状態で250℃程度まで昇温すると、レ−ザ側のＡｕ
とヒ−トシンク側のＡｕＳｎとが合金化される。この
際、レ−ザアレイとヒ−トシンクに一様な力がかかるよ
うにレ−ザバ−全体に加重を加え、合金化を行う。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の例では、レ−ザ電極とヒ−トシンク上の金属材料と
を融着面全面にわたって均一に合金化させることは非常
に困難であった。組立作業を行った後に光出力特性を評
価すると、前述のような優れた特性を示す素子がある一
方で、その半分程度しか光出力が得られない場合もあっ
た。
来の例では、レ−ザ電極とヒ−トシンク上の金属材料と
を融着面全面にわたって均一に合金化させることは非常
に困難であった。組立作業を行った後に光出力特性を評
価すると、前述のような優れた特性を示す素子がある一
方で、その半分程度しか光出力が得られない場合もあっ
た。
【０００９】特性の劣る素子を分解して調べたところ、
図８に示すように、班にしか合金化されず、全く合金化
反応が生じていない領域が認められた。即ち、図８は、
従来例による製造法でのレ−ザ電極とヒ−トシンクとの
接着面を示す図であって、該レ−ザ電極とヒ−トシンク
上の金属材料との合金化の様子を示す図であり、この図
８に示すように、レ−ザ電極とヒ−トシンクとの接着面
には、合金化領域41と合金化されなかった領域41とが認
められた。
図８に示すように、班にしか合金化されず、全く合金化
反応が生じていない領域が認められた。即ち、図８は、
従来例による製造法でのレ−ザ電極とヒ−トシンクとの
接着面を示す図であって、該レ−ザ電極とヒ−トシンク
上の金属材料との合金化の様子を示す図であり、この図
８に示すように、レ−ザ電極とヒ−トシンクとの接着面
には、合金化領域41と合金化されなかった領域41とが認
められた。
【００１０】これは、昇温時の加重の状態や上記レ−ザ
電極及び金属材料の表面状態によって局所的に合金化が
進み、部分的に合金化されずに取り残される領域ができ
てしまうためである。このように合金化領域が班になっ
てしまうと、発光領域で発生した熱の放散が悪くなり、
１Ｗを超えるような入力電力レベルでは、わずかな熱抵
抗の増加によって光出力の大幅な低下が生じてしまうと
いう問題があった。
電極及び金属材料の表面状態によって局所的に合金化が
進み、部分的に合金化されずに取り残される領域ができ
てしまうためである。このように合金化領域が班になっ
てしまうと、発光領域で発生した熱の放散が悪くなり、
１Ｗを超えるような入力電力レベルでは、わずかな熱抵
抗の増加によって光出力の大幅な低下が生じてしまうと
いう問題があった。
【００１１】本発明は、上記問題点に鑑み成されたもの
であって、その目的とするところは、レ−ザ電極とヒ−
トシンクとの接着面における合金化を均一性良く行うこ
とができる半導体レ−ザの製造方法を提供することを技
術的課題とし、その結果として、特に、熱抵抗が低く、
高い光出力レベルまで安定に動作し、再現性が良いアレ
イ半導体レ−ザを提供することにある。
であって、その目的とするところは、レ−ザ電極とヒ−
トシンクとの接着面における合金化を均一性良く行うこ
とができる半導体レ−ザの製造方法を提供することを技
術的課題とし、その結果として、特に、熱抵抗が低く、
高い光出力レベルまで安定に動作し、再現性が良いアレ
イ半導体レ−ザを提供することにある。
【００１２】
【課題を解決するための手段】本発明は、レ−ザ電極な
いしヒ−トシンク上の融着金属をストライプ形状等とし
て、該レ−ザ電極とヒ−トシンクとの接着面における合
金化領域を比較的小さな領域に分割することを特徴と
し、これによって上記技術的課題を解決したものであ
り、上記した目的とする半導体レ−ザを提供するもので
ある。
いしヒ−トシンク上の融着金属をストライプ形状等とし
て、該レ−ザ電極とヒ−トシンクとの接着面における合
金化領域を比較的小さな領域に分割することを特徴と
し、これによって上記技術的課題を解決したものであ
り、上記した目的とする半導体レ−ザを提供するもので
ある。
【００１３】即ち、本発明の半導体レ−ザの製造方法
は、「半導体レ−ザの電極とヒ−トシンク上に形成した
金属融材を合わせた状態で加熱して該電極と金属融材の
一部を合金化させることにより、前記半導体レ−ザとヒ
−トシンクとを接着させる半導体レ−ザの製造方法にお
いて、(1) 前記半導体レ−ザの電極ないし前記ヒ−トシ
ンク上の金属融材が、ストライプ状、島状又は櫛状に形
成されていること(請求項１)、(2) 前記半導体レ−ザが
複数の発光領域を有するアレイ型半導体レ−ザであり、
該発光領域に近接して合金化領域を形成すること(請求
項２)、(3) 前記半導体レ−ザが複数の発光領域を有す
るアレイ型半導体レ−ザであり、合金化される領域が、
前記半導体レ−ザの長手方向の中央部において周辺部よ
りも密に形成されていること(請求項３)、を特徴とする
半導体レ−ザの製造方法。」を要旨とするものである。
は、「半導体レ−ザの電極とヒ−トシンク上に形成した
金属融材を合わせた状態で加熱して該電極と金属融材の
一部を合金化させることにより、前記半導体レ−ザとヒ
−トシンクとを接着させる半導体レ−ザの製造方法にお
いて、(1) 前記半導体レ−ザの電極ないし前記ヒ−トシ
ンク上の金属融材が、ストライプ状、島状又は櫛状に形
成されていること(請求項１)、(2) 前記半導体レ−ザが
複数の発光領域を有するアレイ型半導体レ−ザであり、
該発光領域に近接して合金化領域を形成すること(請求
項２)、(3) 前記半導体レ−ザが複数の発光領域を有す
るアレイ型半導体レ−ザであり、合金化される領域が、
前記半導体レ−ザの長手方向の中央部において周辺部よ
りも密に形成されていること(請求項３)、を特徴とする
半導体レ−ザの製造方法。」を要旨とするものである。
【００１４】以下、本発明について詳細に説明する。一
般に、ワットクラスの高いＣＷ光出力が得られる半導体
レ−ザを安定に実現するためには、熱の放散を良好に行
う必要がある。そのためにはレ−ザ電極とヒ−トシンク
上に形成された融着金属との合金化を均一に行う必要が
ある。
般に、ワットクラスの高いＣＷ光出力が得られる半導体
レ−ザを安定に実現するためには、熱の放散を良好に行
う必要がある。そのためにはレ−ザ電極とヒ−トシンク
上に形成された融着金属との合金化を均一に行う必要が
ある。
【００１５】しかしながら、従来法によるレ−ザ電極と
ヒ−トシンクとの接着面には、前記したとおり、合金化
領域41と合金化されなかった領域41とが存在し(前記図
８参照)、レ−ザ電極とヒ−トシンク上の金属材料を融
着面の全面にわたって均一に合金化されていないという
問題があった。このような問題が生じるのは、電極材
料、金属材料表面のわずかな凹凸、あるいは酸化物によ
って局所的に合金化が進むことによる。そして、はじめ
に局所的な合金化が進むと、周囲の電極材料がそこに吸
い寄せられ、そこから離れた領域では更に合金化反応の
開始が遅れ、結果的に島状に取り残されることになる。
ヒ−トシンクとの接着面には、前記したとおり、合金化
領域41と合金化されなかった領域41とが存在し(前記図
８参照)、レ−ザ電極とヒ−トシンク上の金属材料を融
着面の全面にわたって均一に合金化されていないという
問題があった。このような問題が生じるのは、電極材
料、金属材料表面のわずかな凹凸、あるいは酸化物によ
って局所的に合金化が進むことによる。そして、はじめ
に局所的な合金化が進むと、周囲の電極材料がそこに吸
い寄せられ、そこから離れた領域では更に合金化反応の
開始が遅れ、結果的に島状に取り残されることになる。
【００１６】上記事実から、個々の合金化領域を狭い領
域に制限しておけば、それぞれの狭い領域内では、均一
に合金化反応が進むことになる。そのような領域の面積
は、金属材料の種類やその表面状態に大きく依存する
が、レ−ザ電極をＡｕ(厚さ：1μｍ)、ヒ−トシンク上
の金属材料をＡｕＳｎ(厚さ：約5μｍ)とした本発明者
等の実験では、1ｍｍ2よりも小さければ、その範囲内で
は均一に合金化反応が進むことが明らかになった。従っ
て、個々の領域を1ｍｍ2以内の小さな領域に分割するこ
とによって、前述の問題点を解決できるものであり、こ
の点に着目して本発明を完成したものである。
域に制限しておけば、それぞれの狭い領域内では、均一
に合金化反応が進むことになる。そのような領域の面積
は、金属材料の種類やその表面状態に大きく依存する
が、レ−ザ電極をＡｕ(厚さ：1μｍ)、ヒ−トシンク上
の金属材料をＡｕＳｎ(厚さ：約5μｍ)とした本発明者
等の実験では、1ｍｍ2よりも小さければ、その範囲内で
は均一に合金化反応が進むことが明らかになった。従っ
て、個々の領域を1ｍｍ2以内の小さな領域に分割するこ
とによって、前述の問題点を解決できるものであり、こ
の点に着目して本発明を完成したものである。
【００１７】
【実施例】次に、本発明の実施例を示す図１〜図６を用
いて本発明をより詳細に説明するが、本発明は、以下の
実施例に限定されるものではなく、前記した本発明の要
旨の範囲内で適宜変更可能である。
いて本発明をより詳細に説明するが、本発明は、以下の
実施例に限定されるものではなく、前記した本発明の要
旨の範囲内で適宜変更可能である。
【００１８】（実施例１）図１は本発明の一実施例(実
施例１)によるアレイ半導体レ−ザをキャリアに搭載し
た半導体レ−ザの斜視図であって、本実施例１では、図
１に示すように、アレイレ−ザ１は、その成長層側を下
にしてヒ−トシンク２に接着されている。即ち、ヒ−ト
シンク２の表面にはＡｕＳｎの融着金属３が形成され、
この融着金属３とレ−ザ電極とが合金化して接着されて
いる。
施例１)によるアレイ半導体レ−ザをキャリアに搭載し
た半導体レ−ザの斜視図であって、本実施例１では、図
１に示すように、アレイレ−ザ１は、その成長層側を下
にしてヒ−トシンク２に接着されている。即ち、ヒ−ト
シンク２の表面にはＡｕＳｎの融着金属３が形成され、
この融着金属３とレ−ザ電極とが合金化して接着されて
いる。
【００１９】また、ヒ−トシンク２上のアレイレ−ザ１
と反対側の箇所には、図１に示すように、絶縁ブロック
４が半田付けされ、そして、電極金属が形成された絶縁
ブロック４の表面とアレイレ−ザ１とは、ボンディング
ワイヤ５によって導通されている。この全体がホルダに
搭載され、外部から注入した電流によってレ−ザ発振を
得る構造のものである。
と反対側の箇所には、図１に示すように、絶縁ブロック
４が半田付けされ、そして、電極金属が形成された絶縁
ブロック４の表面とアレイレ−ザ１とは、ボンディング
ワイヤ５によって導通されている。この全体がホルダに
搭載され、外部から注入した電流によってレ−ザ発振を
得る構造のものである。
【００２０】図２は、実施例１における半導体レ−ザ素
子の斜視図であって、本実施例１では、該図に示すよう
に、InP基板11上に活性層13等を成長した半導体レ−ザ
アレイであって、幅150μｍの複数のストライプレ−ザ
からなり、このストライプレ−ザは、幅50μｍの溝16で
分離されている構造からなる。本実施例１におけるレ−
ザ構造について、上記図２を参照して更に説明すると、
これは、ｎ−InP基板11上にｎ−InPバッファ層12(厚さ1
μｍ)、InGaAs歪ＭＱＷ構造からなる活性層13、ｐ−InP
クラッド層14(厚さ2μｍ)、発光波長1.4μｍ組成のInGa
AsPコンタクト層15(厚さ0.5μｍ)を順次積層した構成か
らなる。
子の斜視図であって、本実施例１では、該図に示すよう
に、InP基板11上に活性層13等を成長した半導体レ−ザ
アレイであって、幅150μｍの複数のストライプレ−ザ
からなり、このストライプレ−ザは、幅50μｍの溝16で
分離されている構造からなる。本実施例１におけるレ−
ザ構造について、上記図２を参照して更に説明すると、
これは、ｎ−InP基板11上にｎ−InPバッファ層12(厚さ1
μｍ)、InGaAs歪ＭＱＷ構造からなる活性層13、ｐ−InP
クラッド層14(厚さ2μｍ)、発光波長1.4μｍ組成のInGa
AsPコンタクト層15(厚さ0.5μｍ)を順次積層した構成か
らなる。
【００２１】ここで活性層13は、図３(実施例１におけ
る半導体レ−ザの活性層のエネルギ−バンド図)に示す
ように、発光波長1.3μｍ組成のInGaAsPＳＣＨ層21(厚
さ0.2μｍ)、In組成0.75の歪InGaAsウェル層22(厚さ7.5
ｎｍ)２層、発光波長1.3μｍ組成のInGaAsPバリア層23
(厚さ10ｎｍ)からなる。なお、図３において、12はバッ
ファ層、14はクラッド層である。
る半導体レ−ザの活性層のエネルギ−バンド図)に示す
ように、発光波長1.3μｍ組成のInGaAsPＳＣＨ層21(厚
さ0.2μｍ)、In組成0.75の歪InGaAsウェル層22(厚さ7.5
ｎｍ)２層、発光波長1.3μｍ組成のInGaAsPバリア層23
(厚さ10ｎｍ)からなる。なお、図３において、12はバッ
ファ層、14はクラッド層である。
【００２２】このようなレ−ザウェハに、前記した図２
に示すように、ピツチ200μｍで幅50μｍ、深さ4μｍの
溝16を形成し、また、絶縁膜17を部分的に形成する。さ
らに電極18及び電極19を、図２に示すように、全面に形
成して所望のアレイレ−ザを得る。この発光波長は、1.
9μｍであった。これを長さ1ｍｍ、全幅5ｍｍ(発光スト
ライプ25個を含む)にきりだし、裏面に95％の高反射膜
(図示せず)、前面に6％の低反射膜(図示せず)を形成し
た。
に示すように、ピツチ200μｍで幅50μｍ、深さ4μｍの
溝16を形成し、また、絶縁膜17を部分的に形成する。さ
らに電極18及び電極19を、図２に示すように、全面に形
成して所望のアレイレ−ザを得る。この発光波長は、1.
9μｍであった。これを長さ1ｍｍ、全幅5ｍｍ(発光スト
ライプ25個を含む)にきりだし、裏面に95％の高反射膜
(図示せず)、前面に6％の低反射膜(図示せず)を形成し
た。
【００２３】次に、これをヒ−トシンクに接着させる。
この接着手段について、図４を参照して説明する。な
お、図４は、本実施例１における半導体レ−ザとヒ−ト
シンクとを接着させる方法を説明するための図である。
本実施例１では、図４に示すように、アレイレ−ザ１の
成長層側を下にしてヒ−トシンク２に融着させる。この
場合、図４に示すように、ヒ−トシンク２とアレイレ−
ザ１を加圧ピン34で抑えた状態で250℃まで加熱する
と、レ−ザ側表面のＡｕとヒ−トシンク２上の融着金属
３とが合金化され、接着されることになる。この際の加
圧調整は、加重調整ネジ35によって行った。なお、図４
中、31は治具、32は台座、33はスペ−サである。
この接着手段について、図４を参照して説明する。な
お、図４は、本実施例１における半導体レ−ザとヒ−ト
シンクとを接着させる方法を説明するための図である。
本実施例１では、図４に示すように、アレイレ−ザ１の
成長層側を下にしてヒ−トシンク２に融着させる。この
場合、図４に示すように、ヒ−トシンク２とアレイレ−
ザ１を加圧ピン34で抑えた状態で250℃まで加熱する
と、レ−ザ側表面のＡｕとヒ−トシンク２上の融着金属
３とが合金化され、接着されることになる。この際の加
圧調整は、加重調整ネジ35によって行った。なお、図４
中、31は治具、32は台座、33はスペ−サである。
【００２４】本実施例１では、合金化される領域は、幅
150μｍ、長さ1ｍｍの領域に限定され、それらが50μｍ
の間隔で横に並ぶ構成となっている。これを図５に示
す。なお、図５は、本実施例１による半導体レ−ザ電極
とヒ−トシンク２との合金化領域41を示す図である。
150μｍ、長さ1ｍｍの領域に限定され、それらが50μｍ
の間隔で横に並ぶ構成となっている。これを図５に示
す。なお、図５は、本実施例１による半導体レ−ザ電極
とヒ−トシンク２との合金化領域41を示す図である。
【００２５】その結果、レ−ザ側のストライプ部には全
ての領域で均一に合金化された。同様の素子で従来例の
ように全面電極としたものと比べたところ、その熱抵抗
値が0.7℃／Ｗから2.8℃／Ｗにばらついたのに対し、本
実施例１の素子では、安定して0.8℃／Ｗから1.2℃／Ｗ
の範囲が得られた。それに伴って20Ａ注入時のＣＷ光出
力として、従来の全面電極素子では、1Ｗから5Ｗまで大
きなばらつきが認められたものが、本実施例１の素子で
は、4Ｗから5Ｗの範囲で安定して高い光出力が得られ
た。
ての領域で均一に合金化された。同様の素子で従来例の
ように全面電極としたものと比べたところ、その熱抵抗
値が0.7℃／Ｗから2.8℃／Ｗにばらついたのに対し、本
実施例１の素子では、安定して0.8℃／Ｗから1.2℃／Ｗ
の範囲が得られた。それに伴って20Ａ注入時のＣＷ光出
力として、従来の全面電極素子では、1Ｗから5Ｗまで大
きなばらつきが認められたものが、本実施例１の素子で
は、4Ｗから5Ｗの範囲で安定して高い光出力が得られ
た。
【００２６】（実施例２〜６）本発明において、前記図
５以外に、融着する半導体レ−ザ電極あるいはヒ−トシ
ンク上の融着金属のパタ−ン(合金化領域のパタ−ン)と
して、種々の変形例が考えられる。これらの変形例を図
６(Ａ)〜(Ｅ)に示す。
５以外に、融着する半導体レ−ザ電極あるいはヒ−トシ
ンク上の融着金属のパタ−ン(合金化領域のパタ−ン)と
して、種々の変形例が考えられる。これらの変形例を図
６(Ａ)〜(Ｅ)に示す。
【００２７】図６(Ａ)では、櫛状のパタ−ンとした例で
ある(実施例２)。本実施例２では、レ−ザ側の電極パタ
−ンを図６(Ａ)のように櫛状にし、ここで横方向のピツ
チ200μｍ、幅20μｍ、長さ0.8ｍｍ(レ−ザの共振器長
は1ｍｍ)の電極のない領域43を形成したものである。こ
の場合には、合金化領域41は分離されていないので、厳
密には前記実施例１のように1ｍｍ2以内の面積条件を満
たしていないけれども、周期的に細長の電極のない領域
43を形成することにより、均一な合金化領域を形成する
ことが可能となり、前記実施例１と同様、安定した高光
出力動作を実現した。
ある(実施例２)。本実施例２では、レ−ザ側の電極パタ
−ンを図６(Ａ)のように櫛状にし、ここで横方向のピツ
チ200μｍ、幅20μｍ、長さ0.8ｍｍ(レ−ザの共振器長
は1ｍｍ)の電極のない領域43を形成したものである。こ
の場合には、合金化領域41は分離されていないので、厳
密には前記実施例１のように1ｍｍ2以内の面積条件を満
たしていないけれども、周期的に細長の電極のない領域
43を形成することにより、均一な合金化領域を形成する
ことが可能となり、前記実施例１と同様、安定した高光
出力動作を実現した。
【００２８】また、図６(Ｂ)では、周期的に電極をくり
貫いた領域44を形成した例であって(実施例３)、この場
合も横方向のピツチ200μｍ、幅20μｍ、長さ0.8ｍｍ
(レ−ザの共振器長は1ｍｍ)のくり貫いた領域44を設け
たものである。更に、図６(Ｃ)では、矩形のパッド電極
45を横方向に周期的に配置した例であって(実施例４)、
各パッドの大きさは、0.8ｍｍ角で間を20μｍの空隙で
隔てられている構成からなるものである。
貫いた領域44を形成した例であって(実施例３)、この場
合も横方向のピツチ200μｍ、幅20μｍ、長さ0.8ｍｍ
(レ−ザの共振器長は1ｍｍ)のくり貫いた領域44を設け
たものである。更に、図６(Ｃ)では、矩形のパッド電極
45を横方向に周期的に配置した例であって(実施例４)、
各パッドの大きさは、0.8ｍｍ角で間を20μｍの空隙で
隔てられている構成からなるものである。
【００２９】図６(Ｄ)に示した例(実施例５)では、レ−
ザ電極でなく、ヒ−トシンク２上の融着金属そのものに
パタ−ニングしたものであり、具体的には、0.1ｍｍφ
の大きさの融着金属パッド46が最近接距離20μｍの間隙
をおいて形成されている構成からなる。勿論このパッド
46の下には導通金属が形成されている。更に、図６(Ｅ)
では、熱の発生が集中する中央部でのパッド電極面積を
大きくし、周囲では相対的に小さくした例(実施例６)で
ある。この例では、中央での電極パッド47の幅は1ｍｍ
で、20μｍの間隔をおいて徐々にその幅の小さなパッド
を形成し、最外周部での電極パッド47ａは幅0.1ｍｍと
なるようにしたものである。
ザ電極でなく、ヒ−トシンク２上の融着金属そのものに
パタ−ニングしたものであり、具体的には、0.1ｍｍφ
の大きさの融着金属パッド46が最近接距離20μｍの間隙
をおいて形成されている構成からなる。勿論このパッド
46の下には導通金属が形成されている。更に、図６(Ｅ)
では、熱の発生が集中する中央部でのパッド電極面積を
大きくし、周囲では相対的に小さくした例(実施例６)で
ある。この例では、中央での電極パッド47の幅は1ｍｍ
で、20μｍの間隔をおいて徐々にその幅の小さなパッド
を形成し、最外周部での電極パッド47ａは幅0.1ｍｍと
なるようにしたものである。
【００３０】上記いずれの実施例(実施例３〜６)におい
ても、前記実施例１及び実施例２と同様、安定した高光
出力動作を実現した。なお、上述の各実施例では、いず
れもInPを基板とする波長1〜2μｍ帯の素子についての
例であるが、本発明は、使用する半導体材料としてこれ
にのみ限定されるものではなく、GaAs系など他の材料を
用いることができ、これらも本発明に包含されるもので
ある。
ても、前記実施例１及び実施例２と同様、安定した高光
出力動作を実現した。なお、上述の各実施例では、いず
れもInPを基板とする波長1〜2μｍ帯の素子についての
例であるが、本発明は、使用する半導体材料としてこれ
にのみ限定されるものではなく、GaAs系など他の材料を
用いることができ、これらも本発明に包含されるもので
ある。
【００３１】
【発明の効果】本発明は、以上詳記したとおり、特にワ
ットクラスのＣＷ光出力を取り出すことのできる半導体
レ−ザの製造方法において、レ−ザ電極あるいはヒ−ト
シンク上の融着金属をストライプ状などの形状とし、比
較的小さな領域に分割することを特徴とし、これによっ
て１ｃｍを超えるような長いレ−ザバ−でも、各領域内
で均一に合金化が進む効果が生じる。その結果、本発明
によれば、１Ｗ／℃程度の低い熱抵抗値、数Ｗ以上のク
ラスの大きなＣＷ光出力が安定して得られる半導体レ−
ザを提供することができる。
ットクラスのＣＷ光出力を取り出すことのできる半導体
レ−ザの製造方法において、レ−ザ電極あるいはヒ−ト
シンク上の融着金属をストライプ状などの形状とし、比
較的小さな領域に分割することを特徴とし、これによっ
て１ｃｍを超えるような長いレ−ザバ−でも、各領域内
で均一に合金化が進む効果が生じる。その結果、本発明
によれば、１Ｗ／℃程度の低い熱抵抗値、数Ｗ以上のク
ラスの大きなＣＷ光出力が安定して得られる半導体レ−
ザを提供することができる。
【図１】本発明の一実施例(実施例１)によるアレイ半導
体レ−ザをキャリアに搭載した半導体レ−ザの斜視図。
体レ−ザをキャリアに搭載した半導体レ−ザの斜視図。
【図２】実施例１における半導体レ−ザ素子の斜視図。
【図３】実施例１における半導体レ−ザの活性層のエネ
ルギ−バンド図。
ルギ−バンド図。
【図４】実施例１における半導体レ−ザとヒ−トシンク
とを接着させる方法を説明するための図。
とを接着させる方法を説明するための図。
【図５】実施例１における半導体レ−ザ電極とヒ−トシ
ンクとの接着面の合金化領域を示す図。
ンクとの接着面の合金化領域を示す図。
【図６】本発明による合金化領域のパタ−ンの種々の変
形例を示す図であって、(Ａ)は本発明の実施例２を、
(Ｂ)は同実施例３を、(Ｃ)は同実施例４を、(Ｄ)は同実
施例５を、(Ｅ)は同実施例６をそれぞれ示す図。
形例を示す図であって、(Ａ)は本発明の実施例２を、
(Ｂ)は同実施例３を、(Ｃ)は同実施例４を、(Ｄ)は同実
施例５を、(Ｅ)は同実施例６をそれぞれ示す図。
【図７】従来のアレイ型半導体レ−ザを説明する図及び
表であって、(Ａ)はその斜視図及び一部拡大図、(Ｂ)は
その各寸法を示す表。
表であって、(Ａ)はその斜視図及び一部拡大図、(Ｂ)は
その各寸法を示す表。
【図８】従来例による製造法でのレ−ザ電極とヒ−トシ
ンクとの接着面を示す図であって、該レ−ザ電極とヒ−
トシンク上の金属材料との合金化の様子を示す図。
ンクとの接着面を示す図であって、該レ−ザ電極とヒ−
トシンク上の金属材料との合金化の様子を示す図。
１ アレイレ−ザ ２ ヒ−トシンク ３ 融着金属 ４ 絶縁ブロック ５ ボンディングワイヤ １１ 基板 １２ バッファ層 １３ 活性層 １４ クラッド層 １５ コンタクト層 １６ 溝 １７ 絶縁膜 １８、１９ 電極 ２１ ＳＣＨ層 ２２ ウェル層 ２３ バリア層 ３１ 治具 ３２ 台座 ３３ スペ−サ ３４ 加圧ピン ３５ 加重調整ネジ ４１ 合金化領域 ４２ 合金化されなかった領域 ４３ 電極のない領域 ４４ 電極をくり貫いた領域 ４５ 矩形のパッド電極 ４６ 融着金属パット ４７、４７ａ 電極パット
Claims (3)
- 【請求項１】 半導体レ−ザの電極とヒ−トシンク上に
形成した金属融材を合わせた状態で加熱して該電極と金
属融材の一部を合金化させることにより、前記半導体レ
−ザとヒ−トシンクとを接着させる半導体レ−ザの製造
方法において、前記半導体レ−ザの電極ないし前記ヒ−
トシンク上の金属融材が、ストライプ状、島状又は櫛状
に形成されていることを特徴とする半導体レ−ザの製造
方法。 - 【請求項２】 半導体レ−ザの電極とヒ−トシンク上に
形成した金属融材を合わせた状態で加熱して該電極と金
属融材の一部を合金化させることにより、前記半導体レ
−ザとヒ−トシンクとを接着させる半導体レ−ザの製造
方法において、前記半導体レ−ザが複数の発光領域を有
するアレイ型半導体レ−ザであり、該発光領域に近接し
て合金化領域を形成することを特徴とする請求項１に記
載の半導体レ−ザの製造方法。 - 【請求項３】 半導体レ−ザの電極とヒ−トシンク上に
形成した金属融材を合わせた状態で加熱して該電極と金
属融材の一部を合金化させることにより、前記半導体レ
−ザとヒ−トシンクとを接着させる半導体レ−ザの製造
方法において、前記半導体レ−ザが複数の発光領域を有
するアレイ型半導体レ−ザであり、合金化される領域
が、前記半導体レ−ザの長手方向の中央部において周辺
部よりも密に形成されていることを特徴とする半導体レ
−ザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317612A JP2677219B2 (ja) | 1994-11-28 | 1994-11-28 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317612A JP2677219B2 (ja) | 1994-11-28 | 1994-11-28 | 半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153932A JPH08153932A (ja) | 1996-06-11 |
| JP2677219B2 true JP2677219B2 (ja) | 1997-11-17 |
Family
ID=18090138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6317612A Expired - Fee Related JP2677219B2 (ja) | 1994-11-28 | 1994-11-28 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677219B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4778627B2 (ja) * | 2001-04-04 | 2011-09-21 | シチズンファインテックミヨタ株式会社 | レーザダイオード用サブマウント及びその製造方法 |
| JP2007180264A (ja) * | 2005-12-28 | 2007-07-12 | Mitsubishi Electric Corp | アレイ型半導体レーザ装置 |
| JP4854571B2 (ja) * | 2007-04-06 | 2012-01-18 | 三菱電機株式会社 | 半導体レーザ装置 |
| JP5115073B2 (ja) * | 2007-07-23 | 2013-01-09 | 富士ゼロックス株式会社 | 半導体発光装置 |
| JP6809101B2 (ja) * | 2016-09-30 | 2021-01-06 | 日亜化学工業株式会社 | 光源装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310617A (ja) * | 1993-04-22 | 1994-11-04 | Mitsubishi Electric Corp | 半導体レーザ素子用サブマウント |
| JP3061364U (ja) * | 1999-02-10 | 1999-09-17 | 大帝企業有限公司 | 尿失禁用使い捨てパンツ |
-
1994
- 1994-11-28 JP JP6317612A patent/JP2677219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153932A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001168442A (ja) | 半導体レーザ素子の製造方法、配設基板および支持基板 | |
| JP2019532497A (ja) | カーボンナノチューブを利用した高出力レーザパッケージング | |
| US6895029B2 (en) | Nitride semiconductor laser device | |
| JP2007189075A (ja) | 半導体レーザ素子、半導体レーザ素子の実装構造、半導体レーザ素子の製造方法及び半導体レーザ素子の実装方法 | |
| JPH0556036B2 (ja) | ||
| JP2726141B2 (ja) | 半導体装置およびその製造方法 | |
| JP3141811B2 (ja) | 半導体レーザ装置、その製造方法 | |
| JP2677219B2 (ja) | 半導体レ−ザの製造方法 | |
| JP4964659B2 (ja) | 半導体レーザ装置および半導体レーザ装置の実装方法およびプリンタ | |
| JP3990745B2 (ja) | 半導体光モジュール | |
| JP2005191209A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2007019265A (ja) | 発光装置 | |
| JP2002009385A (ja) | 大出力ダイオードレーザバーの接触方法、並びに、熱的に副次的な機能を有する電気的な接触部を備えた大出力ダイオードレーザバー・接触部・装置 | |
| JP2004349595A (ja) | 窒化物半導体レーザ装置およびその製造方法 | |
| JP4573882B2 (ja) | 半導体レーザ装置 | |
| JP3339369B2 (ja) | レーザダイオード | |
| JP2005505914A (ja) | パワーパックレーザダイオードアセンブリ | |
| JP3314616B2 (ja) | 大出力用半導体レーザ素子 | |
| JP2003023200A (ja) | 半導体レーザ装置 | |
| JP4704703B2 (ja) | アレイ型半導体レーザ装置 | |
| JP2001267639A (ja) | 光素子搭載基板及び多波長光源 | |
| JPH05183239A (ja) | 半導体レーザ装置 | |
| JP2003258365A (ja) | 半導体レーザ装置、半導体レーザモジュールおよび半導体レーザ装置の製造方法 | |
| JPS60157284A (ja) | 半導体装置 | |
| JPH11163467A (ja) | 半導体素子及びその製造方法、並びにヒートシンク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |