JP3141811B2 - 半導体レーザ装置、その製造方法 - Google Patents
半導体レーザ装置、その製造方法Info
- Publication number
- JP3141811B2 JP3141811B2 JP09036192A JP3619297A JP3141811B2 JP 3141811 B2 JP3141811 B2 JP 3141811B2 JP 09036192 A JP09036192 A JP 09036192A JP 3619297 A JP3619297 A JP 3619297A JP 3141811 B2 JP3141811 B2 JP 3141811B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- groove
- silicon substrate
- heater
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、光通信システムの
主構成要素となる半導体レーザ、特にその発振波長を精
密に制御する必要のある波長多重(WDM)システムに
用いられる半導体レーザおよび半導体レーザアレイに関
する。
主構成要素となる半導体レーザ、特にその発振波長を精
密に制御する必要のある波長多重(WDM)システムに
用いられる半導体レーザおよび半導体レーザアレイに関
する。
【0002】
【従来の技術】近年、光通信の大容量化を目的とした波
長多重方式(WavelengthDevided M
ultiplexing System;WDM)の研
究が進んでいる。このシステムに使用される半導体レー
ザには発振波長の精密な制御が要求されるため、回折格
子のピッチにより発振波長を制御できる分布帰還型(D
istributed Feed Back;DFB)
の半導体レーザや分布反射型(Distributed
Bragg Reflector)の半導体レーザが
用いられる。電子ビーム露光を用いた回折格子形成技術
の進歩やMOCVDなどの成長技術の発達による組成制
御の向上により、これらの半導体レーザの発振波長の制
御性は向上している。
長多重方式(WavelengthDevided M
ultiplexing System;WDM)の研
究が進んでいる。このシステムに使用される半導体レー
ザには発振波長の精密な制御が要求されるため、回折格
子のピッチにより発振波長を制御できる分布帰還型(D
istributed Feed Back;DFB)
の半導体レーザや分布反射型(Distributed
Bragg Reflector)の半導体レーザが
用いられる。電子ビーム露光を用いた回折格子形成技術
の進歩やMOCVDなどの成長技術の発達による組成制
御の向上により、これらの半導体レーザの発振波長の制
御性は向上している。
【0003】しかし、それでも数Å程度の波長分布は避
けられず、レーザ特性の経年変化による波長変化も問題
となっている。したがって、上述の用途に用いられる半
導体レーザには、作製後、外部から発振波長を制御する
方法が必要不可欠である。半導体レーザの発振波長の制
御には、主に電流注入による半導体の屈折率変化を用い
るものと温度による屈折率変化を用いるものとがある。
けられず、レーザ特性の経年変化による波長変化も問題
となっている。したがって、上述の用途に用いられる半
導体レーザには、作製後、外部から発振波長を制御する
方法が必要不可欠である。半導体レーザの発振波長の制
御には、主に電流注入による半導体の屈折率変化を用い
るものと温度による屈折率変化を用いるものとがある。
【0004】電流制御型は応答が速いという利点がある
ものの、一般に作製プロセスが複雑となるため、特にL
Dアレイを作製する場合には歩留りが低下する。これに
対し、温度制御型は比較的簡単なプロセスで作製できる
ため、特にLDアレイにおける各半導体レーザの発振波
長制御に適している。
ものの、一般に作製プロセスが複雑となるため、特にL
Dアレイを作製する場合には歩留りが低下する。これに
対し、温度制御型は比較的簡単なプロセスで作製できる
ため、特にLDアレイにおける各半導体レーザの発振波
長制御に適している。
【0005】具体的には、図10に示すように、活性層
702側の電極709付近に微小ヒータ(マイクロヒー
タ)708を設け、ここで発生する熱により波長を変化
させることができる。なお、図中、701はn−InP
基板、703はp−InP電流ブロック層、704はn
−InP電流ブロック層、705はp−InP埋め込み
層、706はp+−InGaAsコンタクト層、707
はSiO2膜、710はn側電極、である。
702側の電極709付近に微小ヒータ(マイクロヒー
タ)708を設け、ここで発生する熱により波長を変化
させることができる。なお、図中、701はn−InP
基板、703はp−InP電流ブロック層、704はn
−InP電流ブロック層、705はp−InP埋め込み
層、706はp+−InGaAsコンタクト層、707
はSiO2膜、710はn側電極、である。
【0006】一方、半導体レーザ、特にLDアレイの実
装にはSiプラットホーム(ベンチ、基板)上にAuS
nバンプなどでマウントする方法が広く用いられるが、
この場合は以下のような理由により半導体レーザは活性
層側を下にして実装されることが多い。
装にはSiプラットホーム(ベンチ、基板)上にAuS
nバンプなどでマウントする方法が広く用いられるが、
この場合は以下のような理由により半導体レーザは活性
層側を下にして実装されることが多い。
【0007】つまり、半導体レーザの実装コストの低減
には、そのレーザ光の光ファイバへの結合は光軸無調整
で行われることが望ましいが、これには半導体レーザお
よび光ファイバをプラットホーム上の決められた位置に
マウントする必要がある。このためにはプラットホーム
の上面から半導体レーザの活性層までの高さを制御する
必要があるが、基板側から活性層までの距離は元の基板
の厚さと研磨厚によって決まるため、μm単位で制御す
ることは難しい。
には、そのレーザ光の光ファイバへの結合は光軸無調整
で行われることが望ましいが、これには半導体レーザお
よび光ファイバをプラットホーム上の決められた位置に
マウントする必要がある。このためにはプラットホーム
の上面から半導体レーザの活性層までの高さを制御する
必要があるが、基板側から活性層までの距離は元の基板
の厚さと研磨厚によって決まるため、μm単位で制御す
ることは難しい。
【0008】これに対し、活性層からレーザ上面までの
距離は主に埋め込み層厚で決まり、これはMOCVDな
どの成長技術により精密に制御できる。したがって、半
導体レーザを活性層側を下として基板上に実装すること
により、プラットホーム上面から活性層までの高さを一
定にすることができ、自動的な光の結合が可能となる。
距離は主に埋め込み層厚で決まり、これはMOCVDな
どの成長技術により精密に制御できる。したがって、半
導体レーザを活性層側を下として基板上に実装すること
により、プラットホーム上面から活性層までの高さを一
定にすることができ、自動的な光の結合が可能となる。
【0009】
【発明が解決しようとする課題】しかし、このような実
装方式に対し、上記のマイクロヒータを用いた波長制御
機構を適用する場合には、マイクロヒータへの配線が困
難であり、またヒータ両端あるいはヒータとレーザ電極
のショートが起こりやすいという問題があった。特にL
Dアレイではこの問題が顕著となる。
装方式に対し、上記のマイクロヒータを用いた波長制御
機構を適用する場合には、マイクロヒータへの配線が困
難であり、またヒータ両端あるいはヒータとレーザ電極
のショートが起こりやすいという問題があった。特にL
Dアレイではこの問題が顕著となる。
【0010】本発明は上述のような課題を鑑みてなされ
たものであり、特に活性層側を下にした半導体レーザの
実装方式において、容易なプロセスおよび配線によって
ヒータを用いた半導体レーザ発振波長制御を行うことが
可能な半導体レーザ装置およびその作製方法を提供する
ことを目的とするものである。
たものであり、特に活性層側を下にした半導体レーザの
実装方式において、容易なプロセスおよび配線によって
ヒータを用いた半導体レーザ発振波長制御を行うことが
可能な半導体レーザ装置およびその作製方法を提供する
ことを目的とするものである。
【0011】
【課題を解決するための手段】本発明における半導体レ
ーザ装置は、半導体レーザと、該半導体レーザを加熱し
てその発振波長を可変させる機能を有する微小ヒータと
を具備する半導体レーザ装置において、プラットホーム
となるシリコン基板の第1の領域上に第1の絶縁膜を介
して前記微小ヒータが形成され、前記微小ヒータ上に第
2の絶縁膜を介して選択的に第1の電極パッドが形成さ
れ、前記シリコン基板の第2の領域にV字溝が形成さ
れ、前記半導体レーザは、活性層、該活性層上の光ガイ
ド層、該光ガイド層上の埋め込み層上に前記シリコン基
板上の前記第1の電極パッドと対応して形成された第2
の電極パッドを具備して構成され、前記光ガイド層が前
記活性層よりも前記シリコン基板に近くなる向きにし
て、前記第2の電極パッドが前記第1の電極パッドと対
面するように前記半導体レーザを前記シリコン基板にマ
ウントし、且つ前記V溝に光ファイバを実装したことを
特徴とする。また、前記半導体レーザにおいて活性層に
近い面を前記シリコン基板側にしてマウントされること
を特徴とする。また、前記半導体レーザが波長の異なる
複数の半導体レーザを一列に並べたレーザアレイからな
り、その前記半導体レーザの各々の直下に微小ヒータが
個々に配置されていることを特徴とする。また、前記シ
リコン基板に溝を形成し、該溝内に微小ヒータを形成す
ることを特徴とする。また、前記半導体レーザが波長の
異なる複数の半導体レーザを一列に並べたレーザアレイ
からなり、その前記半導体レーザの各々の直下に微小ヒ
ータが個々に配置されている半導体レーザ装置におい
て、シリコン基板は前記微小ヒータの間の位置に熱分離
用の溝が形成されていることを特徴とする。
ーザ装置は、半導体レーザと、該半導体レーザを加熱し
てその発振波長を可変させる機能を有する微小ヒータと
を具備する半導体レーザ装置において、プラットホーム
となるシリコン基板の第1の領域上に第1の絶縁膜を介
して前記微小ヒータが形成され、前記微小ヒータ上に第
2の絶縁膜を介して選択的に第1の電極パッドが形成さ
れ、前記シリコン基板の第2の領域にV字溝が形成さ
れ、前記半導体レーザは、活性層、該活性層上の光ガイ
ド層、該光ガイド層上の埋め込み層上に前記シリコン基
板上の前記第1の電極パッドと対応して形成された第2
の電極パッドを具備して構成され、前記光ガイド層が前
記活性層よりも前記シリコン基板に近くなる向きにし
て、前記第2の電極パッドが前記第1の電極パッドと対
面するように前記半導体レーザを前記シリコン基板にマ
ウントし、且つ前記V溝に光ファイバを実装したことを
特徴とする。また、前記半導体レーザにおいて活性層に
近い面を前記シリコン基板側にしてマウントされること
を特徴とする。また、前記半導体レーザが波長の異なる
複数の半導体レーザを一列に並べたレーザアレイからな
り、その前記半導体レーザの各々の直下に微小ヒータが
個々に配置されていることを特徴とする。また、前記シ
リコン基板に溝を形成し、該溝内に微小ヒータを形成す
ることを特徴とする。また、前記半導体レーザが波長の
異なる複数の半導体レーザを一列に並べたレーザアレイ
からなり、その前記半導体レーザの各々の直下に微小ヒ
ータが個々に配置されている半導体レーザ装置におい
て、シリコン基板は前記微小ヒータの間の位置に熱分離
用の溝が形成されていることを特徴とする。
【0012】上記の構成により、微小ヒータの作製が半
導体レーザ上に形成する場合と比較して簡単になる。ま
た、微小ヒータの作製プロセスが半導体レーザの特性に
影響を与えることがなくなるため、半導体レーザ上にマ
イクロヒータを作製する場合に比べ、半導体レーザの歩
留まり、特にLDアレイの歩留まりが向上する。さらに
ジャンクションダウン(活性層が下側となる)の実装で
も微小ヒータからの配線が非常に容易となる。
導体レーザ上に形成する場合と比較して簡単になる。ま
た、微小ヒータの作製プロセスが半導体レーザの特性に
影響を与えることがなくなるため、半導体レーザ上にマ
イクロヒータを作製する場合に比べ、半導体レーザの歩
留まり、特にLDアレイの歩留まりが向上する。さらに
ジャンクションダウン(活性層が下側となる)の実装で
も微小ヒータからの配線が非常に容易となる。
【0013】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。ここでは半導体レーザとして発振
波長1.55μmのInGaAsP系の分布帰還型の半
導体レーザを例示する。本発明の第一の実施の形態であ
る半導体レーザ装置の製造方法および作用について説明
する。
して以下に説明する。ここでは半導体レーザとして発振
波長1.55μmのInGaAsP系の分布帰還型の半
導体レーザを例示する。本発明の第一の実施の形態であ
る半導体レーザ装置の製造方法および作用について説明
する。
【0014】まず、Siプラットホームの製造方法につ
いて図1を用いて説明する。同図(a)に示すように、S
i基板101上に熱CVD法を用いて約100nmの厚
さのSiO2膜102を形成した後、スパッタリングに
より金属薄膜(Ti:100nm、Pt:100nm、
Au:400nm)を形成する。つぎに、フォトリソグ
ラフィーとエッチングにより前記金属薄膜をパターニン
グし、同図(b)に示すように、微小ヒータであるマイク
ロヒータ103、ボンディングパッド104、および両
者を結ぶ引き出し線105を形成する。
いて図1を用いて説明する。同図(a)に示すように、S
i基板101上に熱CVD法を用いて約100nmの厚
さのSiO2膜102を形成した後、スパッタリングに
より金属薄膜(Ti:100nm、Pt:100nm、
Au:400nm)を形成する。つぎに、フォトリソグ
ラフィーとエッチングにより前記金属薄膜をパターニン
グし、同図(b)に示すように、微小ヒータであるマイク
ロヒータ103、ボンディングパッド104、および両
者を結ぶ引き出し線105を形成する。
【0015】つぎに、マイクロヒータ103部のAuを
エッチングする。すなわちマイクロヒータ103部はT
i(100nm)/Pt(100nm)からなることに
なり、他の部分に比べて抵抗が著しく大きくなるため、
電流を注入するとこの部分で熱が発生する。この上から
再び熱CVDによりSiO2膜106を形成し、同図
(c)に示すように、フォトリソグラフィーとエッチング
によりボンディングパッド104の上部のSiO2膜1
06のみ除去する。
エッチングする。すなわちマイクロヒータ103部はT
i(100nm)/Pt(100nm)からなることに
なり、他の部分に比べて抵抗が著しく大きくなるため、
電流を注入するとこの部分で熱が発生する。この上から
再び熱CVDによりSiO2膜106を形成し、同図
(c)に示すように、フォトリソグラフィーとエッチング
によりボンディングパッド104の上部のSiO2膜1
06のみ除去する。
【0016】続いて、スパッタリングにより金属薄膜
(Ti:100nm、Pt:100nm、Au:400
nm)を形成し、同図(d)に示すように、フォトリソグ
ラフイーとドライエッチングにより電極パッド107、
ボンデイングパッド108および引き出し線109をパ
ターニングする。続いて、フォトリソグラフィーとウェ
ットエッチングによりSiO2をエッチングし、同図
(e)に示すように、Siの異方性エッチングによりファ
イバを実装するV字溝110を形成する。
(Ti:100nm、Pt:100nm、Au:400
nm)を形成し、同図(d)に示すように、フォトリソグ
ラフイーとドライエッチングにより電極パッド107、
ボンデイングパッド108および引き出し線109をパ
ターニングする。続いて、フォトリソグラフィーとウェ
ットエッチングによりSiO2をエッチングし、同図
(e)に示すように、Siの異方性エッチングによりファ
イバを実装するV字溝110を形成する。
【0017】つぎに、半導体レーザの電極パッド間の引
き出し線上に半田が流れ込むのを防ぐためにフォトリソ
グラフィーによりポリイミド膜111を形成する。最後
に、同図(f)に示すように、ダイシングソーを用いた切
削加工により矩形溝112および接着剤トラップ溝11
3を形成して、Siプラットホームが完成する。
き出し線上に半田が流れ込むのを防ぐためにフォトリソ
グラフィーによりポリイミド膜111を形成する。最後
に、同図(f)に示すように、ダイシングソーを用いた切
削加工により矩形溝112および接着剤トラップ溝11
3を形成して、Siプラットホームが完成する。
【0018】一方、半導体レーザ301は、図2に示す
ように、以下の手順により作製した。まず、面方位(1
00)のn型InP基板上201に、MOCVD法を用
いてn−InPバッファ層、InGaAsP系材料から
なる多重量子井戸を含む活性層202および光ガイド層
203を成長させる。つぎに、電子ビーム露光により光
ガイド層上に回折格子を形成する。本実施の形態では共
振器の中心に4分の1波長の位相シフトを有する回折格
子を形成している。
ように、以下の手順により作製した。まず、面方位(1
00)のn型InP基板上201に、MOCVD法を用
いてn−InPバッファ層、InGaAsP系材料から
なる多重量子井戸を含む活性層202および光ガイド層
203を成長させる。つぎに、電子ビーム露光により光
ガイド層上に回折格子を形成する。本実施の形態では共
振器の中心に4分の1波長の位相シフトを有する回折格
子を形成している。
【0019】つぎに、熱CVD法を用いて約200nm
の厚さのSiO2膜を形成した後、フォトリソグラフィ
ーとエッチングにより(110)方向にストライプを形
成する。同図(a)に示すように、このストライプをSi
O2マスク204としてメサエッチングを行った後、同
図(b)に示すように、n−InP電流ブロック層20
5、p−InP電流ブロック層206を成長させる。こ
の後、SiO2マスク204を除去し、同図(c)に示す
ように、p−InP埋め込み層207およびp+−In
GaAsコンタクト層208を成長させる。
の厚さのSiO2膜を形成した後、フォトリソグラフィ
ーとエッチングにより(110)方向にストライプを形
成する。同図(a)に示すように、このストライプをSi
O2マスク204としてメサエッチングを行った後、同
図(b)に示すように、n−InP電流ブロック層20
5、p−InP電流ブロック層206を成長させる。こ
の後、SiO2マスク204を除去し、同図(c)に示す
ように、p−InP埋め込み層207およびp+−In
GaAsコンタクト層208を成長させる。
【0020】つぎに、同図(d)に示すように、フォトリ
ソグラフィーによりレジストマスクパターン209を形
成し、各素子の電気的分離のため活性層202を中心と
して30μmの間隔で深さ7〜8μmの二本の溝210
を形成する。この上から熱CVDにより厚さ0.4μm
のSiO2膜211を形成し、活性層202上部にフォ
トリソグラフィーとエッチングによってSiO2膜21
1に幅10μmの開口を設ける。
ソグラフィーによりレジストマスクパターン209を形
成し、各素子の電気的分離のため活性層202を中心と
して30μmの間隔で深さ7〜8μmの二本の溝210
を形成する。この上から熱CVDにより厚さ0.4μm
のSiO2膜211を形成し、活性層202上部にフォ
トリソグラフィーとエッチングによってSiO2膜21
1に幅10μmの開口を設ける。
【0021】続いて、図3に示すように、金属薄膜(T
i:500A,Au:4000A)を蒸着し、リフトオ
フにより活性層202の上部以外の金属薄膜を除去し、
電極ストライプ212を形成する。つぎに、フォトリソ
グラフィーにより電極パッドに対応したレジストパター
ンを形成する。この上からTi:500A、Au:40
00Aを蒸着した後、リフトオフすることにより電極パ
ッド213が形成できる。このパターンはSiプラット
ホームの電極パッド107と対応している。なお、電極
両横の金属薄膜パターンは半導体レーザ301の位置お
よび方向を定める役割を果たす。
i:500A,Au:4000A)を蒸着し、リフトオ
フにより活性層202の上部以外の金属薄膜を除去し、
電極ストライプ212を形成する。つぎに、フォトリソ
グラフィーにより電極パッドに対応したレジストパター
ンを形成する。この上からTi:500A、Au:40
00Aを蒸着した後、リフトオフすることにより電極パ
ッド213が形成できる。このパターンはSiプラット
ホームの電極パッド107と対応している。なお、電極
両横の金属薄膜パターンは半導体レーザ301の位置お
よび方向を定める役割を果たす。
【0022】つぎに、劈開を容易にするためウエハ厚が
100μmとなるまでn−InP基板201側を研磨
し、裏面にTi:500A、Au:4000Aを蒸着
し、電極214とする。以上のように作製したウエハを
劈開させ、両端面に低反射膜をコーティングしてレーザ
アレイチップが完成する。
100μmとなるまでn−InP基板201側を研磨
し、裏面にTi:500A、Au:4000Aを蒸着
し、電極214とする。以上のように作製したウエハを
劈開させ、両端面に低反射膜をコーティングしてレーザ
アレイチップが完成する。
【0023】最後に、図4および図5に示すように、上
記プラットホームの電極パターン上にAuZn半田バン
プを形成し、上記半導体レーザ301を実装する。この
場合プラットホームの表面から半導体レーザ301の表
面までの高さはAuZn半田の量で決まり、マイクロヒ
ータ103の厚さは半田バンプの厚さに比べて十分薄い
ため影響は殆ど無い。さらに、プラットホーム上のV字
溝110に光ファイバ302を実装し、接着剤により固
定する。この実装方法により、半導体レーザ301と光
ファイバ302の光結合効率として8チャネルの平均値
−10dbが得られている。
記プラットホームの電極パターン上にAuZn半田バン
プを形成し、上記半導体レーザ301を実装する。この
場合プラットホームの表面から半導体レーザ301の表
面までの高さはAuZn半田の量で決まり、マイクロヒ
ータ103の厚さは半田バンプの厚さに比べて十分薄い
ため影響は殆ど無い。さらに、プラットホーム上のV字
溝110に光ファイバ302を実装し、接着剤により固
定する。この実装方法により、半導体レーザ301と光
ファイバ302の光結合効率として8チャネルの平均値
−10dbが得られている。
【0024】Siプラットホームの裏面にはペルチェ素
子(図示せず)が取り付けられ、これによって半導体レー
ザ301の波長を変化させることができる。同様に、こ
の半導体レーザ301の部分を、波長が異なる複数の半
導体レーザを一列に並べたレーザアレイ(図示せず)とし
た場合にも、その全体の波長をペルチェ素子により変化
させることができる。そして、マイクロヒータ103へ
の電流注入により各チャネル間の波長間隔を制御できた
め、この両者を用いることにより各チャネルの波長を精
密に制御することができる。
子(図示せず)が取り付けられ、これによって半導体レー
ザ301の波長を変化させることができる。同様に、こ
の半導体レーザ301の部分を、波長が異なる複数の半
導体レーザを一列に並べたレーザアレイ(図示せず)とし
た場合にも、その全体の波長をペルチェ素子により変化
させることができる。そして、マイクロヒータ103へ
の電流注入により各チャネル間の波長間隔を制御できた
め、この両者を用いることにより各チャネルの波長を精
密に制御することができる。
【0025】本実施の形態では、マイクロヒータ103
での消費電力100mW時で約0.3nmの発振波長の
変化が得られる。現在作製されているレーザアレイでの
波長偏差はアレイ内で0.1nm程度である(室谷ら、
0EEC’96 18D1−3)ので、上記のマイクロ
ヒータ103に数十mW程度の電力を供給することによ
り、所望の波長に調整することが可能である。
での消費電力100mW時で約0.3nmの発振波長の
変化が得られる。現在作製されているレーザアレイでの
波長偏差はアレイ内で0.1nm程度である(室谷ら、
0EEC’96 18D1−3)ので、上記のマイクロ
ヒータ103に数十mW程度の電力を供給することによ
り、所望の波長に調整することが可能である。
【0026】つぎに、本発明の第二の実施の形態につい
て図6を用いて説明する。なお、以後の実施の形態に関
し、前述した第一の実施の形態と同一の部分は、同一の
名称および符号を利用して詳細な説明は省略する。
て図6を用いて説明する。なお、以後の実施の形態に関
し、前述した第一の実施の形態と同一の部分は、同一の
名称および符号を利用して詳細な説明は省略する。
【0027】まず、同図(a)に示すように、Si基板1
01上にフォトリソグラフィーとエッチングにより幅1
0μm、深さ300nmの溝401を形成する。この溝
401はマウントされる半導体レーザ301の活性層2
02の下になる位置に形成される。この基板101上に
熱CVD法を用いて厚さ100nmのSiO2膜102
を形成した後、スパッタリングにより金属薄膜Ti:1
00nm、Pt:100nm、Au:400nmを形成
する。
01上にフォトリソグラフィーとエッチングにより幅1
0μm、深さ300nmの溝401を形成する。この溝
401はマウントされる半導体レーザ301の活性層2
02の下になる位置に形成される。この基板101上に
熱CVD法を用いて厚さ100nmのSiO2膜102
を形成した後、スパッタリングにより金属薄膜Ti:1
00nm、Pt:100nm、Au:400nmを形成
する。
【0028】つぎに、フォトリソグラフィーとドライエ
ッチングにより電極パッドおよびマイクロヒータ103
をパターニングする。このとき、マイクロヒータ103
は上述の溝の中に形成する。つぎに、マイクロヒータ1
03部のAuをエッチングしたする。このとき、同図
(b)に示すようにマイクロヒータ103の上面とSiプ
ラットホームの表面が同じ高さになるように溝の深さを
設定する。
ッチングにより電極パッドおよびマイクロヒータ103
をパターニングする。このとき、マイクロヒータ103
は上述の溝の中に形成する。つぎに、マイクロヒータ1
03部のAuをエッチングしたする。このとき、同図
(b)に示すようにマイクロヒータ103の上面とSiプ
ラットホームの表面が同じ高さになるように溝の深さを
設定する。
【0029】以下、前述の第一の実施の形態と同様に、
同図(c)に示すように、熱CVDによるSiO2膜10
6の形成、ボンデイングパッド部分のSiO2膜のエッ
チング、スパッタリングによる金属薄膜(Ti:100
nm、Pt:100nm、Au:400nm)の形成、
同図(d)に示すように、フォトリソグラフィーとエッチ
ングによる電極パターニング(107)、SiO2のエ
ッチングおよびSiの異方性エッチングによるV字溝の
形成、引き出し線上へのポリイミド膜の形成、矩形溝お
よび接着剤トラップ溝の形成を行い、Siプラットホー
ムを作製する。
同図(c)に示すように、熱CVDによるSiO2膜10
6の形成、ボンデイングパッド部分のSiO2膜のエッ
チング、スパッタリングによる金属薄膜(Ti:100
nm、Pt:100nm、Au:400nm)の形成、
同図(d)に示すように、フォトリソグラフィーとエッチ
ングによる電極パターニング(107)、SiO2のエ
ッチングおよびSiの異方性エッチングによるV字溝の
形成、引き出し線上へのポリイミド膜の形成、矩形溝お
よび接着剤トラップ溝の形成を行い、Siプラットホー
ムを作製する。
【0030】また、レーザアレイは第一の実施の形態と
同様にして作製する。本実施の形態ではマイクロヒータ
103の上面をSiプラットホームの上部と同じ高さに
することができるため、マーカー実装のように半導体レ
ーザ301とプラットホームの間の半田が数μm程度と
薄くなる場合でも、マイクロヒータ103の高さが半導
体レーザ301の高さ精度に影響を与えることがなく、
良好な光結合が実現できる。
同様にして作製する。本実施の形態ではマイクロヒータ
103の上面をSiプラットホームの上部と同じ高さに
することができるため、マーカー実装のように半導体レ
ーザ301とプラットホームの間の半田が数μm程度と
薄くなる場合でも、マイクロヒータ103の高さが半導
体レーザ301の高さ精度に影響を与えることがなく、
良好な光結合が実現できる。
【0031】つぎに、本発明の第三の実施の形態につい
て図7を用いて説明する。なお、本実施の形態は半導体
レーザ301アレイをSiプラットホームに実装する場
合に適用されるものである。
て図7を用いて説明する。なお、本実施の形態は半導体
レーザ301アレイをSiプラットホームに実装する場
合に適用されるものである。
【0032】まず、同図(a)に示すように、Si基板1
01上にフォトリソグラフィーとエッチングにより幅3
0μm、深さ20μmの溝501を形成する。この構5
01は、マウントされるレーザアレイ中の各半導体レー
ザ301の活性層202の間、すなわち後に形成される
マイクロヒータ103の間に位置する。この後、第一の
実施の形態と同様に、SiO2膜102、金属薄膜を形
成した後、電極パッドおよびマイクロヒータ103をパ
ターニングする。このとき上述のようにマイクロヒータ
103は溝の間に作製される。
01上にフォトリソグラフィーとエッチングにより幅3
0μm、深さ20μmの溝501を形成する。この構5
01は、マウントされるレーザアレイ中の各半導体レー
ザ301の活性層202の間、すなわち後に形成される
マイクロヒータ103の間に位置する。この後、第一の
実施の形態と同様に、SiO2膜102、金属薄膜を形
成した後、電極パッドおよびマイクロヒータ103をパ
ターニングする。このとき上述のようにマイクロヒータ
103は溝の間に作製される。
【0033】以下、第一第二の実施の形態と同様に、マ
イクロヒータ103部のAuをエッチングにより除去し
た後、熱CVDによるSiO2膜106を形成、ボンデ
イングパッド104部分のSiO2膜のエッチング、ス
パッタリングによる金属薄膜(Ti:100nm、P
t:100nm、Au:400nm)の形成、フォトリ
ソグラフィーとエッチングによる電極パターニング(1
07)、SiO2のエッチングおよびSiの異方性エッ
チングによるV字溝110の形成、引き出し線105上
へのポリイミド膜の形成、矩形溝112および接着剤ト
ラップ溝113の形成を行い、Siプラットホームを作
製する。
イクロヒータ103部のAuをエッチングにより除去し
た後、熱CVDによるSiO2膜106を形成、ボンデ
イングパッド104部分のSiO2膜のエッチング、ス
パッタリングによる金属薄膜(Ti:100nm、P
t:100nm、Au:400nm)の形成、フォトリ
ソグラフィーとエッチングによる電極パターニング(1
07)、SiO2のエッチングおよびSiの異方性エッ
チングによるV字溝110の形成、引き出し線105上
へのポリイミド膜の形成、矩形溝112および接着剤ト
ラップ溝113の形成を行い、Siプラットホームを作
製する。
【0034】また、レーザアレイは第一の実施の形態と
同様にして作製する。本実施の形態ではマイクロヒータ
103間の溝が各チャネルの熱分離の役割をはたし、熱
的クロストーク、すなわちあるチャネルの温度を変えた
ときに隣接するチャネルの温度が変化し、波長が変化す
ることを防ぐ効果があるため、全チャネルの波長制御が
容易になる。
同様にして作製する。本実施の形態ではマイクロヒータ
103間の溝が各チャネルの熱分離の役割をはたし、熱
的クロストーク、すなわちあるチャネルの温度を変えた
ときに隣接するチャネルの温度が変化し、波長が変化す
ることを防ぐ効果があるため、全チャネルの波長制御が
容易になる。
【0035】なお、本発明は上記した各種形態に限定さ
れるものではなく、その要旨を逸脱しない範囲で各種の
変形を許容する。例えば、図8(a)(b)に例示するよう
に、マイクロヒータ103の電極の片方を半導体レーザ
301の電極と共通にできる。また、半導体レーザ30
1としてLDアレイを適用する場合には、図9に例示す
るように、片方の電極を共通にすることが可能である。
これらの構造では全体の電極数を減らすことができるた
め、該半導体レーザ301装置のみでなく、これを駆動
する電気回路も簡素化できる。
れるものではなく、その要旨を逸脱しない範囲で各種の
変形を許容する。例えば、図8(a)(b)に例示するよう
に、マイクロヒータ103の電極の片方を半導体レーザ
301の電極と共通にできる。また、半導体レーザ30
1としてLDアレイを適用する場合には、図9に例示す
るように、片方の電極を共通にすることが可能である。
これらの構造では全体の電極数を減らすことができるた
め、該半導体レーザ301装置のみでなく、これを駆動
する電気回路も簡素化できる。
【0036】また、上記実施の形態では絶縁膜としてS
iO2膜を用いた場合について説明したが、この代わり
にSiNX膜やポリイミド膜などの誘電体膜を用いるこ
とも可能である。また、これら誘電体膜の形成法も実施
の形態記載の熱CVD法のほかにプラズマCVD、スピ
ンナーによる溶液塗布等がある。これらの方法では熱C
VDよりも低温での成膜が可能となるため、成膜時にマ
イクロヒータ103や電極パッド部を形成する金属が合
金化したりするなどの熱の影響を避けられる。
iO2膜を用いた場合について説明したが、この代わり
にSiNX膜やポリイミド膜などの誘電体膜を用いるこ
とも可能である。また、これら誘電体膜の形成法も実施
の形態記載の熱CVD法のほかにプラズマCVD、スピ
ンナーによる溶液塗布等がある。これらの方法では熱C
VDよりも低温での成膜が可能となるため、成膜時にマ
イクロヒータ103や電極パッド部を形成する金属が合
金化したりするなどの熱の影響を避けられる。
【0037】また、上記実施の形態ではTi/Ptの金
属薄膜によってマイクロヒータ103を形成している
が、これはタングステン(W)やモリブデン(Mo)な
どの金属で形成してもよい。これらの金属は電気抵抗が
大きくヒータ材料に適している。さらに融点が高いた
め、マイクロヒータ103に高い電力を供給することが
可能となる。すなわち制御可能な温度範囲が広くなり、
これにより半導体レーザ301発振波長の制御範囲も広
くすることが可能となる。また、上記実施の形態ではプ
ラットホームとしてSi基板を用いた場合について説明
したが、他の材料系でプラットホームを作製することも
可能である。
属薄膜によってマイクロヒータ103を形成している
が、これはタングステン(W)やモリブデン(Mo)な
どの金属で形成してもよい。これらの金属は電気抵抗が
大きくヒータ材料に適している。さらに融点が高いた
め、マイクロヒータ103に高い電力を供給することが
可能となる。すなわち制御可能な温度範囲が広くなり、
これにより半導体レーザ301発振波長の制御範囲も広
くすることが可能となる。また、上記実施の形態ではプ
ラットホームとしてSi基板を用いた場合について説明
したが、他の材料系でプラットホームを作製することも
可能である。
【0038】
【発明の効果】以上説明したように、本発明によれば、
特に活性層側を下にした半導体レーザの実装方式におい
て、容易なプロセスおよび配線によってヒータを用いた
発振波長制御を行うことができる。本発明の半導体レー
ザ装置は長距離光通信用、特に精密な波長制御を必要と
する波長多重光通信用の光源として有用である。
特に活性層側を下にした半導体レーザの実装方式におい
て、容易なプロセスおよび配線によってヒータを用いた
発振波長制御を行うことができる。本発明の半導体レー
ザ装置は長距離光通信用、特に精密な波長制御を必要と
する波長多重光通信用の光源として有用である。
【図1】本発明の第一の実施の形態である半導体レーザ
装置のSiプラットホームの製造方法を示す工程図であ
る。
装置のSiプラットホームの製造方法を示す工程図であ
る。
【図2】本発明の第一の実施の形態である半導体レーザ
装置の半導体レーザの製造方法を示す工程図である。
装置の半導体レーザの製造方法を示す工程図である。
【図3】本発明の第一の実施の形態である半導体レーザ
装置の半導体レーザを示す斜視図である。
装置の半導体レーザを示す斜視図である。
【図4】本発明の第一の実施の形態である半導体レーザ
装置の概観を示す斜視図である。
装置の概観を示す斜視図である。
【図5】本発明の第一の実施の形態である半導体レーザ
装置の概観を示す側面図である。
装置の概観を示す側面図である。
【図6】本発明の第二の実施の形態である半導体レーザ
装置の製造方法を示す工程図である。
装置の製造方法を示す工程図である。
【図7】本発明の第三の実施の形態である半導体レーザ
装置の製造方法を示す工程図である。
装置の製造方法を示す工程図である。
【図8】本発明の他の形態である電極構造の一例を示す
図である。
図である。
【図9】本発明の他の形態である電極構造の一例を示す
図である。
図である。
【図10】従来例の波長制御用マイクロヒータ備えた半
導体レーザの構造を示す斜視図である。
導体レーザの構造を示す斜視図である。
101 Si基板 102 SiO2膜 103 マイクロヒータ 104 ボンディングパッド 105 引きだし線 106 SiO2膜 107 電極パッド 108 ボンディングパッド 109 引きだし線 110 V字溝 111 ポリイミド膜 112 矩形溝 113 接着剤トラップ溝 201 n−InP基板 202 活性層 203 光ガイド層 204 SiO2マスク 205 p−InP電流ブロック層 206 n−InP電流ブロック層 207 p−InP埋め込み層 208 p+−InGaAsコンタクト層 209 レジストマスク 210 素子分離溝 211 SiO2膜 212 電極ストライプ 213 電極パッド 301 半導体レーザ 302 光ファイバー 401 ヒータ作製用凹溝 501 熱分離用溝 601 共通電極間配線 602 ボンディングパッド 701 n−InP基板 702 活性層 703 p−InP電流ブロック層 704 n−InP電流ブロック層 705 p−InP埋め込み層 706 p+−InGaAsコンタクト層 707 SiO2膜 708 マイクロヒータ 709 p側電極 710 n側電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 G02B 6/42 JICSTファイル(JOIS) WPI/L(QUESTEL)
Claims (7)
- 【請求項1】 半導体レーザと、該半導体レーザを加熱
してその発振波長を可変させる機能を有する微小ヒータ
とを具備する半導体レーザ装置において、 プラットホームとなるシリコン基板の第1の領域上に第
1の絶縁膜を介して前記微小ヒータが形成され、前記微
小ヒータ上に第2の絶縁膜を介して選択的に第1の電極
パッドが形成され、前記シリコン基板の第2の領域にV
字溝が形成され、 前記半導体レーザは、活性層、該活性層上の光ガイド
層、該光ガイド層上の埋め込み層上に前記シリコン基板
上の前記第1の電極パッドと対応して形成された第2の
電極パッドを具備して構成され、 前記光ガイド層が前記活性層よりも前記シリコン基板に
近くなる向きにして、前記第2の電極パッドが前記第1
の電極パッドと対面するように前記半導体レーザを前記
シリコン基板にマウントし、且つ前記V溝に光ファイバ
を実装した ことを特徴とする半導体レーザ装置。 - 【請求項2】 半導体レーザが波長の異なる複数の半導
体レーザを一列に並べたレーザアレイからなり、その前
記半導体レーザの各々の直下に微小ヒータが個々に配置
されていることを特徴とする請求項1に記載の半導体レ
ーザ装置。 - 【請求項3】 シリコン基板に溝が形成されており、該
溝内に微小ヒータが形成されていることを特徴とする請
求項1に記載の半導体レーザ装置。 - 【請求項4】 半導体レーザが波長の異なる複数の半導
体レーザを一列に並べたレーザアレイからなり、その前
記半導体レーザの各々の直下に微小ヒータが個々に配置
されており、シリコン基板は前記微小ヒータの間の位置
に熱分離用の溝が形成されていることを特徴とする請求
項2に記載の半導体レーザ装置。 - 【請求項5】 プラットホームとなるシリコン基板の第
1の領域上に第1の絶縁膜を介してストライプ状の微小
ヒータを含む金属薄膜パターンを形成する工程と、前記
微小ヒータ上に第2の絶縁膜を介して選択的に第1の電
極パッドを形成する工程と、前記シリコン基板の第2の
領域にV字溝を形成する工程と、活性層、該活性層上の
光ガイド層、該光ガイド層上の埋め込み層上に前記シリ
コン基 板上の前記第1の電極パッドと対応して形成され
た第2の電極パッドを具備して構成された半導体レーザ
を、前記光ガイド層が前記活性層よりも前記シリコン基
板に近くなる向きにして、前記第2の電極パッドが前記
第1の電極パッドと対面するように、前記シリコン基板
にマウントする工程と、前記V溝に光ファイバを実装す
る工程と、を有することを特徴とする半導体レーザ装置
の製造方法。 - 【請求項6】 シリコン基板に溝を形成する工程と、該
溝内に微小ヒータを形成する工程とを有することを特徴
とする請求項5に記載の半導体レーザ装置の製造方法。 - 【請求項7】 シリコン基板の微小ヒータ間に熱分離用
の溝を形成する工程を有することを特徴とする請求項5
に記載の半導体レーザ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09036192A JP3141811B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体レーザ装置、その製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09036192A JP3141811B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体レーザ装置、その製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10233548A JPH10233548A (ja) | 1998-09-02 |
JP3141811B2 true JP3141811B2 (ja) | 2001-03-07 |
Family
ID=12462867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09036192A Expired - Fee Related JP3141811B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体レーザ装置、その製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3141811B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4587503B2 (ja) * | 1999-09-30 | 2010-11-24 | 京セラ株式会社 | 半導体レーザ素子搭載用基板および半導体レーザモジュール |
JP2003101144A (ja) * | 2001-09-27 | 2003-04-04 | Nec Compound Semiconductor Devices Ltd | 半導体レーザ装置 |
EP1605560B1 (de) * | 2004-02-25 | 2016-08-03 | OSRAM Opto Semiconductors GmbH | Vorrichtung mit einem strahlungsemittierenden Halbleiterbauelement und Verfahren zur Temperaturstabilisierung eines strahlungsemittierenden Halbleiterbauelements |
US8285150B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
US8285149B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
US8050525B2 (en) | 2006-10-11 | 2011-11-01 | Futurewei Technologies, Inc. | Method and system for grating taps for monitoring a DWDM transmitter array integrated on a PLC platform |
US8285151B2 (en) | 2006-10-20 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for hybrid integrated 1XN DWDM transmitter |
CN102667578B (zh) * | 2009-11-25 | 2015-09-23 | 西铁城控股株式会社 | 光学器件 |
JP5366149B2 (ja) * | 2010-03-16 | 2013-12-11 | 独立行政法人産業技術総合研究所 | 半導体レーザー装置 |
JP5582868B2 (ja) * | 2010-05-14 | 2014-09-03 | シチズンホールディングス株式会社 | 光デバイス |
JP6241919B2 (ja) * | 2013-09-30 | 2017-12-06 | 住友電工デバイス・イノベーション株式会社 | 光学半導体デバイス |
CN109219908B (zh) * | 2016-01-04 | 2021-10-01 | 汽车交通安全联合公司 | 散热器上加热器 |
CN114498286A (zh) * | 2022-01-27 | 2022-05-13 | 中国科学院长春光学精密机械与物理研究所 | 集成加热功能的半导体激光器及其制备方法 |
-
1997
- 1997-02-20 JP JP09036192A patent/JP3141811B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10233548A (ja) | 1998-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5536085A (en) | Multi-wavelength gain-coupled distributed feedback laser array with fine tunability | |
JP3141811B2 (ja) | 半導体レーザ装置、その製造方法 | |
US6925098B2 (en) | Thermally wavelength tunable lasers | |
US6228670B1 (en) | Method of manufacturing a semiconductor optical waveguide array and an array-structured semiconductor optical device | |
JP2004518287A (ja) | 熱によるレーザ素子のチューニング | |
US6343163B1 (en) | Electro-absorption modulator and method of manufacturing a semiconductor optical device | |
JPH10117040A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2004518287A5 (ja) | ||
JP2011204895A (ja) | 半導体レーザ装置 | |
JPH0472783A (ja) | 波長可変半導体レーザ | |
WO2018235317A1 (ja) | 波長可変レーザ装置および波長可変レーザ装置の製造方法 | |
JP3596659B2 (ja) | 波長可変半導体レーザ及びそれを使用した光集積化デバイス | |
JP3336994B2 (ja) | 半導体光導波路アレイの製造方法及びアレイ構造半導体光素子 | |
JP3990745B2 (ja) | 半導体光モジュール | |
JP2004221321A (ja) | 波長可変半導体光装置 | |
JP5919682B2 (ja) | 半導体レーザ装置 | |
JPH0750815B2 (ja) | 半導体光集積素子の製造方法 | |
JPH09270568A (ja) | 多重波長発振レーザ | |
JP2002164615A (ja) | 光半導体装置及び光半導体モジュール | |
JP3064118B2 (ja) | 分布反射型半導体レーザ | |
JP2001267639A (ja) | 光素子搭載基板及び多波長光源 | |
JP2965011B2 (ja) | 半導体光素子及びその製造方法 | |
JP2950302B2 (ja) | 半導体レーザ | |
JP2000101143A (ja) | 半導体発光素子搭載基板、波長可変型発光装置及び波長可変型発光アレイ | |
JP2907234B2 (ja) | 半導体波長可変装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |