JP6241919B2

JP6241919B2 - 光学半導体デバイス

Info

Publication number: JP6241919B2
Application number: JP2013205233A
Authority: JP
Inventors: 太郎長谷川; 利之田口
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2013-09-30
Filing date: 2013-09-30
Publication date: 2017-12-06
Anticipated expiration: 2033-09-30
Also published as: JP2015070207A; US20150092799A1; US9985413B2

Description

本発明は、光学半導体デバイスおよびその製造方法に関するものである。

波長可変半導体レーザに代表される光学半導体デバイスにおいては、その屈折率制御のために、対象となる部位の温度制御が実施される場合がある。典型的には、温度制御のためにヒータが用いられる（例えば、特許文献１参照）。

特開２００７−４８９８８号公報

温度制御によってその屈折率制御を行う場合、その温度制御の精度は、光学半導体デバイスの光学特性に影響する。したがって、温度制御のためにヒータを用いる場合には、ヒータの信頼性は重要な要件である。

本発明は上記課題に鑑みなされたものであり、ヒータの劣化を抑制することができる光学半導体デバイスおよびその製造方法を提供することを目的とする。

本発明に係る光学半導体デバイスは、半導体層上に設けられた第１絶縁膜と、前記第１絶縁膜上に設けられたヒータと、前記ヒータ上に設けられる第２絶縁膜と、前記ヒータ上に、前記ヒータと接触し、かつ前記第２絶縁膜上に延在して設けられた電極と、を備え、前記電極が延在する部分における前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さよりも大きいものである。この前記ヒータ上において、前記電極が延在しない部分における前記第２絶縁膜の厚さは、前記電極が延在する部分における前記第２絶縁膜の厚さより小さくすることができる。また前記ヒータ上においては、前記第２絶縁膜の厚さが、前記電極が延在する部分のみ、前記電極が延在しない部分における前記第２絶縁膜の厚さより大きくすることができる。また、前記第２絶縁膜は、異なる成膜工程を経て形成された、複数の絶縁膜を含むことができる。また、前記第１絶縁膜および前記第２絶縁膜は、窒化シリコンとすることができる。前記電極が延在する部分の前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さの２倍以上とすることができる。

本発明に係る光学半導体デバイスの製造方法は、半導体層上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にヒータを形成する工程と、前記ヒータ上に、前記第１絶縁膜よりも大きい厚さを有する第２絶縁膜を形成する工程と、前記第２絶縁膜に、前記ヒータを露出させる窓を形成する工程と、前記窓内の前記ヒータに接触し、且つ前記第２絶縁膜上に延在する電極を形成する工程と、を含む。また、前記電極が延在しない部分における前記第２絶縁膜の厚みを減じる工程をさらに含むことができる。前記第２絶縁膜の厚みを減じる工程は、前記電極をマスクとして用いて、前記第２絶縁膜にエッチング処理を施す工程とすることができる。前記第２絶縁膜を形成する工程は、その一部を構成する層を成長した後、その成長温度から常温へ降温する工程の後、その残部を構成する層を成長する工程を含むことができる。

本発明に係る光学半導体デバイスおよびその製造方法によれば、ヒータの劣化を抑制することができる。

実施例１に係る半導体レーザの全体構成を示す模式的断面図である。（ａ）はＣＳＧ−ＤＢＲ領域Ｂの一部拡大図であり、（ｂ）は（ａ）の上面図である。（ａ）は実施例２に係るヒータ周辺の拡大図であり、（ｂ）は（ａ）の上面図である。（ａ）は実施例３に係るヒータ周辺の拡大図であり、（ｂ）は（ａ）の上面図である。（ａ）は実施例４に係るヒータ周辺の拡大図であり、（ｂ）は（ａ）の上面図である。（ａ）および（ｂ）は製造プロセスを表す図である。（ａ）および（ｂ）は製造プロセスを表す図である。（ａ）および（ｂ）は製造プロセスを表す図である。

以下、図面を参照しつつ、実施例について説明する。

実施例１においては、半導体チップの一例として半導体レーザについて説明する。図１は、実施例１に係る半導体レーザ１００の全体構成を示す模式的断面図である。図１に示すように、半導体レーザ１００は、ＳＧ−ＤＦＢ（ＳａｍｐｌｅｄＧｒａｔｉｎｇＤｉｓｔｒｉｂｕｔｅｄＦｅｅｄｂａｃｋ）領域Ａと、ＣＳＧ−ＤＢＲ（ＣｈｉｒｐｅｄＳａｍｐｌｅｄＧｒａｔｉｎｇＤｉｓｔｒｉｂｕｔｅｄＢｒａｇｇＲｅｆｌｅｃｔｏｒ）領域Ｂと、ＳＯＡ（ＳｅｍｉｃｏｎｄｕｃｔｏｒＯｐｔｉｃａｌＡｍｐｌｉｆｉｅｒ）領域Ｃと、光吸収領域Ｄと、反射防止膜ＡＲと、反射膜ＨＲとを備える。

一例として、半導体レーザ１００において、フロント側からリア側にかけて、反射防止膜ＡＲ、ＳＯＡ領域Ｃ、ＳＧ−ＤＦＢ領域Ａ、ＣＳＧ−ＤＢＲ領域Ｂ、光吸収領域Ｄ、反射膜ＨＲがこの順に配置されている。ＳＧ−ＤＦＢ領域Ａは、利得を有しサンプルドグレーティングを備える。ＣＳＧ−ＤＢＲ領域Ｂは、利得を有さずにサンプルドグレーティングを備える。ＳＯＡ領域Ｃは、光増幅器として機能する。

ＳＧ−ＤＦＢ領域Ａは、基板１上に、下クラッド層２、導波路３、上クラッド層４、およびコンタクト層５が積層された構造を有する。導波路３は、光伝搬方向において利得領域３１と屈折率可変領域３２とが交互に形成された構造を有する。コンタクト層５は、利得領域３１と屈折率可変領域３２との界面の上方でそれぞれ分離されている。コンタクト層５において、分離された箇所には絶縁膜が形成されている。利得領域３１の上方のコンタクト層５上には、利得制御用電極７が形成されている。屈折率可変領域３２の上方のコンタクト層５上には、屈折率調整用電極８が形成されている。

ＣＳＧ−ＤＢＲ領域Ｂは、基板上１に、下クラッド層２、光導波層１９、上クラッド層４、絶縁膜６、および複数のヒータ２０が積層された構造を有する。ヒータ２０のそれぞれには、電源電極２１およびグランド電極２２が設けられている。なお、ヒータ２０の詳細は後述する。ＳＯＡ領域Ｃは、基板１上に、下クラッド層２、光増幅層１６、上クラッド層４、コンタクト層１７、および電極１８が積層された構造を有する。光吸収領域Ｄは、基板１上に、下クラッド層２、光吸収層１３、上クラッド層４、コンタクト層１４、および電極１５が積層された構造を有する。端面膜１１は、ＡＲ（ＡｎｔｉＲｅｆｌｅｃｔｉｏｎ）膜からなる。反射膜１２は、ＨＲ（ＨｉｇｈＲｅｆｌｅｃｔｉｏｎ）膜からなる。

ＳＧ−ＤＦＢ領域Ａ、ＣＳＧ−ＤＢＲ領域Ｂ、ＳＯＡ領域Ｃおよび光吸収領域Ｄにおいて、基板１、下クラッド層２、および上クラッド層４は、一体的に形成されている。導波路３、光導波層１９、光吸収層１３および光増幅層１６は、同一面上に形成されている。ＳＧ−ＤＦＢ領域ＡとＣＳＧ−ＤＢＲ領域Ｂとの境界は、導波路３と光導波層１９との境界と対応している。

基板１、下クラッド層２、光増幅層１６および上クラッド層４のＳＯＡ領域Ｃ側の端面には、端面膜１１が形成されている。本実施例では、端面膜１１はＡＲ（ＡｎｔｉＲｅｆｌｅｃｔｉｏｎ）膜である。端面膜１１は、半導体レーザ１００のフロント側端面として機能する。基板１、下クラッド層２、光吸収層１３、および上クラッド層４の光吸収領域Ｄ側の端面には、反射膜１２が形成されている。反射膜１２は、半導体レーザ１００のリア側端面として機能する。

基板１は、例えば、ｎ型ＩｎＰからなる結晶基板である。下クラッド層２はｎ型、上クラッド層４はｐ型であり、それぞれ例えばＩｎＰによって構成される。下クラッド層２および上クラッド層４は、導波路３、光導波層１９、光吸収層１３および光増幅層１６を上下で光閉込めしている。

導波路３の利得領域３１は、例えば量子井戸構造を有しており、例えばＧａ_０．３２Ｉｎ_０．６８Ａｓ_０．９２Ｐ_０．０８（厚さ５ｎｍ）からなる井戸層と、Ｇａ_０．２２Ｉｎ_０．７８Ａｓ_０．４７Ｐ_０．５３（厚さ１０ｎｍ）からなる障壁層が交互に積層された構造を有する。導波路３の屈折率可変領域３２は、例えばＧａ_０．２８Ｉｎ_０．７２Ａｓ_０．６１Ｐ_０．３９結晶からなる導波層である。光導波層１９は、例えばバルク半導体層で構成することができ、例えばＧａ_０．２２Ｉｎ_０．７８Ａｓ_０．４７Ｐ_０．５３によって構成することができる。本実施例においては、光導波層１９は、利得領域３１よりも大きいエネルギギャップを有する。

光吸収層１３は、半導体レーザ１００の発振波長に対して、吸収特性を有する材料が選択される。光吸収層１３としては、その吸収端波長が例えば半導体レーザ１００の発振波長に対して長波長側に位置する材料を選択することができる。なお、半導体レーザ１００の発振波長のうち、もっとも長い発振波長よりも吸収端波長が長波長側に位置していることが好ましい。

光吸収層１３は、例えば、量子井戸構造で構成することが可能であり、例えばＧａ_０．４７Ｉｎ_０．５３Ａｓ（厚さ５ｎｍ）の井戸層とＧａ_０．２８Ｉｎ_０．７２Ａｓ_０．６１Ｐ_０．３９（厚さ１０ｎｍ）の障壁層が交互に積層された構造を有する。また、光吸収層１３はバルク半導体であってよく、例えばＧａ_０．４６Ｉｎ_０．５４Ａｓ_０．９８Ｐ_０．０２からなる材料を選択することもできる。なお、光吸収層１３は、利得領域３１と同じ材料で構成してもよく、その場合は、利得領域３１と光吸収層１３とを同一工程で作製することができるから、製造工程が簡素化される。

光増幅層１６は、電極１８からの電流注入によって利得が与えられ、それによって光増幅をなす領域である。光増幅層１６は、例えば量子井戸構造で構成することができ、例えばＧａ_０．３５Ｉｎ_０．６５Ａｓ_０．９９Ｐ_０．０１（厚さ５ｎｍ）の井戸層とＧａ_０．１５Ｉｎ_０．８５Ａｓ_０．３２Ｐ_０．６８（厚さ１０ｎｍ）の障壁層が交互に積層された構造とすることができる。また、他の構造として、例えばＧａ_０．４４Ｉｎ_０．５６Ａｓ_０．９５Ｐ_０．０５からなるバルク半導体を採用することもできる。なお、光増幅層１６と利得領域３１とを同じ材料で構成することもできる。この場合、光増幅層１６と利得領域３１とを同一工程で作製することができるため、製造工程が簡素化される。

コンタクト層５，１４，１７は、例えばｐ型Ｇａ_０．４７Ｉｎ_０．５３Ａｓ結晶によって構成することができる。絶縁膜６は、窒化シリコン（ＳｉＮ），酸化シリコン（ＳｉＯ_２）等の絶縁体からなる保護膜である。ヒータ２０は、チタンタングステン（ＴｉＷ）あるいはニッケルクロム（ＮｉＣｒ）等で構成された薄膜抵抗体である。ヒータ２０のそれぞれは、ＣＳＧ−ＤＢＲ領域Ｂの複数のセグメントにまたがって形成されている。セグメントの詳細については後述する。

利得制御用電極７、屈折率調整用電極８、電極１５，１８、電源電極２１およびグランド電極２２は、金等の導電性材料からなる。基板１の下部には、裏面電極１０が形成されている。裏面電極１０は、ＳＧ−ＤＦＢ領域Ａ、ＣＳＧ−ＤＢＲ領域Ｂ、ＳＯＡ領域Ｃ，および光吸収領域Ｄにまたがって形成されている。

端面膜１１は、１．０％以下の反射率を有するＡＲ膜であり、実質的にその端面が無反射となる特性を有する。ＡＲ膜は、例えばＭｇＦ_２およびＴｉＯＮからなる誘電体膜で構成することができる。反射膜１２は、１０％以上（一例として２０％）の反射率を有するＨＲ膜であり、反射膜１２から外部に漏洩する光出力を抑制することができる。例えばＳｉＯ_２とＴｉＯＮとを交互に３周期積層した多層膜で構成することができる。なお、ここで反射率とは、半導体レーザ内部に対する反射率を指す。反射膜１２が１０％以上の反射率を有しているので、外部からリア側端面に入射する迷光に対してもその侵入が抑制される。また、リア側端面から半導体レーザ１００に侵入した迷光は、光吸収層１３で光吸収される。それにより、半導体レーザ１００の共振器部分、すなわち、ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂへの迷光の到達が抑制される。

回折格子（コルゲーション）９は、ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂの下クラッド層２に所定の間隔を空けて複数箇所に形成されている。それにより、ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂにサンプルドグレーティングが形成される。ＳＧ−ＤＦＢ領域Ａにおいては、回折格子９は、下クラッド層２において、利得領域３１下と屈折率可変領域３２下とにそれぞれ形成されている。

ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂにおいて、下クラッド層２に複数のセグメントが設けられている。ここでセグメントとは、回折格子９が設けられている回折格子部と回折格子９が設けられていないスペース部とが１つずつ連続する領域のことをいう。すなわち、セグメントとは、両端が回折格子部によって挟まれたスペース部と回折格子部とが連結された領域のことをいう。回折格子９は、下クラッド層２とは異なる屈折率の材料で構成されている。下クラッド層２がＩｎＰの場合、回折格子を構成する材料として、例えばＧａ_０．２２Ｉｎ_０．７８Ａｓ_０．４７Ｐ_０．５３を用いることができる。

回折格子９は、２光束干渉露光法を使用したパターニングにより形成することができる。回折格子９の間に位置するスペース部は、回折格子９のパターンをレジストに露光した後、スペース部に相当する位置に再度露光を施すことで実現できる。ＳＧ−ＤＦＢ領域Ａにおける回折格子９のピッチと、ＣＳＧ−ＤＢＲ領域Ｂにおける回折格子９のピッチとは、同一でもよく、異なっていてもよい。本実施例においては、一例として、両ピッチは同一に設定してある。また、各セグメントにおいて、回折格子９は同じ長さを有していてもよく、異なる長さを有していてもよい。また、ＳＧ−ＤＦＢ領域Ａの各回折格子９が同じ長さを有し、ＣＳＧ−ＤＢＲ領域Ｂの各回折格子９が同じ長さを有し、ＳＧ−ＤＦＢ領域ＡとＣＳＧ−ＤＢＲ領域Ｂとで回折格子９の長さが異なっていてもよい。

続いて、半導体レーザ１００の動作について説明する。まず、図示しない温度制御装置により、半導体レーザ１００の温度を所定値に設定する。次に、利得制御用電極７に所定の駆動電流を注入するとともに、屈折率調整用電極８に所定の電気信号を入力する。それにより、屈折率可変領域３２の等価屈折率が所定の値に調整される。その結果、ＳＧ−ＤＦＢ領域Ａにおいては、ピーク強度が所定の波長間隔を有する離散的な利得スペクトルが生成される。一方、電源電極２１には、所定の駆動電流が供給される。それにより、各ヒータ２０がＣＳＧ−ＤＢＲ領域Ｂの光導波層１９の等価屈折率が所定の値に調整される。その結果、ＣＳＧ−ＤＢＲ領域Ｂにおいては、ピーク強度が所定の波長間隔を有する離散的な反射スペクトルが生成される。利得スペクトルおよび反射スペクトルの組み合わせにより、バーニア効果を利用して、所望の波長で安定してレーザ発振させることができる。

図２（ａ）は、本実施例におけるＣＳＧ−ＤＢＲ領域Ｂの一部拡大図である。図２（ａ）に示すように、ヒータは回折格子が設けられた光導波路に対応して設けられることが典型的である。別の典型例では回折格子が設けられた利得部（一般にはレーザ活性層に対応する領域）に対応して設けられる場合もある。図２（ｂ）は、図２（ａ）の上面図である。図１では図示が省略されていたが、図２（ａ）に示すように、ヒータ２０の表面には、ヒータ２０を構成する薄膜抵抗体の表面を保護する絶縁膜４０が設けられている。

ヒータ２０は、絶縁膜６と絶縁膜４０とによって挟まれている。ヒータ２０が形成されていない領域では、絶縁膜４０は、絶縁膜６上に形成されている。ヒータ２０と接続される電源電極２１およびグランド電極２２は、絶縁膜４０上にも延在している。典型的には、電源電極２１とグランド電極２２は断面略Ｔ字の形状を有している。ところで、ヒータ２０を構成する薄膜抵抗体のうち、電源電極２１あるいはグランド電極２２との接触部分の近傍には電流の集中する部位ができやすい。しかも、この部位に対応する絶縁膜４０の上には電源電極２１あるいはグランド電極２１が延在していることから、電源電極２１あるいはグランド電極２２によって生じる応力が印加されている。このように電流集中と応力印加により、薄膜抵抗体のうち、電源電極２１あるいはグランド電極２２との接触部分の近傍は、他の部分に比べてヒータ２０の信頼性が低下する要因が大きい。

そこで、本実施例においては、電源電極２１およびグランド電極２２の近傍における応力緩和の構成を設ける。具体的には、絶縁膜６の厚さをｄ１とし、電源電極２１下およびグランド電極２２下の絶縁膜４０の厚さをｄ２とした場合に、厚さｄ２を厚さｄ１よりも大きくする。これにより、絶縁膜４０上に延在した、電源電極２１あるいはグランド電極２２からヒータ２０に印加される応力が緩和される。その結果、ヒータ２０の信頼性の低下が抑制される。なお、一例として、厚さｄ１は、２０００Åであり、厚さｄ２は、４０００Å〜６０００Å程度である。厚さｄ２は、厚さｄ１の２倍以上、さらには３倍以上であることが好ましい。

なお、絶縁膜６，４０の材料は、窒化シリコンを用いることが好ましい。絶縁膜６，４０に酸素が含まれず、ヒータ２０の劣化が抑制されるからである。

図３（ａ）は、実施例２に係るヒータ２０周辺の拡大図である。図３（ｂ）は、図３（ａ）の上面図である。図３（ａ）に示すように、絶縁膜４０は、電源電極２１とグランド電極２２との間の領域、すなわち電源電極２１あるいはグランド電極２２が延在しない領域において、その厚みを小さくしてもよい。実施例１では電源電極２１あるいはグランド電極２２によるヒータ２０への応力の印加を緩和するために、絶縁膜４０の厚みを大きくした。しかし、この応力の緩和を前提に絶縁膜４０の厚みを定めた場合、電源電極２１およびグランド電極２２が延在しない領域での絶縁膜４０の厚みも大きくなってしまう。絶縁膜４０は、一方でヒータ２０の表面を保護する機能を提供するが、他方、その熱伝導性により、ヒータ２０から発生する熱の伝達経路を提供している。本実施例では、電源電極２１およびグランド電極２２が延在しない領域において絶縁膜４０の厚みが減じられていることから、ヒータ２０から発生する熱の伝達経路を縮小できる。これにより、ヒータ２０の発熱効率の向上が期待できる。

図４（ａ）は、実施例３に係るヒータ２０周辺の拡大図である。図４（ｂ）は、図４（ａ）の上面図である。図４（ａ）に示すように、ヒータ２０に対応した領域において、絶縁膜４０は、電源電極２１下およびグランド電極２２下においてのみ、大きい厚さを有していてもよい。本発明において絶縁膜４０の厚みを大きくする理由は、電源電極２１あるいはグランド電極２２から、絶縁膜４０を介してヒータ２０に対して印加される応力を低減するためである。本実施例では、電源電極２１あるいはグランド電極２２が延在しない領域の絶縁膜４０については、ヒータ２０に対応した領域のすべてにおいて、電源電極２１あるいはグランド電極２２が延在する領域に比べて、その厚みその厚みを小さくしている。これにより、絶縁膜４０を厚くする弊害、典型的には実施例２で説明した如きヒータ２０の熱効率の低下を抑制することができる。

図５（ａ）は、実施例４に係るヒータ２０周辺の拡大図である。図５（ｂ）は、図５（ａ）の上面図である。図５（ａ）に示すように、実施例３と異なる点は、絶縁膜４０が、２層の絶縁膜４１，４２によって構成されている点である。これら絶縁膜４１，４２は、異なる成膜工程を経て形成されている。すなわち一旦成膜温度まで昇温した後、常温にまで降温する工程が介在する。これにより、絶縁膜４０を一度に全部の厚さだけ成長するよりも、熱履歴が介在する分、ヒータ２０に対する応力の抑制が期待できる。これは、電源電極２１およびグランド電極２２が延在する部分の絶縁膜４０の厚みを本発明により大きくしたことによる、ヒータ２０上のとりわけ電源電極２１およびグランド電極２２が延在しない部分における応力対策として有効である。

図６（ａ）〜図８（ｂ）は、図５（ａ）の構成の製造プロセスを表す図である。まず、図６（ａ）に示すように、基板１上に、下クラッド層２、光導波層１９、上クラッド層４、絶縁膜６を形成する。その後、絶縁膜６上にヒータ２０を形成し、パターニングによってヒータ２０を所望の形状にする。次に、図６（ｂ）に示すように、ヒータ２０および絶縁膜６の露出部分が覆われるように、絶縁膜４１を形成する。絶縁膜４１の形成後、徐冷して常温に戻す。必要があれば、チャンバから半導体チップを取り出す。チャンバから取り出す場合には、半導体チップを洗浄してもよい。なお、絶縁膜４１の厚さは、２０００Å程度である。

次に、図７（ａ）に示すように、絶縁膜４１上に絶縁膜４２を形成する。絶縁膜４２の厚さは、絶縁膜４１の厚さよりも大きいことが好ましい。例えば、絶縁膜４２の厚さは、６０００Å程度である。次に、図７（ｂ）に示すように、電源電極２１およびグランド電極２２を設ける箇所において、エッチングにより絶縁膜４１および絶縁膜４２に窓を形成する。

次に、図８（ａ）に示すように、図７（ｂ）で形成された窓に、メッキにより電源電極２１およびグランド電極２２を形成する。メッキにより電源電極２１およびグランド電極２２を形成することから、電源電極２１およびグランド電極２２は、絶縁膜４１，４２の窓よりも広がって形成される。それにより、電源電極２１およびグランド電極２２は、断面略Ｔ字状となる。次に、図８（ｂ）に示すように、電源電極２１およびグランド電極２２をエッチングマスクとして用いて、ドライエッチングを行う。それにより、電源電極２１とグランド電極２２との間における絶縁膜４２の厚さが低減される。以上の工程により、製造プロセスが完結する。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１基板
２下クラッド層
４上クラッド層
６絶縁膜
２０ヒータ
２１電源電極
２２グランド電極
４０絶縁膜
１００半導体レーザ

Claims

半導体層上に設けられた第１絶縁膜と、
前記第１絶縁膜上に設けられたヒータと、
前記ヒータ上に設けられる第２絶縁膜と、
前記ヒータ上に、前記ヒータと接触し、かつ前記第２絶縁膜上に延在して設けられた電極と、を備え、
前記電極が延在する部分における前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さよりも大きく、
前記ヒータ上において、前記電極が延在しない部分における前記第２絶縁膜の厚さは、前記電極が延在する部分における前記第２絶縁膜の厚さより小さい光学半導体デバイス。
前記電極が延在しない部分における前記第２絶縁膜の上面は、空隙である、請求項１記載の光学半導体デバイス。