JP2006269577A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006269577A JP2006269577A JP2005082985A JP2005082985A JP2006269577A JP 2006269577 A JP2006269577 A JP 2006269577A JP 2005082985 A JP2005082985 A JP 2005082985A JP 2005082985 A JP2005082985 A JP 2005082985A JP 2006269577 A JP2006269577 A JP 2006269577A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- semiconductor device
- wiring
- barrier metal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】バリアメタルとシリサイド抵抗との間の剥離を抑制し、半導体装置の性能および信頼性を向上させることができる。
【解決手段】半導体基板(シリコン基板101)と、半導体基板の上部に設けられたシリサイド抵抗104と、シリサイド抵抗104上に設けられたバリアメタル106と、バリアメタル106上に設けられたコンタクト110と、コンタクト110上に設けられた配線(金属配線112)と、を備え、配線の面積をS1、コンタクト110の面積をS2としたときに、S1/S2の値が4以上である。また、配線の幅をW1、コンタクト110の幅をW2としたときに、W1/W2の値が4以上である。
【選択図】 図1
【解決手段】半導体基板(シリコン基板101)と、半導体基板の上部に設けられたシリサイド抵抗104と、シリサイド抵抗104上に設けられたバリアメタル106と、バリアメタル106上に設けられたコンタクト110と、コンタクト110上に設けられた配線(金属配線112)と、を備え、配線の面積をS1、コンタクト110の面積をS2としたときに、S1/S2の値が4以上である。また、配線の幅をW1、コンタクト110の幅をW2としたときに、W1/W2の値が4以上である。
【選択図】 図1
Description
本発明は、半導体装置に関する。
従来のシリサイド抵抗を用いた半導体装置としては、例えば特許文献1に記載されたものがある。同文献に記載された半導体装置において、シリサイド抵抗は、コンタクトを介して配線と電気的に接続されている。
シリサイド抵抗を用いた半導体装置の例として図11に示す半導体装置50がある。図11に示すように、半導体装置50は、シリコン基板1上に酸化膜2が設けられ、酸化膜2上にシリサイド抵抗4が設けられている。シリサイド抵抗4は、バリアメタル6、コンタクト10、バリアメタル8を介して金属配線12に電気的に接続されている。また、酸化膜2、シリサイド抵抗4、バリアメタル6、コンタクト10は層間絶縁膜16内に設けられており、バリアメタル8はコンタクト10上に設けられている。図3(a)は、図11に示す半導体装置50を上面から見た切り欠き平面透視図である。授3(a)において金属配線12の一部は切り欠いて図示されており、バリアメタル8が透視されて図示されている。
以下、図12(a)〜(e)を用いて、シリサイド抵抗4を用いた半導体装置50の作成方法を説明する。
まず、CVD法を用いてシリコン基板1に酸化膜2を成長させ、次に、酸化膜2上にシリサイド抵抗4を形成する(図12(a))。ついで、フォトリソグラフィー技術により、シリサイド抵抗4のパターンを形成した後、層間絶縁膜16を形成する(図12(b))。続いて、CMP法およびフォトリソグラフィー技術により、コンタクトホールを形成する(図12(c))。バリアメタル6を形成した後、コンタクト10を成長させて、CMP法を用いてコンタクト10を平坦化する(図12(d))。次に、バリアメタル8を形成した後、金属配線12をスパッタリングにより形成し、フォトリソグラフィー技術を用いて、金属配線12のパターン形成を行う(図12(e))。
シリサイド抵抗4を用いた半導体装置50において、シリサイド抵抗4と金属配線12とを結ぶコンタクト10の抵抗値が上昇し、半導体装置50の性能や信頼性に悪影響を与えることがあるという課題を有していた。また、配線パターンの微細化の要求により、配線幅が小さくなる傾向にあった。
本発明者は、コンタクト10の抵抗値が上昇する原因を突き止めるため鋭意検討した結果、コンタクト底面のバリアメタルとシリサイド抵抗とが剥離していることに気づいた。ここで、コンタクト底面に設けられたバリアメタルとシリサイド抵抗との間の剥離は、コンタクトが形成された後に発生するストレスの影響によるものと考えられる。
コンタクトには、コンタクトが形成された後にコンタクト内部に生じる収縮方向への応力と金属配線の重みによる下向きの圧力とが働いている。ここで、従来の技術においては、配線パターンの微細化の要求によって配線幅を小さくすることが求められていた。そのため、従来の技術においては、配線の面積をコンタクトの面積で除した数値が3以下であることが通常であった。また、図11および図3(a)に示す従来技術に係る半導体装置のように、配線幅をコンタクトの幅で除した数値が3程度であり、配線の面積をコンタクト底部の面積で除した数値が3程度である半導体装置においては、配線と層間膜との間に働く密着力が小さかった。ここで、本発明者は、鋭意検討した結果、配線幅を大きくすること、および配線の面積を大きくすることによって配線と層間膜との間に働く密着力を向上させる考えに至った。
本発明によれば、
半導体基板と、
前記半導体基板の上部に設けられたシリサイド抵抗と、
前記シリサイド抵抗上に設けられたバリアメタルと、
前記バリアメタル上に設けられたコンタクトと、
前記コンタクト上に設けられた配線と、
を備え、
前記配線の面積をS1、前記コンタクトの面積をS2としたときに、S1/S2の値が4以上であることを特徴とする半導体装置、
が提供される。
半導体基板と、
前記半導体基板の上部に設けられたシリサイド抵抗と、
前記シリサイド抵抗上に設けられたバリアメタルと、
前記バリアメタル上に設けられたコンタクトと、
前記コンタクト上に設けられた配線と、
を備え、
前記配線の面積をS1、前記コンタクトの面積をS2としたときに、S1/S2の値が4以上であることを特徴とする半導体装置、
が提供される。
本発明によれば、配線の面積をS1、コンタクトの面積をS2としたときに、S1/S2の値が4以上であるため、コンタクトにかかる配線と層間膜との間に働く接着力は大きくなる。また、コンタクトの収縮方向への応力の大きさは配線の面積にはほとんど影響されない。そのため、配線の面積をコンタクトの面積で除した数値が大きいほど、コンタクト底面のバリアメタルに加わる下向きの圧力が増加する。したがって、バリアメタルとシリサイド抵抗との間の密着力を向上させることができ、バリアメタルとシリサイド抵抗との間の剥離を抑制することができる。この結果、半導体装置の信頼性を向上させることができる。
本発明によれば、
半導体基板と、
前記半導体基板の上部に設けられたシリサイド抵抗と、
前記シリサイド抵抗上に設けられたバリアメタルと、
前記バリアメタル上に設けられたコンタクトと、
前記コンタクト上に設けられた配線と、
を備え、
前記配線の幅をW1、前記コンタクトの幅をW2としたときに、W1/W2の値が4以上であることを特徴とする半導体装置、
が提供される。
半導体基板と、
前記半導体基板の上部に設けられたシリサイド抵抗と、
前記シリサイド抵抗上に設けられたバリアメタルと、
前記バリアメタル上に設けられたコンタクトと、
前記コンタクト上に設けられた配線と、
を備え、
前記配線の幅をW1、前記コンタクトの幅をW2としたときに、W1/W2の値が4以上であることを特徴とする半導体装置、
が提供される。
本発明によれば、配線の幅をW1、コンタクトの幅をW2としたときに、W1/W2の値が4以上であるため、コンタクトにかかる配線と層間膜との間に働く接着力は大きくなる。また、コンタクトの収縮方向への応力の大きさは配線の面積にはほとんど影響されない。そのため、配線の幅をコンタクトの幅で除した数値が大きいほど、コンタクト底面に設けられたバリアメタルに加わる下向きの圧力が増加する。したがって、バリアメタルとシリサイド抵抗との間の密着力を向上させることができ、バリアメタルとシリサイド抵抗との間の剥離を抑制することができる。この結果、半導体装置の信頼性を向上させることができる。
本発明によれば、コンタクトとシリサイド抵抗との間に設けられたバリアメタルに加わる下向きの圧力を大きくすることができる。したがって、バリアメタルとシリサイド抵抗との間の密着力を向上させることができ、バリアメタルとシリサイド抵抗との間の剥離を抑制し、半導体装置の信頼性を向上させることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1に示す半導体装置100は、半導体基板(シリコン基板101)と、半導体基板の上部に設けられたシリサイド抵抗104と、シリサイド抵抗104上に設けられたバリアメタル106と、バリアメタル106上に設けられたコンタクト110と、コンタクト110上に設けられた配線(金属配線112)と、を備え、配線の面積をS1、コンタクト110の面積をS2としたときに、S1/S2の値が4以上である。また、配線の幅をW1、コンタクト110の幅をW2としたときに、W1/W2の値が4以上である。
(第1の実施の形態)
図1は、半導体装置100の構造を説明するための断面図である。
図1は、半導体装置100の構造を説明するための断面図である。
半導体装置100は、シリコン基板101上にシリコン酸化膜である酸化膜102が設けられ、酸化膜102上にシリサイド抵抗104が設けられている。シリサイド抵抗104上にバリアメタル106が設けられ、バリアメタル106上にコンタクト110が設けられている。コンタクト110上にバリアメタル108が設けられ、バリアメタル108上に金属配線112が設けられている。
図3(b)を用いて、半導体装置100の平面構造の一例を示す。図3(b)は、図1に示す半導体装置100を上面から見た切り欠き平面透視図である。図3(b)においては、金属配線112の一部は切り欠いて図示されており、バリアメタル108が透視されて図示されている。
シリサイド抵抗104は、シリコンと金属とが結合した抵抗素子であり、本実施形態においては、W(タングステン)とSiとが結合した抵抗素子が用いられる。また、本実施形態においては、長手方向の長さが、たとえば3μm〜5μm程度である。シリサイド抵抗104は、その両端に設けられた電極部(不図示)においてコンタクト110と電気的に接続している。
バリアメタル106およびバリアメタル108は、たとえば、TiN/Ti(上層/下層)などにより構成されている。バリアメタル106は、コンタクト110から金属成分がシリサイド抵抗104に入り込むことを抑制し、バリアメタル108は、金属配線112から金属成分がコンタクト110に入り込むことを抑制する機能を有する。また、バリアメタル106およびバリアメタル108は、反射防止膜としての機能も有する。
コンタクト110は、たとえば、W(タングステン)などにより構成される。本実施形態においては、コンタクト110の形状は矩形状である。本実施形態においては、コンタクト110は、シリサイド抵抗104の両端部に設けられた電極部(不図示)に配置され、コンタクト110の幅は0.22μm、長さは2.6μmである。そのため、コンタクト110の面積S2は0.572μm2である。また、コンタクト110の高さは0.44μmである。
コンタクトの高さをコンタクトの径で割ったものをアスペクト比とする。ここで、コンタクトの径とは、コンタクトが円形の場合は直径、楕円形の場合は短軸、正方形の場合は一辺の長さ、長方形の場合は短い辺のほうの長さとする。コンタクト110の形状は平面視では、ほぼ長方形のため、径は短い辺の長さである0.22μmである。したがって、コンタクト110のアスペクト比は2である。コンタクト110の径および高さは、アスペクト比が、好ましくは1.2以上4以下となる範囲、より好ましくは1.7以上2.2以下となる範囲で適宜選択することができ、たとえば、径を0.2μm以上0.25μm以下とすることができ、高さが0.38μm以上0.48μm以下とすることができる。
金属配線112は、本実施形態においては、AlSiにより構成されており、ビア(不図示)を介して上部の配線(不図示)に接続されている。本実施形態においては、金属配線112の形状は、幅が0.9μm、長さが2.62μmの矩形状である。そのため、金属配線112の面積S1は2.358μm2であり、S1/S2の値は4.12である。金属配線112は、平面方向に引き出されて別の配線と接続していてもよい。なお、金属配線112は、銅により構成されていてもよい。
コンタクト110の幅、長さ、および金属配線112の幅、長さは、S1/S2の値および金属配線112の幅W1をコンタクトの幅W2で除した数値(W1/W2)が4以上となる範囲で適宜選択される。たとえば、コンタクト110の幅W2は、0.2μm以上0.25μm以下とすることができ、長さは2μm以上3μm以下とすることができる。また、たとえば、金属配線112の幅W1は0.9μm以上とすることができ、長さは2.2μm以上とすることができる。
層間絶縁膜116は、たとえば、SiO2などにより構成される。
半導体装置100は、たとえば、図2(a)〜(e)に示すプロセスによって製造される。
まず、CVD法を用いてシリコン基板101に酸化膜102を成長させる。次に、酸化膜102上に、スパッタリング法やCVD法などを用いて、シリサイド抵抗122を形成する(図2(a))。ついで、フォトリソグラフィー技術によりパターンを形成し、シリサイド抵抗122の不要な部分を除去してシリサイド抵抗104を形成した後、シリサイド抵抗104上に層間絶縁膜116を形成する(図2(b))。続いて、CMP法およびフォトリソグラフィー技術により、層間絶縁膜116にコンタクトホール120を形成する(図2(c))。次に、コンタクトホール120内にバリアメタル106を形成した後、バリアメタル106上にコンタクト110を成長させる。次に、CMP法を用いて、コンタクト110を平坦化する(図2(d))。次に、層間絶縁膜116の一部およびコンタクト110の上面と接するようにバリアメタル108を形成する。次に、バリアメタル108の上面と接するように金属配線112をスパッタリングにより形成し、フォトリソグラフィー技術を用いて、金属配線112のパターン形成を行う(図2(e))。以上のプロセスによって、半導体装置100が完成する。
以下、半導体装置100の効果を説明する。
コンタクトには、コンタクトが形成された後にコンタクト内部に生じる収縮方向への応力と金属配線の存在による下向きの圧力とが働いている。そのため、図3(a)に示す従来の半導体装置50のように、配線パターンの微細化要求によって配線幅が小さくなり、金属配線12の面積をコンタクト10底部の面積で除した数値が約3.1の場合には、金属配線12と層間絶縁膜16との間に生じる密着力が小さい。また、コンタクト10にかかる金属配線12の重みによる下向きの圧力も小さい。一方、図1および図3(b)に示す半導体装置100のように、金属配線112の幅W1を0.9μm以上とし、S1/S2の値およびW1/W2の値が4以上である場合には、金属配線112と層間絶縁膜116との間に生じる密着力が大きくなる。また、コンタクト110にかかる金属配線112の重みによる下向きの圧力は大きくなる。また、コンタクト110の収縮方向(図1中上方向)への応力の大きさは金属配線112の面積にはほとんど影響されない。そのため、コンタクト110とバリアメタル106との間において、収縮方向の応力よりも金属配線112による下向きの圧力の方が大きくなる(支配的となる)。したがって、バリアメタル106とシリサイド抵抗104との間の密着力を向上させることができ、バリアメタル106とシリサイド抵抗104との間の剥離を抑制することができる。
半導体装置100においてはコンタクト110のアスペクト比は2である。ここで、コンタクト110のアスペクト比が、好ましくは1.2以上、より好ましくは1.7以上の場合、コンタクト110の底面において、コンタクト110の収縮方向(図1中上方向)への力が集中しにくくなる。そのため、コンタクト110の底面において、局所的に収縮方向への力が加わることが抑制される。したがって、バリアメタル106が局所的に図1中上方向へ持ち上げられにくくなり、バリアメタル106とシリサイド抵抗104との間の剥離の発生を、より抑制しやすくなる。また、コンタクト110のアスペクト比が、好ましくは4以下、より好ましくは2.2以下の場合、コンタクト110の埋め込み性を向上させることができる。
(第2の実施の形態)
図4は、半導体装置150を上面から見た切り欠き平面透視図である。図4においては、金属配線112の一部を切り欠いて図示しており、また、バリアメタル108が透視されて図示されている。本実施形態における半導体装置150の構造は半導体装置100の構造とほぼ同様であるが、矩形状のコンタクト118を複数個配置した点で半導体装置100と異なる。
図4は、半導体装置150を上面から見た切り欠き平面透視図である。図4においては、金属配線112の一部を切り欠いて図示しており、また、バリアメタル108が透視されて図示されている。本実施形態における半導体装置150の構造は半導体装置100の構造とほぼ同様であるが、矩形状のコンタクト118を複数個配置した点で半導体装置100と異なる。
半導体装置150においては、シリサイド抵抗104の両端部に、コンタクト118が12個配置されている。ここで、本実施形態においてはシリサイド抵抗104の長さは4μmであるが、3μm以上5μm以下とすることもできる。
コンタクト118の高さは0.44μm、径は0.22μmである。そのため、コンタクト118のアスペクト比は2である。また、1個のコンタクト118の面積は、0.0484μm2であり、コンタクト118の総面積は、約0.581μm2である。
コンタクト118の互いの距離Aは、たとえば、0.24μmとすることができる。距離Aは、0.2μm以上とすることができ、また、コンタクト118を4個以上配置できる範囲とすることができる。
コンタクト118の高さ、径は、アスペクト比が1.2以上4以下となる範囲で適宜選択することができ、たとえば、径を0.2μm以上0.25μm以下とすることができ、高さを0.38μm以上0.48μm以下とすることができる。
コンタクト118の一辺と金属配線112の端との距離B(オーバーラップ距離)は、本実施形態においては、たとえば、0.075μm程度とすることができる。
金属配線112は、12個のコンタクト118の上面と接するように設けられている。
本実施形態においては、金属配線112の幅は0.9μmであり、長さは2.62μmである。そのため、金属配線112の面積は、2.358μm2であり、金属配線112の面積をコンタクト118の総面積で除した数値は、4.06である。
半導体装置150は以下のようにして作成される。
まず、CVD法を用いてシリコン基板101に酸化膜102を成長させる。次に、酸化膜102上に、スパッタリング法を用いて、シリサイド抵抗122を形成する(図5(a))。ついで、フォトリソグラフィー技術によりパターンを形成し、シリサイド抵抗122の不要な部分を除去してシリサイド抵抗104を形成した後、シリサイド抵抗104上に層間絶縁膜116を形成する(図5(b))。続いて、CMP法およびフォトリソグラフィー技術により、層間絶縁膜116に複数のコンタクトホール130を形成する(図5(c))。次に、それぞれのコンタクトホール130内にバリアメタル106を形成した後、バリアメタル106上に複数のコンタクト118を成長させる。次に、CMP法を用いて、コンタクト118を平坦化する(図5(d))。次に、層間絶縁膜116の一部およびコンタクト118の上面と接するようにバリアメタル108を形成する。次に、バリアメタル108の上面と接するように金属配線112をスパッタリングにより形成し、フォトリソグラフィー技術を用いて、金属配線112のパターン形成を行う(図5(e))。以上のプロセスにより半導体装置150が作成される。
半導体装置150においては、第1の実施形態の効果に加えて以下の効果を奏することができる。
半導体装置150においては、コンタクト118が12個設けられている。ここで、コンタクトをレイアウトする際、コンタクトの総面積が同じ場合、コンタクトを複数に分割した方が、バリアメタル106とコンタクト118との接合面において、コンタクト118の収縮方向(図5(e)中上方向)への応力の集中を抑制できる。そのため、バリアメタル106とコンタクト118との接合面において局所的に収縮方向への大きな力が加わることが抑制される。したがって、バリアメタル106が局所的に図5(e)中上方向へ持ち上げられにくくなり、シリサイド抵抗104とバリアメタル106との間の剥離の発生を、より抑制することができる。また、コンタクトの互いの距離が離れている方が、バリアメタル106とコンタクト118との接合面において、コンタクト118の収縮方向への応力の集中を抑制できる。そのため、バリアメタル106とコンタクト118との接合面において局所的に収縮方向への大きな力が加わることが抑制される。したがって、バリアメタル106が局所的に図5(e)中上方向へ持ち上がられにくくなり、シリサイド抵抗104とバリアメタル106との間の剥離の発生を、より抑制することができる。この結果、図4に示すように、コンタクト118を12個配置し、互いの距離Aを0.24μmとすることによって、剥離の発生を、より抑制することができる。
また、半導体装置150においては、コンタクトを複数に分割して粒状のコンタクト118にすることによって、CVD法を用いてコンタクト118を形成することもできる。こうすることにより、コンタクト118を形成する時間を短縮することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、半導体装置150においては、コンタクト118が互いに0.24μm離れて12個設けられている形態について説明したが、互いに0.2μm以上離れていればよい。こうすることにより、剥離の発生を、より抑制することができる。
また、半導体装置150においては、コンタクト118が12個配置される形態について説明したが、コンタクト118が4個以上配置されていればよい。こうすることにより、剥離の発生を、より抑制することができる。
金属配線の幅を変化させた半導体装置のサンプルを作成して、コンタクトの抵抗値の変動率およびバリアメタルとシリサイド抵抗との間の剥離の有無を調べる実験(実験例1〜実験例4)を行った。図6〜図9はその結果を示すグラフであり、保管時間(h)を横軸に、コンタクトの抵抗率の変動値(%)を縦軸にしている。本実施例に用いた半導体装置は、第2の実施の形態に記載された半導体装置と同様のプロセスで作成された。正方形の形状を有するコンタクトの数は12個であり、それぞれ幅は0.22μm、高さは0.44μmであった。金属配線の長さは2.62μmであった。
(実験例1)
幅が0.68μmの金属配線を150℃の温度で保管した後、コンタクトの抵抗値を測定したところ、図6に示すように、保管時間(h)が長くなるほどコンタクトの抵抗変動率(%)が上昇することがわかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約3.1であった。
幅が0.68μmの金属配線を150℃の温度で保管した後、コンタクトの抵抗値を測定したところ、図6に示すように、保管時間(h)が長くなるほどコンタクトの抵抗変動率(%)が上昇することがわかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約3.1であった。
(実験例2)
幅が0.90μmの金属配線を使用した以外は実験例1と同じ条件で実施した。図7に示すように、保管時間(h)が長くなっても、コンタクトの抵抗変動率(%)はほとんど変化せず、コンタクトの抵抗値がほとんど上昇しないことがわかった。また、バリアメタルとシリサイド抵抗との間の剥離もみられなかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約4.1であった。
幅が0.90μmの金属配線を使用した以外は実験例1と同じ条件で実施した。図7に示すように、保管時間(h)が長くなっても、コンタクトの抵抗変動率(%)はほとんど変化せず、コンタクトの抵抗値がほとんど上昇しないことがわかった。また、バリアメタルとシリサイド抵抗との間の剥離もみられなかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約4.1であった。
(実験例3)
幅が1.24μmの金属配線を使用した以外は実験例1と同じ条件で実施した。図8に示すように、保管時間(h)が長くなっても、コンタクトの抵抗変動率(%)はほとんど変化せず、コンタクトの抵抗値がほとんど上昇しないことがわかった。また、バリアメタルとシリサイド抵抗との間の剥離もみられなかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約5.6であった。
幅が1.24μmの金属配線を使用した以外は実験例1と同じ条件で実施した。図8に示すように、保管時間(h)が長くなっても、コンタクトの抵抗変動率(%)はほとんど変化せず、コンタクトの抵抗値がほとんど上昇しないことがわかった。また、バリアメタルとシリサイド抵抗との間の剥離もみられなかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約5.6であった。
(実験例4)
幅が1.40μmの金属配線を使用した以外は実験例1と同じ条件で実施した。図9に示すように、保管時間(h)が長くなっても、コンタクトの抵抗変動率(%)はほとんど変化せず、コンタクトの抵抗値がほとんど上昇しないことがわかった。また、バリアメタルとシリサイド抵抗との間の剥離もみられなかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約6.3であった。
幅が1.40μmの金属配線を使用した以外は実験例1と同じ条件で実施した。図9に示すように、保管時間(h)が長くなっても、コンタクトの抵抗変動率(%)はほとんど変化せず、コンタクトの抵抗値がほとんど上昇しないことがわかった。また、バリアメタルとシリサイド抵抗との間の剥離もみられなかった。本実験例において、金属配線の面積をコンタクトの面積で除した数値は約6.3であった。
以上、実験例1〜実験例4に示すように、配線の幅をコンタクトの幅で除した値が4以上となり、配線面積をコンタクト底部の面積で除した値が4以上となる幅が0.90um以上の金属配線のサンプルを用いた半導体装置においてはコンタクトの抵抗値の上昇がほとんどみられないことがわかった。また、コンタクト底面のバリアメタルとシリサイド抵抗との間の剥離もみられなかった。
(実験例5)
金属配線の幅を変化させた半導体装置のサンプルを作成して、シリサイド抵抗の抵抗値の変動率およびバリアメタルとシリサイド抵抗との間の剥離の有無を調べる実験を行った。図10にその結果を示す。本実施例に用いた半導体装置は、第2の実施の形態に記載された半導体装置と同様のプロセスで作成された。正方形の形状を有するコンタクトの数は12個であり、それぞれ幅は0.22μm、高さは0.44μmであった。金属配線の長さは2.62μmであった。
金属配線の幅を変化させた半導体装置のサンプルを作成して、シリサイド抵抗の抵抗値の変動率およびバリアメタルとシリサイド抵抗との間の剥離の有無を調べる実験を行った。図10にその結果を示す。本実施例に用いた半導体装置は、第2の実施の形態に記載された半導体装置と同様のプロセスで作成された。正方形の形状を有するコンタクトの数は12個であり、それぞれ幅は0.22μm、高さは0.44μmであった。金属配線の長さは2.62μmであった。
金属配線を形成してから150℃で保管した。保管時間が、168時間、336時間、668時間、1000時間のそれぞれについて、配線面積をコンタクト底部の総面積で除した値を横軸に、コンタクトの抵抗変動率(%)を縦軸にとってグラフ化したものが図10である。
図10に示すように、保管した時間が長いほど、金属配線の面積をコンタクトの面積で除した数値が4以上である金属配線のサンプルを用いた半導体装置におけるコンタクトの抵抗変動率(%)が小さいことがわかった。
100 半導体装置
101 シリコン基板
102 酸化膜
104 シリサイド抵抗
106 バリアメタル
108 バリアメタル
110 コンタクト
112 金属配線
116 層間絶縁膜
118 コンタクト
120 コンタクトホール
122 シリサイド抵抗
130 コンタクトホール
150 半導体装置
101 シリコン基板
102 酸化膜
104 シリサイド抵抗
106 バリアメタル
108 バリアメタル
110 コンタクト
112 金属配線
116 層間絶縁膜
118 コンタクト
120 コンタクトホール
122 シリサイド抵抗
130 コンタクトホール
150 半導体装置
Claims (6)
- 半導体基板と、
前記半導体基板の上部に設けられたシリサイド抵抗と、
前記シリサイド抵抗上に設けられたバリアメタルと、
前記バリアメタル上に設けられたコンタクトと、
前記コンタクト上に設けられた配線と、
を備え、
前記配線の面積をS1、前記コンタクトの面積をS2としたときに、S1/S2の値が4以上であることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板の上部に設けられたシリサイド抵抗と、
前記シリサイド抵抗上に設けられたバリアメタルと、
前記バリアメタル上に設けられたコンタクトと、
前記コンタクト上に設けられた配線と、
を備え、
前記配線の幅をW1、前記コンタクトの幅をW2としたときに、W1/W2の値が4以上であることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記コンタクトの形状が矩形状であり、前記配線の形状が矩形状であることを特徴とする半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記コンタクトのアスペクト比が、1.2以上4以下である関係を満たすことを特徴とする半導体装置。 - 請求項1乃至4いずれかに記載の半導体装置において、
前記コンタクトは複数のコンタクトからなり、
複数の前記コンタクトは、互いに0.2um以上離れていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
複数の前記コンタクトが4個以上配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005082985A JP2006269577A (ja) | 2005-03-23 | 2005-03-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005082985A JP2006269577A (ja) | 2005-03-23 | 2005-03-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269577A true JP2006269577A (ja) | 2006-10-05 |
Family
ID=37205248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005082985A Pending JP2006269577A (ja) | 2005-03-23 | 2005-03-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006269577A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070207A (ja) * | 2013-09-30 | 2015-04-13 | 住友電工デバイス・イノベーション株式会社 | 光学半導体デバイスおよびその製造方法 |
-
2005
- 2005-03-23 JP JP2005082985A patent/JP2006269577A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070207A (ja) * | 2013-09-30 | 2015-04-13 | 住友電工デバイス・イノベーション株式会社 | 光学半導体デバイスおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5289830B2 (ja) | 半導体装置 | |
US10636703B2 (en) | Semiconductor device for preventing crack in pad region and fabricating method thereof | |
US7990676B2 (en) | Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same | |
JP4630919B2 (ja) | 半導体装置及びその製造方法 | |
US8937011B2 (en) | Method of forming crack free gap fill | |
KR102539779B1 (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
CN103367290B (zh) | 具有密集通孔阵列的接合焊盘结构 | |
US7557423B2 (en) | Semiconductor structure with a discontinuous material density for reducing eddy currents | |
US8258630B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007115922A (ja) | 半導体装置 | |
JP2007294586A (ja) | 半導体装置 | |
US8643140B2 (en) | Suspended beam for use in MEMS device | |
US9082781B2 (en) | Semiconductor article having a zig-zag guard ring and method of forming the same | |
JP2006269577A (ja) | 半導体装置 | |
JP4579621B2 (ja) | 半導体装置 | |
JP2008016464A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005150237A (ja) | 半導体装置及びその製造方法 | |
JP5461128B2 (ja) | スタック型mimキャパシタおよびその製造方法 | |
KR101487082B1 (ko) | 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법 | |
KR20040090482A (ko) | 반도체장치 및 그 제조방법 | |
JP2005311117A5 (ja) | ||
JP2011061005A (ja) | 電子デバイス | |
JP2007227815A (ja) | ボンディング耐性評価用素子 | |
JP2021044490A (ja) | 半導体記憶装置およびその製造方法 | |
TWI509761B (zh) | 矽基基板及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
A977 | Report on retrieval |
Effective date: 20091111 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091117 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |