JP2007227815A - ボンディング耐性評価用素子 - Google Patents
ボンディング耐性評価用素子 Download PDFInfo
- Publication number
- JP2007227815A JP2007227815A JP2006049496A JP2006049496A JP2007227815A JP 2007227815 A JP2007227815 A JP 2007227815A JP 2006049496 A JP2006049496 A JP 2006049496A JP 2006049496 A JP2006049496 A JP 2006049496A JP 2007227815 A JP2007227815 A JP 2007227815A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding pad
- wiring
- film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 ボンディング装置の如何に拠らずにボンディング耐性を簡単・正確に評価できる技術を提供することである。
【解決手段】 ボンディングパッド4と、該ボンディングパッドの下側に多層配線とを備えたボンディング耐性評価用素子であって、
ボンディングパッド4の真下の配線層2に金属体5が設けられてなる。
【選択図】 図1
【解決手段】 ボンディングパッド4と、該ボンディングパッドの下側に多層配線とを備えたボンディング耐性評価用素子であって、
ボンディングパッド4の真下の配線層2に金属体5が設けられてなる。
【選択図】 図1
Description
本発明は、半導体装置のボンディングパッドにワイヤをボンディングした際の耐性を評価する為のボンディング耐性評価用素子に関する。
半導体素子を外部回路に接続する為、半導体装置にはボンディングパッドが設けられている。このボンディングパッドは、配線形成プロセスの中で積層される配線間絶縁膜および層間絶縁膜上に金属膜を設けることによって作製される。
ところで、積層された配線間絶縁膜や層間絶縁膜の機械的強度が小さい場合、又、層間絶縁膜間の密着力が小さい場合には、ボンディングの際に、下層の絶縁膜の界面で剥離が発生し、製品歩留まりを低下させる場合が有る。従って、半導体装置の開発・製造に前もって、ボンディングパッドの下層の構造が負荷されるボンディングストレスに対して十分な耐性を持っていることを評価しておくことが重要な要件になっている。
すなわち、図3に示される如く、実デバイスと同様な多層絶縁膜積層構造の上にボンディングパッド11を設け、このボンディングパッド11に対して実際にボンディングを実施し、その結果で以ってボンディング耐性評価を評価している。
しかしながら、この技術は、ボンディング耐性の結果が判るに過ぎない。すなわち、仮に、脆弱な層間絶縁材料や配線間絶縁材料が一部に用いられていたとしても、それを如何に改善すれば良いかが判らない。
又、半導体素子のワイヤボンディング工程において、ワイヤボンディング装置のボンディング条件パラメータと、その条件でボンディングしたワイヤの引張破断強度との相関関係を表示するグラフ形状によりボンディング特性を判定することを特徴とするワイヤボンディング評価方法が提案(特開2000−183117号公報)されている。この技術は、ボンディング特性を装置条件面で評価・最適化できる上でボンディング特性評価において一応の効果を奏している。
又、ボンディングによるボンディングパッドの剥離という問題を解決する為、複数の電気装置と複数の蒸着層とを有する半導体集積回路のボンディングパッド構造において、相互結合された少なくとも一つの第1層間連結層と第2層間連結層とを有するボンディングパッドと、前記構造がボンディングパッド上で物理的ストレスの分布を改善するだけではなく複数の蒸着層間での結合力を向上可能とするように、前記ボンディングパッドと結合され、かつ前記ボンディングパッド下部に配された半導体装置の一つまたは二つ以上の蒸着層の少なくとも一部を垂直に横切る少なくとも一つのクサビを含むことを特徴とする半導体装置のボンディングパッド構造が提案(特開2003−282573号公報)されている。
特開2000−183117号公報
特開2003−282573号公報
しかしながら、特許文献1の技術では、特定のボンディング装置でのボンディングに関する評価に限られ、ボンディングパッドの構造面からボンディング耐性を評価することが出来ない。すなわち、ボンディング装置に制約を受けてしまい、異なったボンディング装置を用いた場合には既に有る評価結果を用いることが出来ない。
特許文献2の柱状クサビ構造の技術では、ボンディングパッドの剥離防止が十分でなく、柱状クサビ構造を何層に亘って形成すれば十分なボンディング耐性を発揮するかは不明確である。
従って、本発明が解決しようとする課題は、ボンディング装置の如何に拠らずにボンディング耐性を簡単・正確に評価できる技術を提供することである。
前記の課題は、ボンディングパッドと、該ボンディングパッドの下側に配線層とを備えたボンディング耐性評価用素子であって、
前記ボンディングパッドの真下の配線層に金属体が設けられてなる
ことを特徴とするボンディング耐性評価用素子によって解決される。
前記ボンディングパッドの真下の配線層に金属体が設けられてなる
ことを特徴とするボンディング耐性評価用素子によって解決される。
又、上記のボンディング耐性評価用素子であって、(金属体の面積)/(ボンディングパッドの面積)=0.1〜4であるボンディング耐性評価用素子によって解決される。
又、上記のボンディング耐性評価用素子であって、金属体が複数の配線層に設けられているボンディング耐性評価用素子によって解決される。
又、上記のボンディング耐性評価用素子であって、配線層における一つの絶縁膜の誘電率が2〜3であるボンディング耐性評価用素子によって解決される。
本発明によれば、各種絶縁膜が積層された配線層の上に設けられたボンディングパッドに対するボンディング耐性を、実デバイスに相当する多層構造の状態で評価できる。特に、どの配線層を如何にすれば、ボンディングに際しての剥離現象を抑制できるかの知見を得ることが出来る。従って、半導体装置におけるボンディングに際して起きる不良品に対する対策案を考えることが出来る.
本発明は、ボンディングパッドと、該ボンディングパッドの下側に配線層とを備えたボンディング耐性評価用素子である。配線層は、特に、複数設けられている。そして、ボンディングパッドの真下の配線層には金属体が設けられている。(金属体の面積)/(ボンディングパッドの面積)は、特に、0.1〜4である。又、金属体は、特に、複数の配線層に設けられている。中でも、一つのボンディング耐性評価用素子に、タイプの異なる金属体が幾つか設けられている。例えば、一つのボンディング耐性評価用素子に、上記面積比が異なる金属体が複数個設けられている。又、一つのボンディング耐性評価用素子に、金属体が一つの配線層に設けられるのみでなく、幾つかの配線層に亘って設けられている。すなわち、金属体が一つの場合、金属体が二つの場合、金属体が三つの場合、……、金属体がn個の場合と言った如く複数の組み合わせになるものが一つのボンディング耐性評価用素子に設けられている。配線層における一つの絶縁膜の誘電率は、特に、2〜3である。そして、本素子は、ボンディング耐性を知りたいと考えている半導体装置に組み込まれたもので、TEG(Test Element Group)である。
以下、更に詳しく説明する。
図1は、本発明の半導体装置に組み込まれたボンディング耐性評価用素子の第1実施形態の概略図である。
同図中、1はSi基板である。
図1は、本発明の半導体装置に組み込まれたボンディング耐性評価用素子の第1実施形態の概略図である。
同図中、1はSi基板である。
Si基板1上には、配線層2が複数個(図1の例では五個)設けられている。配線層2は、例えばバリア絶縁膜2aと配線間絶縁膜(又は、層間絶縁膜)2bとキャップ膜2cとの積層膜で構成されている。そして、半導体装置にあっては、或る配線層2の配線間絶縁膜2bには金属膜(Cu膜)が設けられている。そして、或る配線層2にはビアが形成され、このビアに充填された金属(Cu)によって上下の配線層に設けられた金属膜(Cu膜)が互いに接続されている。尚、上記構成の配線層2は一例に過ぎず、何れかの絶縁膜が無い場合も有る。
上記複数の配線層2が積層された多層配線層の上に、パッシベーション膜3が設けられている。このパッシベーション膜3にボンディングパッド4が形成されている。尚、ボンディングパッド4はパッシベーション膜3を貫通していなくても良い。通常、パッシベーション膜3はその目的から機械的強度の大きい材料で構成されているからである。
ボンディングパッド4の直下の適宜な配線層に金属体(金属膜)5が形成されている。この金属膜5は、その上面および下面の大きさ(面積)がボンディングパッド4の上面および下面の大きさ(面積)と同じに形成されている。そして、金属膜5は、評価する構造に応じて、適宜、下層へと積層されている。金属膜5は、一つの配線層にのみ設けられている場合、二つの配線層に設けられている場合、三つの配線層に設けられている場合、四つの配線層……場合が有り、そしてこれらが纏めて一つのボンディング耐性評価用素子に設けられている。勿論、一つのみであっても良い。しかしながら、耐性評価の目的からすると、複数タイプのものが一つの耐性評価用素子に設けられていることが好ましい。それは、将来の微細配線を考慮すると、例えば65nmノードプロセスになると、絶縁膜の膜厚は150nm程度と言われており、一層だけ強化しても不足する場合が有るからによる。尚、本実施形態の評価用素子は、ボンディングパッド4の直下ではあるが、1番上の配線層のみに金属体(金属膜)5が設けられた場合と、上から1番目と2番目の配線層に金属体(金属膜)5が設けられている場合と、上から1〜3番目の配線層に金属体(金属膜)5が設けられている場合と、上から1〜4番目の配線層に金属体(金属膜)5が設けられている場合と、上から1〜5番目の配線層に金属体(金属膜)5が設けられている場合と言った如く5種類の組み合わせになるものを含んでいる。但し、図1では、上から1番目と2番目の配線層に金属体(金属膜)5が設けられている場合が示されている。
上記のように構成させていると、ボンディングパッドの下部構造中における脆弱な配線層が金属膜5で置き換えられた形態となっており、評価すべき脆弱な配線層における金属の充填率を振って評価することが出来る。従って、ボンディング耐性とボンディングパッド下部構造や絶縁膜物性の組合せを精度良く評価できる。
上記においては、金属膜5の大きさとボンディングパッド4の大きさとは同一である。しかしながら、(金属膜5の大きさ)/(ボンディングパッド4の大きさ)を変えるようにしても良い。すなわち、(金属膜5の大きさ)/(ボンディングパッド4の大きさ)が異なる金属膜5を、一つ以上、一つのボンディング耐性評価用素子に設けた評価用素子を考えることも出来る。つまり、前記実施形態のものは金属膜の数が変数として考慮されたものであったのに対して、本実施形態にあっては金属膜の大きさが変数として考慮されたものである。この本実施形態の概略図を図2に示す。そして、ボンディング耐性の向上効果は、図2に示すような金属膜5の大きさをボンディングパッド4のサイズよりも大きくしたり小さくしたりして、そのサイズの値を振って評価すると、下層にある脆弱な被評価絶縁膜に対してストレスを分散させた補強効果を観察できる。
以下、更に具体的実施例を挙げて説明する。
先ず、図1タイプのボンディング耐性評価用素子について述べる。ここで、バリア絶縁膜2aとしてp−SiCNが、キャップ膜2cとしてp−SiOが用いられた。配線間絶縁膜(層間絶縁膜)2bとしては、Low-k材として知られているMSQ系絶縁膜が用いられた。尚、このMSQ系絶縁膜の誘電率は2.3〜3.0、弾性率は2.5GPa〜10.9GPa、硬度は0.2GPa〜0.8GPa、空孔率は0〜26%である。尚、空孔率が変わることによって、誘電率や機械的強度も変わる。
先ず、図1タイプのボンディング耐性評価用素子について述べる。ここで、バリア絶縁膜2aとしてp−SiCNが、キャップ膜2cとしてp−SiOが用いられた。配線間絶縁膜(層間絶縁膜)2bとしては、Low-k材として知られているMSQ系絶縁膜が用いられた。尚、このMSQ系絶縁膜の誘電率は2.3〜3.0、弾性率は2.5GPa〜10.9GPa、硬度は0.2GPa〜0.8GPa、空孔率は0〜26%である。尚、空孔率が変わることによって、誘電率や機械的強度も変わる。
ボンディングパッド4や金属膜5は、例えばAl,Cu,Ni,W,Ag,Au等の通常使用される材料が用いられている。金属膜5の大きさ(主面の面積)はボンディングパッド4の大きさ(主面の面積)に同じとしている。尚、配線構造は、例えばCu膜−ビア層−Cu膜と言った如きの3層配線相当とし、そしてバリア絶縁膜2a−配線間絶縁膜2b−キャップ膜2cからなる配線層の絶縁膜積層構造は全層同様の構成とした。
上記のように構成させた素子のボンディングパッド4に対してボンディングを行った結果を、表−1に示す。
表−1
尚、表−1中の0層での剥離とは、ボンディングパッド4と一番上の配線層2との間での剥離を意味し、1層での剥離とは、一番上の配線層2とその直ぐ下の配線層2との間での剥離を意味し、以下順に同様な意味であり、そして5層での剥離とは、一番下(配線層は5層設けられており、この5層の配線層の中の一番下)に在る配線層2とSi基板1との間での剥離を意味する。
表−1
尚、表−1中の0層での剥離とは、ボンディングパッド4と一番上の配線層2との間での剥離を意味し、1層での剥離とは、一番上の配線層2とその直ぐ下の配線層2との間での剥離を意味し、以下順に同様な意味であり、そして5層での剥離とは、一番下(配線層は5層設けられており、この5層の配線層の中の一番下)に在る配線層2とSi基板1との間での剥離を意味する。
そして、この表−1に拠れば、絶縁膜2bの空孔率の増加に伴って、ボンディングパッド4の剥離の発生率が急激に増加していることが判る。又、ボンディングパッド4下部に金属膜5を積層している場合、各々の絶縁膜を用いた積層構造に対してボンディングパッド4の剥離が発生しない金属膜積層数も判った。言い換えるならば、ボンディングに際して、何所で剥離が起きるかを知ることが出来る。例えば、表−1から、配線間絶縁膜2bのLow-k材に空孔率が0%のものを用いた場合には、ボンディングパッド4と一番上の配線層2との間で剥離が起きることが判り、又、配線間絶縁膜2bのLow-k材に空孔率が26%のものを用いた場合には、一番下の配線層2とSi基板1の間で剥離が最も起き易いことが判る。従って、このボンディング耐性評価用素子を用いて得たデータを基にすれば、どの部分をどのように強化したならば、ボンディングに際しての剥離が起きなくなるかの知見を得ることが出来る。
次に、図2タイプのボンディング耐性評価用素子について述べる。ここで、バリア絶縁膜2aとしてp−SiCNが、キャップ膜2cとしてp−SiOが用いられた。配線間絶縁膜2bとしては、前記実施例のサンプル4(空孔率が26%)が用いられた。そして、(金属膜5の主面の面積)/(ボンディングパッド4の主面の面積)を種々の値に変えたものを用いてボンディング耐性を調べた。その結果を、表−2に示す。
表−2
表−2
この表−2に拠れば、ボンディングパッド4下部の金属膜5の面積を広くした場合では、ボンディングストレスに対する補強効果が増加し、ボンディングパッド4と同一面積では5層に亘って金属膜を積層しなければならないものが、金属膜5の大きさを、例えば2.25倍にすることによって、3層の積層で足りることが判った。更に、4倍にした場合には、2層の積層で足りることが判った。尚、例えば6.25倍にした場合では、4倍にした場合に比較しても大きな優位差が認められなかった。逆に、金属膜5の大きさにより他の機能部分を圧迫しかねない。従って、面積比を大きくする場合に効果が期待できる実用的な評価範囲としては4倍で十分と考えられる。
又、本実施例にて判明したボンディングパッド下部の金属膜面積が2.25倍で、3層の積層構造を適用して半導体装置を作製した処、ボンディング不良は認められず、この構造で十分効果を発揮することが確認できた。
尚、ボンディング荷重は、必ずしもボンディングパッドの全面に亘って作用するものでも無く、概ね、その半分の面積の中央部に作用する。従って、その半分の面積を支持する金属部分が有れば、効果が有ると言える。
そして、ボンディングパッド4下部の金属膜5の面積を狭くした場合、0.04倍ではボンディングパッド4下部に金属膜5を設ける効果が全くみられないが、0.09倍では若干の補強効果が現われて来る。従って、面積比を小さくする場合に効果が期待できる評価範囲としては0.1倍以上が必要と考えられる。そして、このボンディング耐性評価用素子を用いて得たデータを基にすれば、どの部分をどの程度に強化したならば、ボンディングに際しての剥離が起きないようになるかの知見を得ることが出来る。
2 配線層
2a バリア絶縁膜
2b 配線間絶縁膜
2c キャップ膜
3 パッシベーション膜
4 ボンディングパッド
5 金属膜(金属体)
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
2a バリア絶縁膜
2b 配線間絶縁膜
2c キャップ膜
3 パッシベーション膜
4 ボンディングパッド
5 金属膜(金属体)
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
Claims (4)
- ボンディングパッドと、該ボンディングパッドの下側に配線層とを備えたボンディング耐性評価用素子であって、
前記ボンディングパッドの真下の配線層に金属体が設けられてなる
ことを特徴とするボンディング耐性評価用素子。 - (金属体の面積)/(ボンディングパッドの面積)=0.1〜4であることを特徴とする請求項1のボンディング耐性評価用素子。
- 金属体が複数の配線層に設けられていることを特徴とする請求項1又は請求項2のボンディング耐性評価用素子。
- 配線層における一つの絶縁膜の誘電率が2〜3であることを特徴とする請求項1〜請求項3いずれかのボンディング耐性評価用素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006049496A JP2007227815A (ja) | 2006-02-27 | 2006-02-27 | ボンディング耐性評価用素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006049496A JP2007227815A (ja) | 2006-02-27 | 2006-02-27 | ボンディング耐性評価用素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007227815A true JP2007227815A (ja) | 2007-09-06 |
Family
ID=38549294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006049496A Pending JP2007227815A (ja) | 2006-02-27 | 2006-02-27 | ボンディング耐性評価用素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007227815A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009058143A1 (en) * | 2007-10-31 | 2009-05-07 | Agere Systems Inc. | Bond pad support structure for semiconductor device |
US7888257B2 (en) | 2007-10-10 | 2011-02-15 | Agere Systems Inc. | Integrated circuit package including wire bonds |
JP2014130961A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
-
2006
- 2006-02-27 JP JP2006049496A patent/JP2007227815A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888257B2 (en) | 2007-10-10 | 2011-02-15 | Agere Systems Inc. | Integrated circuit package including wire bonds |
WO2009058143A1 (en) * | 2007-10-31 | 2009-05-07 | Agere Systems Inc. | Bond pad support structure for semiconductor device |
US8183698B2 (en) | 2007-10-31 | 2012-05-22 | Agere Systems Inc. | Bond pad support structure for semiconductor device |
JP2014130961A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4170103B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
TW444252B (en) | Semiconductor apparatus and its fabricating method | |
US7420278B2 (en) | Semiconductor device | |
US8310056B2 (en) | Semiconductor device | |
JP6304263B2 (ja) | 積層配線基板およびこれを備える検査装置 | |
US20050006786A1 (en) | Semiconductor device and method of fabricating the same | |
TW201246487A (en) | Semiconductor device and manufacturing method thereof | |
TWI546872B (zh) | 電子元件與半導體元件 | |
CN103367290B (zh) | 具有密集通孔阵列的接合焊盘结构 | |
JP4708407B2 (ja) | キャパシタ内蔵型印刷回路基板及びその製造方法 | |
KR101476947B1 (ko) | 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스 | |
DE102015205704B4 (de) | Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung | |
TWI720233B (zh) | 半導體裝置及其製造方法 | |
TWI305374B (en) | Semiconductor device | |
TW201115697A (en) | Semiconductor device | |
WO2005096364A1 (ja) | 半導体装置及びその製造方法 | |
WO2015102107A1 (ja) | 積層配線基板およびこれを備える検査装置 | |
US9326378B2 (en) | Thin-film wiring substrate and substrate for probe card | |
JP2007227815A (ja) | ボンディング耐性評価用素子 | |
US7026547B1 (en) | Semiconductor device and a method for fabricating a semiconductor device | |
JP4701264B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2006165054A (ja) | 半導体装置 | |
JP2015002219A (ja) | 半導体ウエハにおける成膜方法 | |
US8330190B2 (en) | Semiconductor device | |
JP2016166855A (ja) | 半導体装置及びその製造方法 |