JPH10233548A - 半導体レーザ装置、その製造方法 - Google Patents
半導体レーザ装置、その製造方法Info
- Publication number
- JPH10233548A JPH10233548A JP9036192A JP3619297A JPH10233548A JP H10233548 A JPH10233548 A JP H10233548A JP 9036192 A JP9036192 A JP 9036192A JP 3619297 A JP3619297 A JP 3619297A JP H10233548 A JPH10233548 A JP H10233548A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- substrate
- forming
- groove
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 容易なプロセスおよび配線によってヒーター
を用いたレーザ発振波長制御を行うことが可能な半導体
レーザ装置、その製造方法を提供すること。 【解決手段】 本発明における半導体レーザ装置は、少
なくとも半導体レーザ３０１と、前記半導体レーザ３０
１を加熱して、その発振波長を可変させる機能を有する
微小ヒータ１０３と、前記半導体レーザ３０１をマウン
トする基板１０１とを有し、微小ヒータ１０３は基板１
０１上の半導体レーザ３０１と接する面側に直接形成さ
れることを特徴とする。
を用いたレーザ発振波長制御を行うことが可能な半導体
レーザ装置、その製造方法を提供すること。 【解決手段】 本発明における半導体レーザ装置は、少
なくとも半導体レーザ３０１と、前記半導体レーザ３０
１を加熱して、その発振波長を可変させる機能を有する
微小ヒータ１０３と、前記半導体レーザ３０１をマウン
トする基板１０１とを有し、微小ヒータ１０３は基板１
０１上の半導体レーザ３０１と接する面側に直接形成さ
れることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信システムの
主構成要素となる半導体レーザ、特にその発振波長を精
密に制御する必要のある波長多重（ＷＤＭ）システムに
用いられる半導体レーザおよび半導体レーザアレイに関
する。
主構成要素となる半導体レーザ、特にその発振波長を精
密に制御する必要のある波長多重（ＷＤＭ）システムに
用いられる半導体レーザおよび半導体レーザアレイに関
する。
【０００２】
【従来の技術】近年、光通信の大容量化を目的とした波
長多重方式（ＷａｖｅｌｅｎｇｔｈＤｅｖｉｄｅｄ Ｍ
ｕｌｔｉｐｌｅｘｉｎｇ Ｓｙｓｔｅｍ；ＷＤＭ）の研
究が進んでいる。このシステムに使用される半導体レー
ザには発振波長の精密な制御が要求されるため、回折格
子のピッチにより発振波長を制御できる分布帰還型（Ｄ
ｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄ Ｂａｃｋ；ＤＦＢ）
の半導体レーザや分布反射型（Ｄｉｓｔｒｉｂｕｔｅｄ
Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）の半導体レーザが
用いられる。電子ビーム露光を用いた回折格子形成技術
の進歩やＭＯＣＶＤなどの成長技術の発達による組成制
御の向上により、これらの半導体レーザの発振波長の制
御性は向上している。
長多重方式（ＷａｖｅｌｅｎｇｔｈＤｅｖｉｄｅｄ Ｍ
ｕｌｔｉｐｌｅｘｉｎｇ Ｓｙｓｔｅｍ；ＷＤＭ）の研
究が進んでいる。このシステムに使用される半導体レー
ザには発振波長の精密な制御が要求されるため、回折格
子のピッチにより発振波長を制御できる分布帰還型（Ｄ
ｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄ Ｂａｃｋ；ＤＦＢ）
の半導体レーザや分布反射型（Ｄｉｓｔｒｉｂｕｔｅｄ
Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）の半導体レーザが
用いられる。電子ビーム露光を用いた回折格子形成技術
の進歩やＭＯＣＶＤなどの成長技術の発達による組成制
御の向上により、これらの半導体レーザの発振波長の制
御性は向上している。
【０００３】しかし、それでも数Å程度の波長分布は避
けられず、レーザ特性の経年変化による波長変化も問題
となっている。したがって、上述の用途に用いられる半
導体レーザには、作製後、外部から発振波長を制御する
方法が必要不可欠である。半導体レーザの発振波長の制
御には、主に電流注入による半導体の屈折率変化を用い
るものと温度による屈折率変化を用いるものとがある。
けられず、レーザ特性の経年変化による波長変化も問題
となっている。したがって、上述の用途に用いられる半
導体レーザには、作製後、外部から発振波長を制御する
方法が必要不可欠である。半導体レーザの発振波長の制
御には、主に電流注入による半導体の屈折率変化を用い
るものと温度による屈折率変化を用いるものとがある。
【０００４】電流制御型は応答が速いという利点がある
ものの、一般に作製プロセスが複雑となるため、特にＬ
Ｄアレイを作製する場合には歩留りが低下する。これに
対し、温度制御型は比較的簡単なプロセスで作製できる
ため、特にＬＤアレイにおける各半導体レーザの発振波
長制御に適している。
ものの、一般に作製プロセスが複雑となるため、特にＬ
Ｄアレイを作製する場合には歩留りが低下する。これに
対し、温度制御型は比較的簡単なプロセスで作製できる
ため、特にＬＤアレイにおける各半導体レーザの発振波
長制御に適している。
【０００５】具体的には、図１０に示すように、活性層
７０２側の電極７０９付近に微小ヒータ（マイクロヒー
タ）７０８を設け、ここで発生する熱により波長を変化
させることができる。なお、図中、７０１はｎ−ＩｎＰ
基板、７０３はｐ−ＩｎＰ電流ブロック層、７０４はｎ
−ＩｎＰ電流ブロック層、７０５はｐ−ＩｎＰ埋め込み
層、７０６はｐ＋−ＩｎＧａＡｓコンタクト層、７０７
はＳｉＯ２膜、７１０はｎ側電極、である。
７０２側の電極７０９付近に微小ヒータ（マイクロヒー
タ）７０８を設け、ここで発生する熱により波長を変化
させることができる。なお、図中、７０１はｎ−ＩｎＰ
基板、７０３はｐ−ＩｎＰ電流ブロック層、７０４はｎ
−ＩｎＰ電流ブロック層、７０５はｐ−ＩｎＰ埋め込み
層、７０６はｐ＋−ＩｎＧａＡｓコンタクト層、７０７
はＳｉＯ２膜、７１０はｎ側電極、である。
【０００６】一方、半導体レーザ、特にＬＤアレイの実
装にはＳｉプラットホーム（ベンチ、基板）上にＡｕＳ
ｎバンプなどでマウントする方法が広く用いられるが、
この場合は以下のような理由により半導体レーザは活性
層側を下にして実装されることが多い。
装にはＳｉプラットホーム（ベンチ、基板）上にＡｕＳ
ｎバンプなどでマウントする方法が広く用いられるが、
この場合は以下のような理由により半導体レーザは活性
層側を下にして実装されることが多い。
【０００７】つまり、半導体レーザの実装コストの低減
には、そのレーザ光の光ファイバへの結合は光軸無調整
で行われることが望ましいが、これには半導体レーザお
よび光ファイバをプラットホーム上の決められた位置に
マウントする必要がある。このためにはプラットホーム
の上面から半導体レーザの活性層までの高さを制御する
必要があるが、基板側から活性層までの距離は元の基板
の厚さと研磨厚によって決まるため、μｍ単位で制御す
ることは難しい。
には、そのレーザ光の光ファイバへの結合は光軸無調整
で行われることが望ましいが、これには半導体レーザお
よび光ファイバをプラットホーム上の決められた位置に
マウントする必要がある。このためにはプラットホーム
の上面から半導体レーザの活性層までの高さを制御する
必要があるが、基板側から活性層までの距離は元の基板
の厚さと研磨厚によって決まるため、μｍ単位で制御す
ることは難しい。
【０００８】これに対し、活性層からレーザ上面までの
距離は主に埋め込み層厚で決まり、これはＭＯＣＶＤな
どの成長技術により精密に制御できる。したがって、半
導体レーザを活性層側を下として基板上に実装すること
により、プラットホーム上面から活性層までの高さを一
定にすることができ、自動的な光の結合が可能となる。
距離は主に埋め込み層厚で決まり、これはＭＯＣＶＤな
どの成長技術により精密に制御できる。したがって、半
導体レーザを活性層側を下として基板上に実装すること
により、プラットホーム上面から活性層までの高さを一
定にすることができ、自動的な光の結合が可能となる。
【０００９】
【発明が解決しようとする課題】しかし、このような実
装方式に対し、上記のマイクロヒータを用いた波長制御
機構を適用する場合には、マイクロヒータへの配線が困
難であり、またヒータ両端あるいはヒータとレーザ電極
のショートが起こりやすいという問題があった。特にＬ
Ｄアレイではこの問題が顕著となる。
装方式に対し、上記のマイクロヒータを用いた波長制御
機構を適用する場合には、マイクロヒータへの配線が困
難であり、またヒータ両端あるいはヒータとレーザ電極
のショートが起こりやすいという問題があった。特にＬ
Ｄアレイではこの問題が顕著となる。
【００１０】本発明は上述のような課題を鑑みてなされ
たものであり、特に活性層側を下にした半導体レーザの
実装方式において、容易なプロセスおよび配線によって
ヒータを用いた半導体レーザ発振波長制御を行うことが
可能な半導体レーザ装置およびその作製方法を提供する
ことを目的とするものである。
たものであり、特に活性層側を下にした半導体レーザの
実装方式において、容易なプロセスおよび配線によって
ヒータを用いた半導体レーザ発振波長制御を行うことが
可能な半導体レーザ装置およびその作製方法を提供する
ことを目的とするものである。
【００１１】
【課題を解決するための手段】本発明における半導体レ
ーザ装置は、少なくとも半導体レーザと、該半導体レー
ザを加熱してその発振波長を可変させる機能を有する微
小ヒータと、前記半導体レーザをマウントする基板とを
有し、前記微小ヒータが前記基板上の前記半導体レーザ
に面する側に直接形成されていることを特徴とする。ま
た、前記半導体レーザにおいて活性層に近い面を前記基
板側にしてマウントされることを特徴とする。また、前
記半導体レーザが波長の異なる複数の半導体レーザを一
列に並べたレーザアレイからなり、その前記半導体レー
ザの各々の直下に微小ヒータが個々に配置されているこ
とを特徴とする。また、前記基板に溝を形成し、該溝内
に微小ヒータを形成することを特徴とする。また、前記
半導体レーザが波長の異なる複数の半導体レーザを一列
に並べたレーザアレイからなり、その前記半導体レーザ
の各々の直下に微小ヒータが個々に配置されている半導
体レーザ装置において、基板は前記微小ヒータの間の位
置に熱分離用の溝が形成されていることを特徴とする。
ーザ装置は、少なくとも半導体レーザと、該半導体レー
ザを加熱してその発振波長を可変させる機能を有する微
小ヒータと、前記半導体レーザをマウントする基板とを
有し、前記微小ヒータが前記基板上の前記半導体レーザ
に面する側に直接形成されていることを特徴とする。ま
た、前記半導体レーザにおいて活性層に近い面を前記基
板側にしてマウントされることを特徴とする。また、前
記半導体レーザが波長の異なる複数の半導体レーザを一
列に並べたレーザアレイからなり、その前記半導体レー
ザの各々の直下に微小ヒータが個々に配置されているこ
とを特徴とする。また、前記基板に溝を形成し、該溝内
に微小ヒータを形成することを特徴とする。また、前記
半導体レーザが波長の異なる複数の半導体レーザを一列
に並べたレーザアレイからなり、その前記半導体レーザ
の各々の直下に微小ヒータが個々に配置されている半導
体レーザ装置において、基板は前記微小ヒータの間の位
置に熱分離用の溝が形成されていることを特徴とする。
【００１２】上記の構成により、微小ヒータの作製が半
導体レーザ上に形成する場合と比較して簡単になる。ま
た、微小ヒータの作製プロセスが半導体レーザの特性に
影響を与えることがなくなるため、半導体レーザ上にマ
イクロヒータを作製する場合に比べ、半導体レーザの歩
留まり、特にＬＤアレイの歩留まりが向上する。さらに
ジャンクションダウン（活性層が下側となる）の実装で
も微小ヒータからの配線が非常に容易となる。
導体レーザ上に形成する場合と比較して簡単になる。ま
た、微小ヒータの作製プロセスが半導体レーザの特性に
影響を与えることがなくなるため、半導体レーザ上にマ
イクロヒータを作製する場合に比べ、半導体レーザの歩
留まり、特にＬＤアレイの歩留まりが向上する。さらに
ジャンクションダウン（活性層が下側となる）の実装で
も微小ヒータからの配線が非常に容易となる。
【００１３】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。ここでは半導体レーザとして発振
波長１．５５μｍのＩｎＧａＡｓＰ系の分布帰還型の半
導体レーザを例示する。本発明の第一の実施の形態であ
る半導体レーザ装置の製造方法および作用について説明
する。
して以下に説明する。ここでは半導体レーザとして発振
波長１．５５μｍのＩｎＧａＡｓＰ系の分布帰還型の半
導体レーザを例示する。本発明の第一の実施の形態であ
る半導体レーザ装置の製造方法および作用について説明
する。
【００１４】まず、Ｓｉプラットホームの製造方法につ
いて図１を用いて説明する。同図(ａ)に示すように、Ｓ
ｉ基板１０１上に熱ＣＶＤ法を用いて約１００ｎｍの厚
さのＳｉＯ2膜１０２を形成した後、スパッタリングに
より金属薄膜（Ｔｉ：１００ｎｍ、Ｐｔ：１００ｎｍ、
Ａｕ：４００ｎｍ）を形成する。つぎに、フォトリソグ
ラフィーとエッチングにより前記金属薄膜をパターニン
グし、同図(ｂ)に示すように、微小ヒータであるマイク
ロヒータ１０３、ボンディングパッド１０４、および両
者を結ぶ引き出し線１０５を形成する。
いて図１を用いて説明する。同図(ａ)に示すように、Ｓ
ｉ基板１０１上に熱ＣＶＤ法を用いて約１００ｎｍの厚
さのＳｉＯ2膜１０２を形成した後、スパッタリングに
より金属薄膜（Ｔｉ：１００ｎｍ、Ｐｔ：１００ｎｍ、
Ａｕ：４００ｎｍ）を形成する。つぎに、フォトリソグ
ラフィーとエッチングにより前記金属薄膜をパターニン
グし、同図(ｂ)に示すように、微小ヒータであるマイク
ロヒータ１０３、ボンディングパッド１０４、および両
者を結ぶ引き出し線１０５を形成する。
【００１５】つぎに、マイクロヒータ１０３部のＡｕを
エッチングする。すなわちマイクロヒータ１０３部はＴ
ｉ（１００ｎｍ）／Ｐｔ（１００ｎｍ）からなることに
なり、他の部分に比べて抵抗が著しく大きくなるため、
電流を注入するとこの部分で熱が発生する。この上から
再び熱ＣＶＤによりＳｉＯ2膜１０６を形成し、同図
(ｃ)に示すように、フォトリソグラフィーとエッチング
によりボンディングパッド１０４の上部のＳｉＯ2膜１
０６のみ除去する。
エッチングする。すなわちマイクロヒータ１０３部はＴ
ｉ（１００ｎｍ）／Ｐｔ（１００ｎｍ）からなることに
なり、他の部分に比べて抵抗が著しく大きくなるため、
電流を注入するとこの部分で熱が発生する。この上から
再び熱ＣＶＤによりＳｉＯ2膜１０６を形成し、同図
(ｃ)に示すように、フォトリソグラフィーとエッチング
によりボンディングパッド１０４の上部のＳｉＯ2膜１
０６のみ除去する。
【００１６】続いて、スパッタリングにより金属薄膜
（Ｔｉ：１００ｎｍ、Ｐｔ：１００ｎｍ、Ａｕ：４００
ｎｍ）を形成し、同図(ｄ)に示すように、フォトリソグ
ラフイーとドライエッチングにより電極パッド１０７、
ボンデイングパッド１０８および引き出し線１０９をパ
ターニングする。続いて、フォトリソグラフィーとウェ
ットエッチングによりＳｉＯ2をエッチングし、同図
(ｅ)に示すように、Ｓｉの異方性エッチングによりファ
イバを実装するＶ字溝１１０を形成する。
（Ｔｉ：１００ｎｍ、Ｐｔ：１００ｎｍ、Ａｕ：４００
ｎｍ）を形成し、同図(ｄ)に示すように、フォトリソグ
ラフイーとドライエッチングにより電極パッド１０７、
ボンデイングパッド１０８および引き出し線１０９をパ
ターニングする。続いて、フォトリソグラフィーとウェ
ットエッチングによりＳｉＯ2をエッチングし、同図
(ｅ)に示すように、Ｓｉの異方性エッチングによりファ
イバを実装するＶ字溝１１０を形成する。
【００１７】つぎに、半導体レーザの電極パッド間の引
き出し線上に半田が流れ込むのを防ぐためにフォトリソ
グラフィーによりポリイミド膜１１１を形成する。最後
に、同図(ｆ)に示すように、ダイシングソーを用いた切
削加工により矩形溝１１２および接着剤トラップ溝１１
３を形成して、Ｓｉプラットホームが完成する。
き出し線上に半田が流れ込むのを防ぐためにフォトリソ
グラフィーによりポリイミド膜１１１を形成する。最後
に、同図(ｆ)に示すように、ダイシングソーを用いた切
削加工により矩形溝１１２および接着剤トラップ溝１１
３を形成して、Ｓｉプラットホームが完成する。
【００１８】一方、半導体レーザ３０１は、図２に示す
ように、以下の手順により作製した。まず、面方位（１
００）のｎ型ＩｎＰ基板上２０１に、ＭＯＣＶＤ法を用
いてｎ−ＩｎＰバッファ層、ＩｎＧａＡｓＰ系材料から
なる多重量子井戸を含む活性層２０２および光ガイド層
２０３を成長させる。つぎに、電子ビーム露光により光
ガイド層上に回折格子を形成する。本実施の形態では共
振器の中心に４分の１波長の位相シフトを有する回折格
子を形成している。
ように、以下の手順により作製した。まず、面方位（１
００）のｎ型ＩｎＰ基板上２０１に、ＭＯＣＶＤ法を用
いてｎ−ＩｎＰバッファ層、ＩｎＧａＡｓＰ系材料から
なる多重量子井戸を含む活性層２０２および光ガイド層
２０３を成長させる。つぎに、電子ビーム露光により光
ガイド層上に回折格子を形成する。本実施の形態では共
振器の中心に４分の１波長の位相シフトを有する回折格
子を形成している。
【００１９】つぎに、熱ＣＶＤ法を用いて約２００ｎｍ
の厚さのＳｉＯ2膜を形成した後、フォトリソグラフィ
ーとエッチングにより（１１０）方向にストライプを形
成する。同図(ａ)に示すように、このストライプをＳｉ
Ｏ2マスク２０４としてメサエッチングを行った後、同
図(ｂ)に示すように、ｎ−ＩｎＰ電流ブロック層２０
５、ｐ−ＩｎＰ電流ブロック層２０６を成長させる。こ
の後、ＳｉＯ2マスク２０４を除去し、同図(ｃ)に示す
ように、ｐ−ＩｎＰ埋め込み層２０７およびｐ＋−Ｉｎ
ＧａＡｓコンタクト層２０８を成長させる。
の厚さのＳｉＯ2膜を形成した後、フォトリソグラフィ
ーとエッチングにより（１１０）方向にストライプを形
成する。同図(ａ)に示すように、このストライプをＳｉ
Ｏ2マスク２０４としてメサエッチングを行った後、同
図(ｂ)に示すように、ｎ−ＩｎＰ電流ブロック層２０
５、ｐ−ＩｎＰ電流ブロック層２０６を成長させる。こ
の後、ＳｉＯ2マスク２０４を除去し、同図(ｃ)に示す
ように、ｐ−ＩｎＰ埋め込み層２０７およびｐ＋−Ｉｎ
ＧａＡｓコンタクト層２０８を成長させる。
【００２０】つぎに、同図(ｄ)に示すように、フォトリ
ソグラフィーによりレジストマスクパターン２０９を形
成し、各素子の電気的分離のため活性層２０２を中心と
して３０μｍの間隔で深さ７〜８μｍの二本の溝２１０
を形成する。この上から熱ＣＶＤにより厚さ０．４μｍ
のＳｉＯ2膜２１１を形成し、活性層２０２上部にフォ
トリソグラフィーとエッチングによってＳｉＯ2膜２１
１に幅１０μｍの開口を設ける。
ソグラフィーによりレジストマスクパターン２０９を形
成し、各素子の電気的分離のため活性層２０２を中心と
して３０μｍの間隔で深さ７〜８μｍの二本の溝２１０
を形成する。この上から熱ＣＶＤにより厚さ０．４μｍ
のＳｉＯ2膜２１１を形成し、活性層２０２上部にフォ
トリソグラフィーとエッチングによってＳｉＯ2膜２１
１に幅１０μｍの開口を設ける。
【００２１】続いて、同図(ｅ)に示すように、金属薄膜
（Ｔｉ：５００Ａ，Ａｕ：４０００Ａ）を蒸着し、リフ
トオフにより活性層２０２の上部以外の金属薄膜を除去
し、電極ストライプ２１２を形成する。つぎに、フォト
リソグラフィーにより電極パッドに対応したレジストパ
ターンを形成する。この上からＴｉ：５００Ａ、Ａｕ：
４０００Ａを蒸着した後、リフトオフすることにより電
極パッド２１３が形成できる。このパターンはＳｉプラ
ットホームの電極パッド１０７と対応している。なお、
電極両横の金属薄膜パターンは半導体レーザ３０１の位
置および方向を定める役割を果たす。
（Ｔｉ：５００Ａ，Ａｕ：４０００Ａ）を蒸着し、リフ
トオフにより活性層２０２の上部以外の金属薄膜を除去
し、電極ストライプ２１２を形成する。つぎに、フォト
リソグラフィーにより電極パッドに対応したレジストパ
ターンを形成する。この上からＴｉ：５００Ａ、Ａｕ：
４０００Ａを蒸着した後、リフトオフすることにより電
極パッド２１３が形成できる。このパターンはＳｉプラ
ットホームの電極パッド１０７と対応している。なお、
電極両横の金属薄膜パターンは半導体レーザ３０１の位
置および方向を定める役割を果たす。
【００２２】つぎに、劈開を容易にするためウエハ厚が
１００μｍとなるまでｎ−ＩｎＰ基板２０１側を研磨
し、裏面にＴｉ：５００Ａ、Ａｕ：４０００Ａを蒸着
し、電極２１４とする。以上のように作製したウエハを
劈開させ、両端面に低反射膜をコーティングしてレーザ
アレイチップが完成する。
１００μｍとなるまでｎ−ＩｎＰ基板２０１側を研磨
し、裏面にＴｉ：５００Ａ、Ａｕ：４０００Ａを蒸着
し、電極２１４とする。以上のように作製したウエハを
劈開させ、両端面に低反射膜をコーティングしてレーザ
アレイチップが完成する。
【００２３】最後に、図４および図５に示すように、上
記プラットホームの電極パターン上にＡｕＺｎ半田バン
プを形成し、上記半導体レーザ３０１を実装する。この
場合プラットホームの表面から半導体レーザ３０１の表
面までの高さはＡｕＺｎ半田の量で決まり、マイクロヒ
ータ１０３の厚さは半田バンプの厚さに比べて十分薄い
ため影響は殆ど無い。さらに、プラットホーム上のＶ字
溝１１０に光ファイバ３０２を実装し、接着剤により固
定する。この実装方法により、半導体レーザ３０１と光
ファイバ３０２の光結合効率として８チャネルの平均値
−１０ｄｂが得られている。
記プラットホームの電極パターン上にＡｕＺｎ半田バン
プを形成し、上記半導体レーザ３０１を実装する。この
場合プラットホームの表面から半導体レーザ３０１の表
面までの高さはＡｕＺｎ半田の量で決まり、マイクロヒ
ータ１０３の厚さは半田バンプの厚さに比べて十分薄い
ため影響は殆ど無い。さらに、プラットホーム上のＶ字
溝１１０に光ファイバ３０２を実装し、接着剤により固
定する。この実装方法により、半導体レーザ３０１と光
ファイバ３０２の光結合効率として８チャネルの平均値
−１０ｄｂが得られている。
【００２４】Ｓｉプラットホームの裏面にはペルチェ素
子(図示せず)が取り付けられ、これによって半導体レー
ザ３０１の波長を変化させることができる。同様に、こ
の半導体レーザ３０１の部分を、波長が異なる複数の半
導体レーザを一列に並べたレーザアレイ(図示せず)とし
た場合にも、その全体の波長をペルチェ素子により変化
させることができる。そして、マイクロヒータ１０３へ
の電流注入により各チャネル間の波長間隔を制御できた
め、この両者を用いることにより各チャネルの波長を精
密に制御することができる。
子(図示せず)が取り付けられ、これによって半導体レー
ザ３０１の波長を変化させることができる。同様に、こ
の半導体レーザ３０１の部分を、波長が異なる複数の半
導体レーザを一列に並べたレーザアレイ(図示せず)とし
た場合にも、その全体の波長をペルチェ素子により変化
させることができる。そして、マイクロヒータ１０３へ
の電流注入により各チャネル間の波長間隔を制御できた
め、この両者を用いることにより各チャネルの波長を精
密に制御することができる。
【００２５】本実施の形態では、マイクロヒータ１０３
での消費電力１００ｍＷ時で約０．３ｎｍの発振波長の
変化が得られる。現在作製されているレーザアレイでの
波長偏差はアレイ内で０．１ｎｍ程度である（室谷ら、
０ＥＥＣ’９６ １８Ｄ１−３）ので、上記のマイクロ
ヒータ１０３に数十ｍＷ程度の電力を供給することによ
り、所望の波長に調整することが可能である。
での消費電力１００ｍＷ時で約０．３ｎｍの発振波長の
変化が得られる。現在作製されているレーザアレイでの
波長偏差はアレイ内で０．１ｎｍ程度である（室谷ら、
０ＥＥＣ’９６ １８Ｄ１−３）ので、上記のマイクロ
ヒータ１０３に数十ｍＷ程度の電力を供給することによ
り、所望の波長に調整することが可能である。
【００２６】つぎに、本発明の第二の実施の形態につい
て図６を用いて説明する。なお、以後の実施の形態に関
し、前述した第一の実施の形態と同一の部分は、同一の
名称および符号を利用して詳細な説明は省略する。
て図６を用いて説明する。なお、以後の実施の形態に関
し、前述した第一の実施の形態と同一の部分は、同一の
名称および符号を利用して詳細な説明は省略する。
【００２７】まず、同図(ａ)に示すように、Ｓｉ基板１
０１上にフォトリソグラフィーとエッチングにより幅１
０μｍ、深さ３００ｎｍの溝４０１を形成する。この溝
４０１はマウントされる半導体レーザ３０１の活性層２
０２の下になる位置に形成される。この基板１０１上に
熱ＣＶＤ法を用いて厚さ１００ｎｍのＳｉＯ2膜１０２
を形成した後、スパッタリングにより金属薄膜Ｔｉ：１
００ｎｍ、Ｐｔ：１００ｎｍ、Ａｕ：４００ｎｍを形成
する。
０１上にフォトリソグラフィーとエッチングにより幅１
０μｍ、深さ３００ｎｍの溝４０１を形成する。この溝
４０１はマウントされる半導体レーザ３０１の活性層２
０２の下になる位置に形成される。この基板１０１上に
熱ＣＶＤ法を用いて厚さ１００ｎｍのＳｉＯ2膜１０２
を形成した後、スパッタリングにより金属薄膜Ｔｉ：１
００ｎｍ、Ｐｔ：１００ｎｍ、Ａｕ：４００ｎｍを形成
する。
【００２８】つぎに、フォトリソグラフィーとドライエ
ッチングにより電極パッドおよびマイクロヒータ１０３
をパターニングする。このとき、マイクロヒータ１０３
は上述の溝の中に形成する。つぎに、マイクロヒータ１
０３部のＡｕをエッチングしたする。このとき、同図
(ｂ)に示すようにマイクロヒータ１０３の上面とＳｉプ
ラットホームの表面が同じ高さになるように溝の深さを
設定する。
ッチングにより電極パッドおよびマイクロヒータ１０３
をパターニングする。このとき、マイクロヒータ１０３
は上述の溝の中に形成する。つぎに、マイクロヒータ１
０３部のＡｕをエッチングしたする。このとき、同図
(ｂ)に示すようにマイクロヒータ１０３の上面とＳｉプ
ラットホームの表面が同じ高さになるように溝の深さを
設定する。
【００２９】以下、前述の第一の実施の形態と同様に、
同図(ｃ)に示すように、熱ＣＶＤによるＳｉＯ2膜１０
６の形成、ボンデイングパッド部分のＳｉＯ2膜のエッ
チング、スパッタリングによる金属薄膜（Ｔｉ：１００
ｎｍ、Ｐｔ：１００ｎｍ、Ａｕ：４００ｎｍ）の形成、
同図(ｄ)に示すように、フォトリソグラフィーとエッチ
ングによる電極パターニング（１０７）、ＳｉＯ2のエ
ッチングおよびＳｉの異方性エッチングによるＶ字溝の
形成、引き出し線上へのポリイミド膜の形成、矩形溝お
よび接着剤トラップ溝の形成を行い、Ｓｉプラットホー
ムを作製する。
同図(ｃ)に示すように、熱ＣＶＤによるＳｉＯ2膜１０
６の形成、ボンデイングパッド部分のＳｉＯ2膜のエッ
チング、スパッタリングによる金属薄膜（Ｔｉ：１００
ｎｍ、Ｐｔ：１００ｎｍ、Ａｕ：４００ｎｍ）の形成、
同図(ｄ)に示すように、フォトリソグラフィーとエッチ
ングによる電極パターニング（１０７）、ＳｉＯ2のエ
ッチングおよびＳｉの異方性エッチングによるＶ字溝の
形成、引き出し線上へのポリイミド膜の形成、矩形溝お
よび接着剤トラップ溝の形成を行い、Ｓｉプラットホー
ムを作製する。
【００３０】また、レーザアレイは第一の実施の形態と
同様にして作製する。本実施の形態ではマイクロヒータ
１０３の上面をＳｉプラットホームの上部と同じ高さに
することができるため、マーカー実装のように半導体レ
ーザ３０１とプラットホームの間の半田が数μｍ程度と
薄くなる場合でも、マイクロヒータ１０３の高さが半導
体レーザ３０１の高さ精度に影響を与えることがなく、
良好な光結合が実現できる。
同様にして作製する。本実施の形態ではマイクロヒータ
１０３の上面をＳｉプラットホームの上部と同じ高さに
することができるため、マーカー実装のように半導体レ
ーザ３０１とプラットホームの間の半田が数μｍ程度と
薄くなる場合でも、マイクロヒータ１０３の高さが半導
体レーザ３０１の高さ精度に影響を与えることがなく、
良好な光結合が実現できる。
【００３１】つぎに、本発明の第三の実施の形態につい
て図７を用いて説明する。なお、本実施の形態は半導体
レーザ３０１アレイをＳｉプラットホームに実装する場
合に適用されるものである。
て図７を用いて説明する。なお、本実施の形態は半導体
レーザ３０１アレイをＳｉプラットホームに実装する場
合に適用されるものである。
【００３２】まず、同図(ａ)に示すように、Ｓｉ基板１
０１上にフォトリソグラフィーとエッチングにより幅３
０μｍ、深さ２０μｍの溝５０１を形成する。この構５
０１は、マウントされるレーザアレイ中の各半導体レー
ザ３０１の活性層２０２の間、すなわち後に形成される
マイクロヒータ１０３の間に位置する。この後、第一の
実施の形態と同様に、ＳｉＯ2膜１０２、金属薄膜を形
成した後、電極パッドおよびマイクロヒータ１０３をパ
ターニングする。このとき上述のようにマイクロヒータ
１０３は溝の間に作製される。
０１上にフォトリソグラフィーとエッチングにより幅３
０μｍ、深さ２０μｍの溝５０１を形成する。この構５
０１は、マウントされるレーザアレイ中の各半導体レー
ザ３０１の活性層２０２の間、すなわち後に形成される
マイクロヒータ１０３の間に位置する。この後、第一の
実施の形態と同様に、ＳｉＯ2膜１０２、金属薄膜を形
成した後、電極パッドおよびマイクロヒータ１０３をパ
ターニングする。このとき上述のようにマイクロヒータ
１０３は溝の間に作製される。
【００３３】以下、第一第二の実施の形態と同様に、マ
イクロヒータ１０３部のＡｕをエッチングにより除去し
た後、熱ＣＶＤによるＳｉＯ2膜１０６を形成、ボンデ
イングパッド１０４部分のＳｉＯ2膜のエッチング、ス
パッタリングによる金属薄膜（Ｔｉ：１００ｎｍ、Ｐ
ｔ：１００ｎｍ、Ａｕ：４００ｎｍ）の形成、フォトリ
ソグラフィーとエッチングによる電極パターニング（１
０７）、ＳｉＯ2のエッチングおよびＳｉの異方性エッ
チングによるＶ字溝１１０の形成、引き出し線１０５上
へのポリイミド膜の形成、矩形溝１１２および接着剤ト
ラップ溝１１３の形成を行い、Ｓｉプラットホームを作
製する。
イクロヒータ１０３部のＡｕをエッチングにより除去し
た後、熱ＣＶＤによるＳｉＯ2膜１０６を形成、ボンデ
イングパッド１０４部分のＳｉＯ2膜のエッチング、ス
パッタリングによる金属薄膜（Ｔｉ：１００ｎｍ、Ｐ
ｔ：１００ｎｍ、Ａｕ：４００ｎｍ）の形成、フォトリ
ソグラフィーとエッチングによる電極パターニング（１
０７）、ＳｉＯ2のエッチングおよびＳｉの異方性エッ
チングによるＶ字溝１１０の形成、引き出し線１０５上
へのポリイミド膜の形成、矩形溝１１２および接着剤ト
ラップ溝１１３の形成を行い、Ｓｉプラットホームを作
製する。
【００３４】また、レーザアレイは第一の実施の形態と
同様にして作製する。本実施の形態ではマイクロヒータ
１０３間の溝が各チャネルの熱分離の役割をはたし、熱
的クロストーク、すなわちあるチャネルの温度を変えた
ときに隣接するチャネルの温度が変化し、波長が変化す
ることを防ぐ効果があるため、全チャネルの波長制御が
容易になる。
同様にして作製する。本実施の形態ではマイクロヒータ
１０３間の溝が各チャネルの熱分離の役割をはたし、熱
的クロストーク、すなわちあるチャネルの温度を変えた
ときに隣接するチャネルの温度が変化し、波長が変化す
ることを防ぐ効果があるため、全チャネルの波長制御が
容易になる。
【００３５】なお、本発明は上記した各種形態に限定さ
れるものではなく、その要旨を逸脱しない範囲で各種の
変形を許容する。例えば、図８(ａ)(ｂ)に例示するよう
に、マイクロヒータ１０３の電極の片方を半導体レーザ
３０１の電極と共通にできる。また、半導体レーザ３０
１としてＬＤアレイを適用する場合には、図９に例示す
るように、片方の電極を共通にすることが可能である。
これらの構造では全体の電極数を減らすことができるた
め、該半導体レーザ３０１装置のみでなく、これを駆動
する電気回路も簡素化できる。
れるものではなく、その要旨を逸脱しない範囲で各種の
変形を許容する。例えば、図８(ａ)(ｂ)に例示するよう
に、マイクロヒータ１０３の電極の片方を半導体レーザ
３０１の電極と共通にできる。また、半導体レーザ３０
１としてＬＤアレイを適用する場合には、図９に例示す
るように、片方の電極を共通にすることが可能である。
これらの構造では全体の電極数を減らすことができるた
め、該半導体レーザ３０１装置のみでなく、これを駆動
する電気回路も簡素化できる。
【００３６】また、上記実施の形態では絶縁膜としてＳ
ｉＯ2膜を用いた場合について説明したが、この代わり
にＳｉＮX膜やポリイミド膜などの誘電体膜を用いるこ
とも可能である。また、これら誘電体膜の形成法も実施
の形態記載の熱ＣＶＤ法のほかにプラズマＣＶＤ、スピ
ンナーによる溶液塗布等がある。これらの方法では熱Ｃ
ＶＤよりも低温での成膜が可能となるため、成膜時にマ
イクロヒータ１０３や電極パッド部を形成する金属が合
金化したりするなどの熱の影響を避けられる。
ｉＯ2膜を用いた場合について説明したが、この代わり
にＳｉＮX膜やポリイミド膜などの誘電体膜を用いるこ
とも可能である。また、これら誘電体膜の形成法も実施
の形態記載の熱ＣＶＤ法のほかにプラズマＣＶＤ、スピ
ンナーによる溶液塗布等がある。これらの方法では熱Ｃ
ＶＤよりも低温での成膜が可能となるため、成膜時にマ
イクロヒータ１０３や電極パッド部を形成する金属が合
金化したりするなどの熱の影響を避けられる。
【００３７】また、上記実施の形態ではＴｉ／Ｐｔの金
属薄膜によってマイクロヒータ１０３を形成している
が、これはタングステン（Ｗ）やモリブデン（Ｍｏ）な
どの金属で形成してもよい。これらの金属は電気抵抗が
大きくヒータ材料に適している。さらに融点が高いた
め、マイクロヒータ１０３に高い電力を供給することが
可能となる。すなわち制御可能な温度範囲が広くなり、
これにより半導体レーザ３０１発振波長の制御範囲も広
くすることが可能となる。また、上記実施の形態ではプ
ラットホームとしてＳｉ基板を用いた場合について説明
したが、他の材料系でプラットホームを作製することも
可能である。
属薄膜によってマイクロヒータ１０３を形成している
が、これはタングステン（Ｗ）やモリブデン（Ｍｏ）な
どの金属で形成してもよい。これらの金属は電気抵抗が
大きくヒータ材料に適している。さらに融点が高いた
め、マイクロヒータ１０３に高い電力を供給することが
可能となる。すなわち制御可能な温度範囲が広くなり、
これにより半導体レーザ３０１発振波長の制御範囲も広
くすることが可能となる。また、上記実施の形態ではプ
ラットホームとしてＳｉ基板を用いた場合について説明
したが、他の材料系でプラットホームを作製することも
可能である。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
特に活性層側を下にした半導体レーザの実装方式におい
て、容易なプロセスおよび配線によってヒータを用いた
発振波長制御を行うことができる。本発明の半導体レー
ザ装置は長距離光通信用、特に精密な波長制御を必要と
する波長多重光通信用の光源として有用である。
特に活性層側を下にした半導体レーザの実装方式におい
て、容易なプロセスおよび配線によってヒータを用いた
発振波長制御を行うことができる。本発明の半導体レー
ザ装置は長距離光通信用、特に精密な波長制御を必要と
する波長多重光通信用の光源として有用である。
【図１】本発明の第一の実施の形態である半導体レーザ
装置のＳｉプラットホームの製造方法を示す工程図であ
る。
装置のＳｉプラットホームの製造方法を示す工程図であ
る。
【図２】本発明の第一の実施の形態である半導体レーザ
装置の半導体レーザの製造方法を示す工程図である。
装置の半導体レーザの製造方法を示す工程図である。
【図３】本発明の第一の実施の形態である半導体レーザ
装置の半導体レーザを示す斜視図である。
装置の半導体レーザを示す斜視図である。
【図４】本発明の第一の実施の形態である半導体レーザ
装置の概観を示す斜視図である。
装置の概観を示す斜視図である。
【図５】本発明の第一の実施の形態である半導体レーザ
装置の概観を示す側面図である。
装置の概観を示す側面図である。
【図６】本発明の第二の実施の形態である半導体レーザ
装置の製造方法を示す工程図である。
装置の製造方法を示す工程図である。
【図７】本発明の第三の実施の形態である半導体レーザ
装置の製造方法を示す工程図である。
装置の製造方法を示す工程図である。
【図８】本発明の他の形態である電極構造の一例を示す
図である。
図である。
【図９】本発明の他の形態である電極構造の一例を示す
図である。
図である。
【図１０】従来例の波長制御用マイクロヒータ備えた半
導体レーザの構造を示す斜視図である。
導体レーザの構造を示す斜視図である。
１０１ Ｓｉ基板 １０２ ＳｉＯ２膜 １０３ マイクロヒータ １０４ ボンディングパッド １０５ 引きだし線 １０６ ＳｉＯ２膜 １０７ 電極パッド １０８ ボンディングパッド １０９ 引きだし線 １１０ Ｖ字溝 １１１ ポリイミド膜 １１２ 矩形溝 １１３ 接着剤トラップ溝 ２０１ ｎ−ＩｎＰ基板 ２０２ 活性層 ２０３ 光ガイド層 ２０４ ＳｉＯ2マスク ２０５ ｐ−ＩｎＰ電流ブロック層 ２０６ ｎ−ＩｎＰ電流ブロック層 ２０７ ｐ−ＩｎＰ埋め込み層 ２０８ ｐ＋−ＩｎＧａＡｓコンタクト層 ２０９ レジストマスク ２１０ 素子分離溝 ２１１ ＳｉＯ２膜 ２１２ 電極ストライプ ２１３ 電極パッド ３０１ 半導体レーザ ３０２ 光ファイバー ４０１ ヒータ作製用凹溝 ５０１ 熱分離用溝 ６０１ 共通電極間配線 ６０２ ボンディングパッド ７０１ ｎ−ＩｎＰ基板 ７０２ 活性層 ７０３ ｐ−ＩｎＰ電流ブロック層 ７０４ ｎ−ＩｎＰ電流ブロック層 ７０５ ｐ−ＩｎＰ埋め込み層 ７０６ ｐ＋−ＩｎＧａＡｓコンタクト層 ７０７ ＳｉＯ２膜 ７０８ マイクロヒータ ７０９ ｐ側電極 ７１０ ｎ側電極
Claims (8)
- 【請求項１】 少なくとも半導体レーザと、該半導体レ
ーザを加熱してその発振波長を可変させる機能を有する
微小ヒータと、前記半導体レーザをマウントする基板と
を有し、前記微小ヒータが前記基板上の前記半導体レー
ザに面する側に直接形成されていることを特徴とする半
導体レーザ装置。 - 【請求項２】 半導体レーザは、その活性層に近い面を
基板側にしてマウントされていることを特徴とする請求
項１に記載の半導体レーザ装置。 - 【請求項３】 半導体レーザが波長の異なる複数の半導
体レーザを一列に並べたレーザアレイからなり、その前
記半導体レーザの各々の直下に微小ヒータが個々に配置
されていることを特徴とする請求項１に記載の半導体レ
ーザ装置。 - 【請求項４】 基板に溝が形成されており、該溝内に微
小ヒータが形成されていることを特徴とする請求項１に
記載の半導体レーザ装置。 - 【請求項５】 半導体レーザが波長の異なる複数の半導
体レーザを一列に並べたレーザアレイからなり、その前
記半導体レーザの各々の直下に微小ヒータが個々に配置
されており、基板は前記微小ヒータの間の位置に熱分離
用の溝が形成されていることを特徴とする請求項３に記
載の半導体レーザ装置。 - 【請求項６】 基板上に金属薄膜を形成してストライプ
状の微小ヒータ、ボンディングパッドおよびそれらを結
ぶ引き出し線を形成する工程と、その上に絶縁膜を形成
する工程と、前記ボンディングパッド上部の絶縁膜を除
去する工程と、金属薄膜を形成して電極パッドとボンデ
ィングパッドおよびそれらを結ぶ引き出し線を形成する
工程と、光ファイバを実装する溝を形成する工程と、該
基板上に半導体レーザをマウントする工程と、該基板上
に光ファイバを実装する工程と、を有することを特徴と
する半導体レーザ装置の製造方法。 - 【請求項７】 基板に溝を形成する工程と、該溝内に微
小ヒータを形成する工程とを有することを特徴とする請
求項６に記載の半導体レーザ装置の製造方法。 - 【請求項８】 基板の微小ヒータ間に熱分離用の溝を形
成する工程を有することを特徴とする請求項６に記載の
半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09036192A JP3141811B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体レーザ装置、その製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09036192A JP3141811B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体レーザ装置、その製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233548A true JPH10233548A (ja) | 1998-09-02 |
| JP3141811B2 JP3141811B2 (ja) | 2001-03-07 |
Family
ID=12462867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09036192A Expired - Fee Related JP3141811B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体レーザ装置、その製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141811B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102674A (ja) * | 1999-09-30 | 2001-04-13 | Kyocera Corp | 半導体レーザ素子搭載用基板および半導体レーザモジュール |
| JP2003101144A (ja) * | 2001-09-27 | 2003-04-04 | Nec Compound Semiconductor Devices Ltd | 半導体レーザ装置 |
| JP2005244242A (ja) * | 2004-02-25 | 2005-09-08 | Osram Opto Semiconductors Gmbh | 少なくとも１つのビーム放射型の半導体素子を備えた装置およびビーム放射型の半導体素子の動作温度を安定させる方法 |
| JP2009522608A (ja) * | 2006-10-02 | 2009-06-11 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 集積化されたｄｗｄｍ伝送器のための方法とシステム |
| JP2011192878A (ja) * | 2010-03-16 | 2011-09-29 | National Institute Of Advanced Industrial Science & Technology | 半導体レーザー装置 |
| US8050525B2 (en) | 2006-10-11 | 2011-11-01 | Futurewei Technologies, Inc. | Method and system for grating taps for monitoring a DWDM transmitter array integrated on a PLC platform |
| JP2011242436A (ja) * | 2010-05-14 | 2011-12-01 | Citizen Holdings Co Ltd | 光デバイス |
| US8285150B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| US8285151B2 (en) | 2006-10-20 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for hybrid integrated 1XN DWDM transmitter |
| JPWO2011065384A1 (ja) * | 2009-11-25 | 2013-04-18 | シチズンホールディングス株式会社 | 光デバイス |
| JP2015070207A (ja) * | 2013-09-30 | 2015-04-13 | 住友電工デバイス・イノベーション株式会社 | 光学半導体デバイスおよびその製造方法 |
| JP2019502268A (ja) * | 2016-01-04 | 2019-01-24 | オートモーティブ・コーリション・フォー・トラフィック・セーフティ，インコーポレーテッド | ヒータ・オン・ヒートスプレッダ |
| CN114498286A (zh) * | 2022-01-27 | 2022-05-13 | 中国科学院长春光学精密机械与物理研究所 | 集成加热功能的半导体激光器及其制备方法 |
-
1997
- 1997-02-20 JP JP09036192A patent/JP3141811B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4587503B2 (ja) * | 1999-09-30 | 2010-11-24 | 京セラ株式会社 | 半導体レーザ素子搭載用基板および半導体レーザモジュール |
| JP2001102674A (ja) * | 1999-09-30 | 2001-04-13 | Kyocera Corp | 半導体レーザ素子搭載用基板および半導体レーザモジュール |
| JP2003101144A (ja) * | 2001-09-27 | 2003-04-04 | Nec Compound Semiconductor Devices Ltd | 半導体レーザ装置 |
| JP2005244242A (ja) * | 2004-02-25 | 2005-09-08 | Osram Opto Semiconductors Gmbh | 少なくとも１つのビーム放射型の半導体素子を備えた装置およびビーム放射型の半導体素子の動作温度を安定させる方法 |
| JP4938027B2 (ja) * | 2006-10-02 | 2012-05-23 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 集積化されたｄｗｄｍ伝送器のための方法とシステム |
| US8285149B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| US8285150B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| JP2009522608A (ja) * | 2006-10-02 | 2009-06-11 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 集積化されたｄｗｄｍ伝送器のための方法とシステム |
| US8050525B2 (en) | 2006-10-11 | 2011-11-01 | Futurewei Technologies, Inc. | Method and system for grating taps for monitoring a DWDM transmitter array integrated on a PLC platform |
| US8285151B2 (en) | 2006-10-20 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for hybrid integrated 1XN DWDM transmitter |
| JPWO2011065384A1 (ja) * | 2009-11-25 | 2013-04-18 | シチズンホールディングス株式会社 | 光デバイス |
| JP5685549B2 (ja) * | 2009-11-25 | 2015-03-18 | シチズンホールディングス株式会社 | 光デバイス |
| JP2011192878A (ja) * | 2010-03-16 | 2011-09-29 | National Institute Of Advanced Industrial Science & Technology | 半導体レーザー装置 |
| JP2011242436A (ja) * | 2010-05-14 | 2011-12-01 | Citizen Holdings Co Ltd | 光デバイス |
| JP2015070207A (ja) * | 2013-09-30 | 2015-04-13 | 住友電工デバイス・イノベーション株式会社 | 光学半導体デバイスおよびその製造方法 |
| US9985413B2 (en) | 2013-09-30 | 2018-05-29 | Sumitomo Electric Device Innovations, Inc. | Optical semiconductor device and method of fabricating the same |
| JP2019502268A (ja) * | 2016-01-04 | 2019-01-24 | オートモーティブ・コーリション・フォー・トラフィック・セーフティ，インコーポレーテッド | ヒータ・オン・ヒートスプレッダ |
| CN114498286A (zh) * | 2022-01-27 | 2022-05-13 | 中国科学院长春光学精密机械与物理研究所 | 集成加热功能的半导体激光器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3141811B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5536085A (en) | Multi-wavelength gain-coupled distributed feedback laser array with fine tunability | |
| US5960014A (en) | Thin film resistor for optoelectronic integrated circuits | |
| US6925098B2 (en) | Thermally wavelength tunable lasers | |
| JP3141811B2 (ja) | 半導体レーザ装置、その製造方法 | |
| JP2011204895A (ja) | 半導体レーザ装置 | |
| US6228670B1 (en) | Method of manufacturing a semiconductor optical waveguide array and an array-structured semiconductor optical device | |
| JP2004518287A (ja) | 熱によるレーザ素子のチューニング | |
| US20040042069A1 (en) | Placing a semiconductor laser electrically in series with a semiconductor optical amplifier | |
| JPH10117040A (ja) | 半導体レーザ素子及びその製造方法 | |
| US6343163B1 (en) | Electro-absorption modulator and method of manufacturing a semiconductor optical device | |
| KR20180084002A (ko) | 광학 장치, 분포 브라그 반사형 레이저 다이오드의 제조방법, 및 광학 장치의 제조 방법 | |
| JP2001339117A (ja) | 変調器集積波長選択光源およびその制御方法 | |
| JP2003023208A (ja) | 波長可変半導体レーザ | |
| JP4664742B2 (ja) | 半導体光装置及びその製造方法 | |
| JP2000058958A (ja) | 多波長面発光半導体レーザアレイ | |
| JP5919682B2 (ja) | 半導体レーザ装置 | |
| JPH0750815B2 (ja) | 半導体光集積素子の製造方法 | |
| JPH09270568A (ja) | 多重波長発振レーザ | |
| JP2002164615A (ja) | 光半導体装置及び光半導体モジュール | |
| JP3064118B2 (ja) | 分布反射型半導体レーザ | |
| JP2001267639A (ja) | 光素子搭載基板及び多波長光源 | |
| JP2965011B2 (ja) | 半導体光素子及びその製造方法 | |
| JP2950302B2 (ja) | 半導体レーザ | |
| JP2000101143A (ja) | 半導体発光素子搭載基板、波長可変型発光装置及び波長可変型発光アレイ | |
| JP2907234B2 (ja) | 半導体波長可変装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |