JPH06326210A - 光半導体素子用サブマウント - Google Patents
光半導体素子用サブマウントInfo
- Publication number
- JPH06326210A JPH06326210A JP5111466A JP11146693A JPH06326210A JP H06326210 A JPH06326210 A JP H06326210A JP 5111466 A JP5111466 A JP 5111466A JP 11146693 A JP11146693 A JP 11146693A JP H06326210 A JPH06326210 A JP H06326210A
- Authority
- JP
- Japan
- Prior art keywords
- submount
- layer
- optical semiconductor
- solder
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 特に低熱特性に必要なＪ／Ｄ組立の際、ダイ
ボンドした半田がチップサイドに露出したジャンクショ
ンに接触する事を防止する。 【構成】 サブマウント基体１０の両面にバリヤ層７
ａ，７ｂを形成し、さらにバリヤ層７ａ上に部分的にＡ
ｕＳｎ共晶半田層８を形成し、バリヤ層７ｂ上に全面に
ＡｕＳｎ共晶半田層９を設ける。 【効果】 チップサイドにはみ出す半田量を十分抑える
事ができ、ジャンクションへの半田ショートによる初期
不良の低減及び環境試験に於いて半田による影響を殆ど
受けることのない信頼性の高いレーザ素子が得られる。
ボンドした半田がチップサイドに露出したジャンクショ
ンに接触する事を防止する。 【構成】 サブマウント基体１０の両面にバリヤ層７
ａ，７ｂを形成し、さらにバリヤ層７ａ上に部分的にＡ
ｕＳｎ共晶半田層８を形成し、バリヤ層７ｂ上に全面に
ＡｕＳｎ共晶半田層９を設ける。 【効果】 チップサイドにはみ出す半田量を十分抑える
事ができ、ジャンクションへの半田ショートによる初期
不良の低減及び環境試験に於いて半田による影響を殆ど
受けることのない信頼性の高いレーザ素子が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、光半導体素子の実装
に使用する光半導体素子用サブマウントに関するもので
ある。
に使用する光半導体素子用サブマウントに関するもので
ある。
【０００２】
【従来の技術】図３は従来の半導体レーザ素子のダイボ
ンドしたサブマウントの断面図である。図において、１
はレーザチップ、２はレーザチップ１の接着面に設けら
れた表面メタライズ、３はレーザチップ１のレーザ光の
発せられる発光点、４は上記レーザチップ１を実装する
ためのサブマウント、５は上記サブマウント４を搭載す
る金属ブロック、６は上記レーザチップ１をサブマウン
ト４に接着するための半田である。
ンドしたサブマウントの断面図である。図において、１
はレーザチップ、２はレーザチップ１の接着面に設けら
れた表面メタライズ、３はレーザチップ１のレーザ光の
発せられる発光点、４は上記レーザチップ１を実装する
ためのサブマウント、５は上記サブマウント４を搭載す
る金属ブロック、６は上記レーザチップ１をサブマウン
ト４に接着するための半田である。
【０００３】次に組立方法について説明する。図３にお
いて、レーザチップ１はレーザチップの表面メタライズ
２の上に図示しない接着用の半田メタライズを有してお
り、レーザの組立では、一般的に放熱の良い金属ブロッ
ク５にサブマウント４を介して半田６を用いてチップ１
が接着される。さらにＯＤＤ（光磁気ディスクドライ
バ）やプリンタに使用する場合には、低熱抵抗や低熱特
性を得るために、発光点３をサブマウント４に近づけて
組立てを行なうＪ／Ｄ（ジャンクションダウン）組立が
必要不可欠である。この場合、ダイボンド中の半田６が
チップ１とサブマウント４との間で溶融し、チップ１の
周辺部まで広がって最終的に固着するが、発光点３が接
着面（ダイボンド面）から約数μｍの位置にあるため、
固着した半田６がチップ１のサイドに露出したＰ−Ｎジ
ャンクションに接触することがある。
いて、レーザチップ１はレーザチップの表面メタライズ
２の上に図示しない接着用の半田メタライズを有してお
り、レーザの組立では、一般的に放熱の良い金属ブロッ
ク５にサブマウント４を介して半田６を用いてチップ１
が接着される。さらにＯＤＤ（光磁気ディスクドライ
バ）やプリンタに使用する場合には、低熱抵抗や低熱特
性を得るために、発光点３をサブマウント４に近づけて
組立てを行なうＪ／Ｄ（ジャンクションダウン）組立が
必要不可欠である。この場合、ダイボンド中の半田６が
チップ１とサブマウント４との間で溶融し、チップ１の
周辺部まで広がって最終的に固着するが、発光点３が接
着面（ダイボンド面）から約数μｍの位置にあるため、
固着した半田６がチップ１のサイドに露出したＰ−Ｎジ
ャンクションに接触することがある。
【０００４】
【発明が解決しようとする課題】従来の光半導体素子用
サブマウントは以上のように構成されているので、ダイ
ボンドの際にサブマウントの表面にはみ出した半田が発
光点近傍のチップサイドに露出したジャンクション部に
接触し、初期ショート不良となって歩留低下が発生した
り、また初期不良となることを避けられたとしてもユー
ザの使用中に、マイクロ放電現象によって半田がジャン
クション部に間欠的に接触するショート不具合となるこ
とがあるという問題点があった。
サブマウントは以上のように構成されているので、ダイ
ボンドの際にサブマウントの表面にはみ出した半田が発
光点近傍のチップサイドに露出したジャンクション部に
接触し、初期ショート不良となって歩留低下が発生した
り、また初期不良となることを避けられたとしてもユー
ザの使用中に、マイクロ放電現象によって半田がジャン
クション部に間欠的に接触するショート不具合となるこ
とがあるという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ダイボンド時の半田が、チップ
サイドに露出したジャンクション部に接触してショート
不良となるのを防止し、歩留が高く、かつ耐環境性試験
においても特性変動が少なく、信頼性の高い半導体レー
ザ素子を得ることができる光半導体素子用サブマウント
を提供することを目的とする。
ためになされたもので、ダイボンド時の半田が、チップ
サイドに露出したジャンクション部に接触してショート
不良となるのを防止し、歩留が高く、かつ耐環境性試験
においても特性変動が少なく、信頼性の高い半導体レー
ザ素子を得ることができる光半導体素子用サブマウント
を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る光半導体
素子用サブマウントは、サブマウント基体の両面にバリ
ヤ層を設け、一方のバリヤ層の上にチップサイズより若
干小さいの共晶半田層を設け、他方のバリヤ層の全面に
共晶半田層を設けたものである。
素子用サブマウントは、サブマウント基体の両面にバリ
ヤ層を設け、一方のバリヤ層の上にチップサイズより若
干小さいの共晶半田層を設け、他方のバリヤ層の全面に
共晶半田層を設けたものである。
【０００７】
【作用】この発明においては、サブマウントのレーザチ
ップと接触する側に形成された共晶半田がチップサイズ
相当の大きさに限定されて形成されているために、ダイ
ボンドした際の半田がチップサイドに大きくはみ出して
ジャンクション部に接触することが抑制されるととも
に、はみ出したとしても共晶半田により形成されている
ため、バリヤ層と十分に馴染んで、表面状態の良好な半
田フィレットが形成され、ジャンクション部と接触する
ことは殆どなくなる。
ップと接触する側に形成された共晶半田がチップサイズ
相当の大きさに限定されて形成されているために、ダイ
ボンドした際の半田がチップサイドに大きくはみ出して
ジャンクション部に接触することが抑制されるととも
に、はみ出したとしても共晶半田により形成されている
ため、バリヤ層と十分に馴染んで、表面状態の良好な半
田フィレットが形成され、ジャンクション部と接触する
ことは殆どなくなる。
【０００８】
【実施例】実施例１．以下、この発明の実施例による光
半導体素子用サブマウントを図について説明する。図１
において、４０はシリコン、又はシリコンカーバイト、
又は窒化アルミニウムより構成されたサブマウントを示
し、該サブマウント４０を構成するサブマウント基体１
０の両面にそれぞれ、第１層Ｔｉ層７１，第２層Ｎｉ層
又はＰｔ層７２，第３層Ａｕ層７３よりなるバリヤメタ
ル７ａ，７ｂが形成され、さらに一方のバリヤメタル７
ａの表面にレーザチップ１のサイズに相当する大きさの
ＡｕＳｎ半田層（Ｓｎ ｗｔ％＝２０〜４０％）８が設
けられ、他方のバリヤメタル７ｂの表面にＡｕＳｎ半田
層９が形成されている。また、図２は上記サブマウント
４０を用いてレーザチップをダイボンドしたときの様子
を示す断面図であり、図３と同一符号は同一または相当
部分を示す。
半導体素子用サブマウントを図について説明する。図１
において、４０はシリコン、又はシリコンカーバイト、
又は窒化アルミニウムより構成されたサブマウントを示
し、該サブマウント４０を構成するサブマウント基体１
０の両面にそれぞれ、第１層Ｔｉ層７１，第２層Ｎｉ層
又はＰｔ層７２，第３層Ａｕ層７３よりなるバリヤメタ
ル７ａ，７ｂが形成され、さらに一方のバリヤメタル７
ａの表面にレーザチップ１のサイズに相当する大きさの
ＡｕＳｎ半田層（Ｓｎ ｗｔ％＝２０〜４０％）８が設
けられ、他方のバリヤメタル７ｂの表面にＡｕＳｎ半田
層９が形成されている。また、図２は上記サブマウント
４０を用いてレーザチップをダイボンドしたときの様子
を示す断面図であり、図３と同一符号は同一または相当
部分を示す。
【０００９】次に作用，効果について説明する。サブマ
ウント基体１０のバリヤメタル７ａが形成された面には
レーザチップ１のサイズに相当するＡｕＳｎ半田層８が
蒸着又はスパッタにより形成され、サブマウント基体１
０のバリヤメタル７ｂが形成された面には全面にＡｕＳ
ｎ半田層９が蒸着又はスパッタにより形成されている。
この場合、Ｓｎの純度が６Ｎ（９９．９９９９％）以上
のものを使用することで、ダイボンド時の半田溶融にお
いて、下地のバリヤ層７ａの最表面層であるＡｕ層７３
と十分に馴染むようになり、表面形状が滑らかなＡｕＳ
ｎ共晶半田層が形成されるようになる。このようなサブ
マウント４０を用いて図２に示すように、Ｊ／Ｄ（ジャ
ンクションダウン）組立を行なった場合、レーザチップ
１のサイドへはみ出す半田８は十分に抑えられ、はみ出
した場合においても、ジャンクション部への半田ショー
トは殆どなくなる。また、ヒートサイクル，高温保存等
の環境試験においても、レーザの特性変動の少ない信頼
性の高いレーザ装置が得られる。
ウント基体１０のバリヤメタル７ａが形成された面には
レーザチップ１のサイズに相当するＡｕＳｎ半田層８が
蒸着又はスパッタにより形成され、サブマウント基体１
０のバリヤメタル７ｂが形成された面には全面にＡｕＳ
ｎ半田層９が蒸着又はスパッタにより形成されている。
この場合、Ｓｎの純度が６Ｎ（９９．９９９９％）以上
のものを使用することで、ダイボンド時の半田溶融にお
いて、下地のバリヤ層７ａの最表面層であるＡｕ層７３
と十分に馴染むようになり、表面形状が滑らかなＡｕＳ
ｎ共晶半田層が形成されるようになる。このようなサブ
マウント４０を用いて図２に示すように、Ｊ／Ｄ（ジャ
ンクションダウン）組立を行なった場合、レーザチップ
１のサイドへはみ出す半田８は十分に抑えられ、はみ出
した場合においても、ジャンクション部への半田ショー
トは殆どなくなる。また、ヒートサイクル，高温保存等
の環境試験においても、レーザの特性変動の少ない信頼
性の高いレーザ装置が得られる。
【００１０】
【発明の効果】以上のように、この発明に係る光半導体
素子用サブマウントによれば、サブマウント基体の両面
にバリヤ層を設け、さらにその上に前記基体の主面側に
レーザチップのサイズ相当の大きさの共晶半田層を設
け、かつ上記基体の裏面側全面に共晶半田層を形成した
ので、ダイボンドの際にチップサイドにはみ出す半田の
量を十分に抑制でき、チップサイドへ露出したジャンク
ション部への半田ショートを十分に抑えて歩留を向上さ
せることができるとともに、ヒートサイクル，高温保存
等の環境試験においても、半田の影響を殆ど受けず、特
性変動の少ない信頼性の高い半導体レーザ素子が得られ
るという効果がある。
素子用サブマウントによれば、サブマウント基体の両面
にバリヤ層を設け、さらにその上に前記基体の主面側に
レーザチップのサイズ相当の大きさの共晶半田層を設
け、かつ上記基体の裏面側全面に共晶半田層を形成した
ので、ダイボンドの際にチップサイドにはみ出す半田の
量を十分に抑制でき、チップサイドへ露出したジャンク
ション部への半田ショートを十分に抑えて歩留を向上さ
せることができるとともに、ヒートサイクル，高温保存
等の環境試験においても、半田の影響を殆ど受けず、特
性変動の少ない信頼性の高い半導体レーザ素子が得られ
るという効果がある。
【図１】この発明の実施例による光半導体素子用サブマ
ウントの断面図。
ウントの断面図。
【図２】上記サブマウントを用いて半導体レーザ素子を
実装した場合の装置断面図。
実装した場合の装置断面図。
【図３】従来の半導体レーザ素子をダイボンドしたとき
の様子を示す装置断面図。
の様子を示す装置断面図。
１ レーザチップ ２ 表面メタライズ ３ 発光点 ４ サブマウント ５ 金属ブロック ７ａ バリヤメタル ７ｂ バリヤメタル ８ 部分ＡｕＳｎ半田層 ９ 全面ＡｕＳｎ半田層 １０ サブマウント基体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18
Claims (4)
- 【請求項１】 光半導体素子のチップを放熱用金属ブロ
ックに接着する際に上記チップと金属ブロックとの間に
介在させて用いられる光半導体素子用サブマウントにお
いて、 サブマウント基体と、 上記サブマウント基体の両側に形成されたバリヤ層と、 上記一方のバリヤ層表面に形成され、上記チップのサイ
ズよりも小さい面積を有する共晶半田層と、 上記他方のバリヤ層の表面全面に形成された共晶半田層
とからなることを特徴とする光半導体素子用サブマウン
ト。 - 【請求項２】 請求項１記載の光半導体素子用サブマウ
ントにおいて、 上記バリヤ層の最表面層はＡｕであり、 上記共晶半田層はＡｕＳｎ層からなり、そのＳｎ層が上
記バリヤ層と接触することを特徴とする光半導体素子用
サブマウント。 - 【請求項３】 請求項１記載の光半導体素子用サブマウ
ントにおいて、 上記ＡｕＳｎ層からなる共晶半田層のＳｎに高純度なも
のを用いることを特徴とする光半導体素子用サブマウン
ト。 - 【請求項４】 請求項１記載の光半導体素子用サブマウ
ントにおいて、 上記チップは上記サブマウント基板近傍に発光点を有す
るジャンクションダウン構造を有するものであることを
特徴とする光半導体素子用サブマウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146693A JP3377553B2 (ja) | 1993-05-13 | 1993-05-13 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146693A JP3377553B2 (ja) | 1993-05-13 | 1993-05-13 | 半導体レーザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326210A true JPH06326210A (ja) | 1994-11-25 |
| JP3377553B2 JP3377553B2 (ja) | 2003-02-17 |
Family
ID=14561963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146693A Expired - Fee Related JP3377553B2 (ja) | 1993-05-13 | 1993-05-13 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377553B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040023451A (ko) * | 2002-09-11 | 2004-03-18 | (주)솔로스세미콘 | 다공성 실리콘 웨이퍼를 이용한 엘이디 칩 구조 및 그제조방법 |
| KR20040025181A (ko) * | 2002-09-18 | 2004-03-24 | 엘지이노텍 주식회사 | 레이저 다이오드용 유전체 서브마운트 및 그 방법 |
| US6867796B1 (en) | 1999-11-29 | 2005-03-15 | Canon Kabushiki Kaisha | Semiconductor laser array and optical scanner |
| EP1564803A1 (en) * | 2002-04-30 | 2005-08-17 | Sumitomo Electric Industries, Ltd. | Submount and semiconductor device |
| JP2006093711A (ja) * | 2004-09-24 | 2006-04-06 | Shogen Koden Kofun Yugenkoshi | 半導体発光素子ユニット |
| WO2006082770A1 (ja) * | 2005-02-07 | 2006-08-10 | Kabushiki Kaisha Toshiba | セラミックス配線基板とその製造方法、およびそれを用いた半導体装置 |
| JP2006332435A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
| JP2006352129A (ja) * | 2005-06-16 | 2006-12-28 | Lg Electronics Inc | 発光ダイオードの製造方法 |
| JP2007266369A (ja) * | 2006-03-29 | 2007-10-11 | Kyocera Corp | 配線基板 |
| US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
-
1993
- 1993-05-13 JP JP11146693A patent/JP3377553B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
| US6867796B1 (en) | 1999-11-29 | 2005-03-15 | Canon Kabushiki Kaisha | Semiconductor laser array and optical scanner |
| EP1564803A4 (en) * | 2002-04-30 | 2008-09-03 | Sumitomo Electric Industries | EMBASE AND SEMICONDUCTOR DEVICE |
| EP1564803A1 (en) * | 2002-04-30 | 2005-08-17 | Sumitomo Electric Industries, Ltd. | Submount and semiconductor device |
| KR20040023451A (ko) * | 2002-09-11 | 2004-03-18 | (주)솔로스세미콘 | 다공성 실리콘 웨이퍼를 이용한 엘이디 칩 구조 및 그제조방법 |
| KR20040025181A (ko) * | 2002-09-18 | 2004-03-24 | 엘지이노텍 주식회사 | 레이저 다이오드용 유전체 서브마운트 및 그 방법 |
| JP2006093711A (ja) * | 2004-09-24 | 2006-04-06 | Shogen Koden Kofun Yugenkoshi | 半導体発光素子ユニット |
| WO2006082770A1 (ja) * | 2005-02-07 | 2006-08-10 | Kabushiki Kaisha Toshiba | セラミックス配線基板とその製造方法、およびそれを用いた半導体装置 |
| US7795732B2 (en) | 2005-02-07 | 2010-09-14 | Kabushiki Kaisha Toshiba | Ceramic wiring board and process for producing the same, and semiconductor device using the same |
| JP2006332435A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
| JP2006352129A (ja) * | 2005-06-16 | 2006-12-28 | Lg Electronics Inc | 発光ダイオードの製造方法 |
| US8008646B2 (en) | 2005-06-16 | 2011-08-30 | Lg Electronics Inc. | Light emitting diode |
| US8709835B2 (en) | 2005-06-16 | 2014-04-29 | Lg Electronics Inc. | Method for manufacturing light emitting diodes |
| JP2007266369A (ja) * | 2006-03-29 | 2007-10-11 | Kyocera Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3377553B2 (ja) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5111693B2 (ja) | 反射特性を有する接触部を備えた発光構造及びその製造方法 | |
| JP4654372B2 (ja) | サブマウントボンディングのための修正を含む発光デバイス、および、その製法 | |
| JP3461632B2 (ja) | 半導体レーザ装置 | |
| US20020097579A1 (en) | Semiconductor light emitting device | |
| JP2002335014A (ja) | 高反射率オーミックコンタクトを有するＡｌＧａＩｎＮフリップ・チップ発光デバイス | |
| JPH118414A (ja) | 半導体装置および半導体発光装置 | |
| JPWO2004084319A1 (ja) | 発光素子搭載用部材およびそれを用いた半導体装置 | |
| KR100787705B1 (ko) | 반도체 장치용 내장형 금속 히트 싱크 및 그 제조방법 | |
| JP2006287226A (ja) | はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法 | |
| JP2006086176A (ja) | Ｌｅｄ用サブマウント及びその製造方法 | |
| JP3377553B2 (ja) | 半導体レーザ装置 | |
| JPH0750813B2 (ja) | 半導体レーザ素子用サブマウント | |
| JP3346971B2 (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JP2003347650A (ja) | 半導体発光装置 | |
| JP5031136B2 (ja) | 半導体レーザ装置 | |
| JPS5996789A (ja) | 光半導体装置 | |
| JP2006191052A (ja) | 金属カラムを利用した発光素子のフリップチップボンディング構造体 | |
| JP2002359425A (ja) | サブマウントおよび半導体装置 | |
| JPH06260723A (ja) | 半導体レーザ装置 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JP3216620B2 (ja) | 半導体装置 | |
| JPH11214791A (ja) | 光デバイスの組立構造 | |
| JP2007251142A (ja) | 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法 | |
| JPS60157284A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |