JPH11214791A - 光デバイスの組立構造 - Google Patents
光デバイスの組立構造Info
- Publication number
- JPH11214791A JPH11214791A JP1681498A JP1681498A JPH11214791A JP H11214791 A JPH11214791 A JP H11214791A JP 1681498 A JP1681498 A JP 1681498A JP 1681498 A JP1681498 A JP 1681498A JP H11214791 A JPH11214791 A JP H11214791A
- Authority
- JP
- Japan
- Prior art keywords
- submount
- chip
- melting point
- block
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 チップの半田付けには信頼性の高い高融点半
田を使用しても、チップに加わる応力は小さく、組立を
１回の作業で行なうことが可能となる組立構造を提供す
ること。 【解決手段】 光デバイス用チップをサブマウントを介
して放熱ブロック上に積層してなる光デバイスであっ
て、上記サブマウントが上記チップとの接着面には高融
点半田層を、上記ブロック接着面には低融点半田層、塑
性変形層または応力吸収溝を備え、チップ／サブマウン
ト／ブロックの順で重ね合わせ、上記高融点半田層の融
点以上でチップ／サブマウント／ブロックを加圧下半田
付けしてなる光デバイスの組立構造。
田を使用しても、チップに加わる応力は小さく、組立を
１回の作業で行なうことが可能となる組立構造を提供す
ること。 【解決手段】 光デバイス用チップをサブマウントを介
して放熱ブロック上に積層してなる光デバイスであっ
て、上記サブマウントが上記チップとの接着面には高融
点半田層を、上記ブロック接着面には低融点半田層、塑
性変形層または応力吸収溝を備え、チップ／サブマウン
ト／ブロックの順で重ね合わせ、上記高融点半田層の融
点以上でチップ／サブマウント／ブロックを加圧下半田
付けしてなる光デバイスの組立構造。
Description
【０００１】
【発明の属する技術分野】この発明は光デバイスの組立
応力を低減する組立構造に関するものである。
応力を低減する組立構造に関するものである。
【０００２】
【従来の技術】光デバイスチップの母材である化合物半
導体の熱膨張率に比し、放熱ブロック母材である金属の
熱膨張率は数倍大きい。このため、光デバイスチップと
ブロックをダイボンド(半田付け)する際には半田の融点
と室温間の温度差に基づく、光デバイスチップとブロッ
クの伸縮の差に起因する応力が生じ、光デバイスの特性
劣化につながる。従来は上述の応力低減のために、種々
の方法が講じられている。例えば、図１１に示すよう
に、チップ１と放熱ブロック２との間に熱膨張率がチッ
プより小さく、かつチップに近いＳｉやＳｉＣ等のサブ
マウント３を挿入する方法を用いていた。
導体の熱膨張率に比し、放熱ブロック母材である金属の
熱膨張率は数倍大きい。このため、光デバイスチップと
ブロックをダイボンド(半田付け)する際には半田の融点
と室温間の温度差に基づく、光デバイスチップとブロッ
クの伸縮の差に起因する応力が生じ、光デバイスの特性
劣化につながる。従来は上述の応力低減のために、種々
の方法が講じられている。例えば、図１１に示すよう
に、チップ１と放熱ブロック２との間に熱膨張率がチッ
プより小さく、かつチップに近いＳｉやＳｉＣ等のサブ
マウント３を挿入する方法を用いていた。
【０００３】
【発明が解決しようとする課題】しかしながら、チップ
の半田付け高信頼性化のためにＡｕＳｎ等の高融点半田
４を使用すると、半田の融点(約２８０℃)と室温との間
でチップ１とブロック２の伸縮差から発生する応力が生
じ、この応力は上記サブマウント３を介在させるだけで
は充分緩和できず、素子の特性劣化が発生する可能性が
ある。そこで、特開昭５８−５１５８４号公報では半田
組成をＡｕ、Ｓｎ、Ｐｂの三元系とし、Ａｕ比率を制限
する工夫を行っており、他方、特開昭５９−３１０８５
号公報ではサブマウントの両面に金メッキを施し、三者
を同時にロウ付けする方法が提案されている。しかしな
がら、上記提案によるよる応力緩和には限界があり、上
記提案とは視点を代えてこの応力緩和を実現する組立構
造を開発する必要が生じている。そこで、本発明者らは
鋭意検討の結果、サブマウントを介してチップを放熱ブ
ロック上に組み立てる構造における応力緩和において
は、チップとサブマウントとの間はブロックからの応力
を打ち消す方向に働くサブマウントからの応力を小さく
せず、如何にブロックからの応力影響を緩和するかが肝
要であることを見出した。すなわち、本発明は組立工程
数を増やすことなく、チップの半田付けに信頼性の高い
高融点半田を使用しても、チップに加わる応力は低減す
ることができる組立構造を提供することを目的とする。
の半田付け高信頼性化のためにＡｕＳｎ等の高融点半田
４を使用すると、半田の融点(約２８０℃)と室温との間
でチップ１とブロック２の伸縮差から発生する応力が生
じ、この応力は上記サブマウント３を介在させるだけで
は充分緩和できず、素子の特性劣化が発生する可能性が
ある。そこで、特開昭５８−５１５８４号公報では半田
組成をＡｕ、Ｓｎ、Ｐｂの三元系とし、Ａｕ比率を制限
する工夫を行っており、他方、特開昭５９−３１０８５
号公報ではサブマウントの両面に金メッキを施し、三者
を同時にロウ付けする方法が提案されている。しかしな
がら、上記提案によるよる応力緩和には限界があり、上
記提案とは視点を代えてこの応力緩和を実現する組立構
造を開発する必要が生じている。そこで、本発明者らは
鋭意検討の結果、サブマウントを介してチップを放熱ブ
ロック上に組み立てる構造における応力緩和において
は、チップとサブマウントとの間はブロックからの応力
を打ち消す方向に働くサブマウントからの応力を小さく
せず、如何にブロックからの応力影響を緩和するかが肝
要であることを見出した。すなわち、本発明は組立工程
数を増やすことなく、チップの半田付けに信頼性の高い
高融点半田を使用しても、チップに加わる応力は低減す
ることができる組立構造を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明の第１の構成は、
光デバイス用チップをサブマウントを介して放熱ブロッ
ク上に積層してなる光デバイスであって、上記サブマウ
ントが上記チップとの接着面には高融点半田層を、上記
ブロック接着面には低融点半田層を備え、チップ／サブ
マウント／ブロックの順で重ね合わせ、上記高融点半田
層の融点以上でチップ／サブマウント／ブロックを加圧
下半田付けしてなる光デバイスの組立構造にある。本発
明によれば、チップとサブマウントとは高融点半田を介
して接合されるからチップとサブマウントとの間はブロ
ックからの応力を打ち消す方向に働くサブマウントから
の応力を小さくなることはない。他方、放熱ブロックと
サブマウントとを低融点半田を使用して接合するので、
半田融点と室温間の伸縮差から生ずる応力を緩和するこ
とができ、両者の効果が相乗してチップに対する応力を
緩和することができる。なお、高融点半田としてはＡｕ
−Ｓｎ半田の他にＡｕ−Ｇｅ半田やＡｕ−Ｓｉ半田が例
示され、これに対し低融点半田としてＩｎＰｂの他、Ｐ
ｂＳｎ半田およびＩｎ半田を用いることができるが、高
融点半田と低融点半田の区分はその融点にあり、チップ
の半田付けの信頼性向上のために選択される高融点半田
に対しその融点差が大きい程望ましいが、２８０〜４５
０℃程度が妥当である。
光デバイス用チップをサブマウントを介して放熱ブロッ
ク上に積層してなる光デバイスであって、上記サブマウ
ントが上記チップとの接着面には高融点半田層を、上記
ブロック接着面には低融点半田層を備え、チップ／サブ
マウント／ブロックの順で重ね合わせ、上記高融点半田
層の融点以上でチップ／サブマウント／ブロックを加圧
下半田付けしてなる光デバイスの組立構造にある。本発
明によれば、チップとサブマウントとは高融点半田を介
して接合されるからチップとサブマウントとの間はブロ
ックからの応力を打ち消す方向に働くサブマウントから
の応力を小さくなることはない。他方、放熱ブロックと
サブマウントとを低融点半田を使用して接合するので、
半田融点と室温間の伸縮差から生ずる応力を緩和するこ
とができ、両者の効果が相乗してチップに対する応力を
緩和することができる。なお、高融点半田としてはＡｕ
−Ｓｎ半田の他にＡｕ−Ｇｅ半田やＡｕ−Ｓｉ半田が例
示され、これに対し低融点半田としてＩｎＰｂの他、Ｐ
ｂＳｎ半田およびＩｎ半田を用いることができるが、高
融点半田と低融点半田の区分はその融点にあり、チップ
の半田付けの信頼性向上のために選択される高融点半田
に対しその融点差が大きい程望ましいが、２８０〜４５
０℃程度が妥当である。
【０００５】また、本発明の第２の構成によれば、上記
サブマウントの低融点半田層に代えて塑性変形層を用い
ることにより、加圧下にサブマウントを放熱ブロックに
熱圧着することができ、サブマウントに加わる応力は塑
性変形層の応力以下となるので、サブマウント上に半田
付けされるチップに加わる応力をサブマウントの効果と
相乗して軽減することができる。なお、塑性変形層とし
ては金又は金合金からなる膜が好ましく、さらに塑性変
形力が小さくなるようにサブマウントに形成した膜を短
時間（約１秒）、高温度（約１０００℃）での熱処理を
加えるようにしてもよい。
サブマウントの低融点半田層に代えて塑性変形層を用い
ることにより、加圧下にサブマウントを放熱ブロックに
熱圧着することができ、サブマウントに加わる応力は塑
性変形層の応力以下となるので、サブマウント上に半田
付けされるチップに加わる応力をサブマウントの効果と
相乗して軽減することができる。なお、塑性変形層とし
ては金又は金合金からなる膜が好ましく、さらに塑性変
形力が小さくなるようにサブマウントに形成した膜を短
時間（約１秒）、高温度（約１０００℃）での熱処理を
加えるようにしてもよい。
【０００６】さらに、本発明の第３の構成によれば、光
デバイス用チップをサブマウントを介して高融点半田で
放熱ブロック上に積層してなる光デバイスにおいて、上
記サブマウントがブロック接着面には応力吸収溝を備え
るので、チップ／サブマウント／ブロックの順で重ね合
わせ、上記高融点半田層の融点以上でチップ／サブマウ
ント／ブロックを加圧下半田付けしても、半田盛上り部
が応力吸収溝の底部に達しないように接合され、サブマ
ウントに加わる応力は応力吸収層で吸収されるので、サ
ブマウント上に半田付けされるチップに加わる応力をサ
ブマウントの効果と相乗して軽減することができる。な
お、チップとブロック、またはサブマウントとブロック
との間で発生する応力はその応力発生方向に直交する形
態で形成されるストライプ状の溝で通常形成される。そ
の深さＤは通常サブマウントとブロックの少なくともい
ずれかの面に形成される半田層が加圧下半田付けした時
に、その半田盛上り部が応力吸収溝の底部に達しないよ
うに形成されるのが肝要であり、ストライプ溝幅Ｗおよ
びストライプ周期Ｇを考慮して形成される。通常サブマ
ウントとブロック間に半田層は３〜５μｍの厚みを有す
るから、ストライプ状溝の深さＤは６〜１２μｍが好ま
しい。
デバイス用チップをサブマウントを介して高融点半田で
放熱ブロック上に積層してなる光デバイスにおいて、上
記サブマウントがブロック接着面には応力吸収溝を備え
るので、チップ／サブマウント／ブロックの順で重ね合
わせ、上記高融点半田層の融点以上でチップ／サブマウ
ント／ブロックを加圧下半田付けしても、半田盛上り部
が応力吸収溝の底部に達しないように接合され、サブマ
ウントに加わる応力は応力吸収層で吸収されるので、サ
ブマウント上に半田付けされるチップに加わる応力をサ
ブマウントの効果と相乗して軽減することができる。な
お、チップとブロック、またはサブマウントとブロック
との間で発生する応力はその応力発生方向に直交する形
態で形成されるストライプ状の溝で通常形成される。そ
の深さＤは通常サブマウントとブロックの少なくともい
ずれかの面に形成される半田層が加圧下半田付けした時
に、その半田盛上り部が応力吸収溝の底部に達しないよ
うに形成されるのが肝要であり、ストライプ溝幅Ｗおよ
びストライプ周期Ｇを考慮して形成される。通常サブマ
ウントとブロック間に半田層は３〜５μｍの厚みを有す
るから、ストライプ状溝の深さＤは６〜１２μｍが好ま
しい。
【０００７】
【発明の実施の形態】実施の形態１．図１は本発明の組
立に用いるサブマウントの１例を示す断面図で、Ｓｉか
らなるサブマウント板の上面には高融点半田であるＡｕ
Ｓｎ層が約３μｍの厚みに形成される一方、下面には低
融点半田であるＩｎＰｂ層が約７μｍの厚みに形成され
ている。図２はこのサブマウントを用いて光半導体チッ
プを放熱ブロック上に積層した状態を示す断面図であ
る。図中、光半導体チップ１はサブマウント５と上面の
ＡｕＳｎ半田４を介して、ブロック２とサブマウント５
はＰｂ低融点半田６を介してダイボンドされている。１
５はダイボンド性を良くするために、チップ１に荷重を
加えるニードルであり、図２に示すダイボンド作業はＡ
ｕＳｎ半田層４の融点より約３０度高温の水素＋窒素ガ
ス雰囲気で実施される。上記チップ１に加える荷重は約
１５ｇが適当である。本実施例の組立法を用いれば、チ
ップ１とサブマウント５の半田付は信頼性の高い高融点
半田であるが、ブロック２とサブマウント５の半田付け
は低融点半田であるため、チップ１とブロック２間の伸
縮差は低融点半田６の融点と室温間になる。他方、チッ
プ１とサブマウント５は高融点で半田付けされているた
め、ブロック２からの応力を打ち消す方向に働くサブマ
ウントからの応力は小さくならない。この結果、１回の
作業でチップ１に加わる応力を小さく、かつ、チップ１
の半田付けには信頼性の高い高融点半田４を用いて組立
が可能である。
立に用いるサブマウントの１例を示す断面図で、Ｓｉか
らなるサブマウント板の上面には高融点半田であるＡｕ
Ｓｎ層が約３μｍの厚みに形成される一方、下面には低
融点半田であるＩｎＰｂ層が約７μｍの厚みに形成され
ている。図２はこのサブマウントを用いて光半導体チッ
プを放熱ブロック上に積層した状態を示す断面図であ
る。図中、光半導体チップ１はサブマウント５と上面の
ＡｕＳｎ半田４を介して、ブロック２とサブマウント５
はＰｂ低融点半田６を介してダイボンドされている。１
５はダイボンド性を良くするために、チップ１に荷重を
加えるニードルであり、図２に示すダイボンド作業はＡ
ｕＳｎ半田層４の融点より約３０度高温の水素＋窒素ガ
ス雰囲気で実施される。上記チップ１に加える荷重は約
１５ｇが適当である。本実施例の組立法を用いれば、チ
ップ１とサブマウント５の半田付は信頼性の高い高融点
半田であるが、ブロック２とサブマウント５の半田付け
は低融点半田であるため、チップ１とブロック２間の伸
縮差は低融点半田６の融点と室温間になる。他方、チッ
プ１とサブマウント５は高融点で半田付けされているた
め、ブロック２からの応力を打ち消す方向に働くサブマ
ウントからの応力は小さくならない。この結果、１回の
作業でチップ１に加わる応力を小さく、かつ、チップ１
の半田付けには信頼性の高い高融点半田４を用いて組立
が可能である。
【０００８】実施の形態２．図３は本発明の他の実施形
態に用いるサブマウントの１例であり、図４はこのサブ
マウント７を用いたダイボンド作業時の状態を示す断面
図である。図３中、Ｓｉからなるサブマウント板の上面
には高融点半田であるＡｕＳｎ層４が約３μｍ厚みに形
成される一方、下面にはブロック２とサブマウント７を
熱圧着するに用いる金膜が蒸着されている。この金膜８
は、塑性変形応力が小さくなる様な処理、例えば金膜を
着けた後に金膜８に約１秒の１０００℃処理を加えたも
のである。他方、図４中、９は熱圧着の効率を良くする
ためにブロック２に着けられた金膜で、１０は熱圧着さ
れた金膜である。第４図の作業は、第２図とほぼ同様な
条件でなされる。本実施例の組立法を用いれば、チップ
１とサブマウント７の半田付けは信頼性の高い高融点半
田４で行なわれているが、ブロック２とサブマウント７
間は金膜を用いて熱圧着で行なわれる。従って、サブマ
ウント７の下面(ブロック２との接着面)に加わる応力は
金の粗性変形応力以下であり、サブマウント７上面に半
田付けされたチップ１に加わる応力は極めて小さくな
る。その結果、１回の作業でチップ１に加わる応力は小
さく、かつ、チップ１の半田付けには信頼性の高い高融
点半田４を用いた組立が可能である。なお、熱圧着性を
良くするために、図４のダイボンド作業時にブロック
(２)に超音波振動を加えても良い。
態に用いるサブマウントの１例であり、図４はこのサブ
マウント７を用いたダイボンド作業時の状態を示す断面
図である。図３中、Ｓｉからなるサブマウント板の上面
には高融点半田であるＡｕＳｎ層４が約３μｍ厚みに形
成される一方、下面にはブロック２とサブマウント７を
熱圧着するに用いる金膜が蒸着されている。この金膜８
は、塑性変形応力が小さくなる様な処理、例えば金膜を
着けた後に金膜８に約１秒の１０００℃処理を加えたも
のである。他方、図４中、９は熱圧着の効率を良くする
ためにブロック２に着けられた金膜で、１０は熱圧着さ
れた金膜である。第４図の作業は、第２図とほぼ同様な
条件でなされる。本実施例の組立法を用いれば、チップ
１とサブマウント７の半田付けは信頼性の高い高融点半
田４で行なわれているが、ブロック２とサブマウント７
間は金膜を用いて熱圧着で行なわれる。従って、サブマ
ウント７の下面(ブロック２との接着面)に加わる応力は
金の粗性変形応力以下であり、サブマウント７上面に半
田付けされたチップ１に加わる応力は極めて小さくな
る。その結果、１回の作業でチップ１に加わる応力は小
さく、かつ、チップ１の半田付けには信頼性の高い高融
点半田４を用いた組立が可能である。なお、熱圧着性を
良くするために、図４のダイボンド作業時にブロック
(２)に超音波振動を加えても良い。
【０００９】実施の形態３．図５は本発明の他の実施態
様に用いるサブマウントの１例であり、図６はこのサブ
マウント１１を用いたダイボンド後の断面図である。図
中、Ｓｉからなるサブマウント板１１の上面および下面
には高融点半田であるＡｕＳｎ層４が約３〜５μｍの厚
みに形成される一方、下面にはさらに深さ(Ｄ)が６μ
ｍ、周期(Ｇ)が１０μｍ、デュティ比(Ｗ／Ｇ)が５０％
のストライプ状の溝１２が左右に延びるサブマウント板
１１に直交するように形成されている。本サブマウント
１１を用いたダイボンドは第２図とほぼ同様な条件で行
うことができる。このとき、溝１２の底まで半田盛り上
がりが到達しないようにして間隔１６を残すようにする
のが肝要である。本実施形態のサブマウント１１を用い
れば、チップ１とブロック２、あるいはサブマウント１
１とブロック２間の半田融点と室温間の伸縮差で発生す
る応力はストライプ状の溝１２の周辺で吸収され、チッ
プ１に加わる応力は小さくなる。従って信頼性の高い高
融点半田４を用いてもチップ１に加わる応力は小さい組
立が可能である。
様に用いるサブマウントの１例であり、図６はこのサブ
マウント１１を用いたダイボンド後の断面図である。図
中、Ｓｉからなるサブマウント板１１の上面および下面
には高融点半田であるＡｕＳｎ層４が約３〜５μｍの厚
みに形成される一方、下面にはさらに深さ(Ｄ)が６μ
ｍ、周期(Ｇ)が１０μｍ、デュティ比(Ｗ／Ｇ)が５０％
のストライプ状の溝１２が左右に延びるサブマウント板
１１に直交するように形成されている。本サブマウント
１１を用いたダイボンドは第２図とほぼ同様な条件で行
うことができる。このとき、溝１２の底まで半田盛り上
がりが到達しないようにして間隔１６を残すようにする
のが肝要である。本実施形態のサブマウント１１を用い
れば、チップ１とブロック２、あるいはサブマウント１
１とブロック２間の半田融点と室温間の伸縮差で発生す
る応力はストライプ状の溝１２の周辺で吸収され、チッ
プ１に加わる応力は小さくなる。従って信頼性の高い高
融点半田４を用いてもチップ１に加わる応力は小さい組
立が可能である。
【００１０】なお、本発明の実施形態１〜３では高融点
半田４としてＡｕＳｎ半田を用いたが、ＡｕＧｅ半田や
ＡｕＳｉ半田を使用しても差しつかえない。また、本発
明の実施形態１、３でブロック表面には触れなかった
が、金等のメッキ膜が施こされていても差しつかえな
い。さらに、実施形態１で低融点半田(６)としてＩｎＰ
ｂを挙げたが、ＰｂＳｎやＩｎ半田でも差しつかえな
い。また、実施形態２では金膜８と金膜９の熱圧着を示
したが、Ａｌと金等異種物質間の熱圧着、あるいは銀と
銀等の熱圧着を用いても差し付かえない。更に、実施形
態３では応力吸収溝はほぼ全面にストライプ状に形成し
たが、図７に示す様に応力集中が大きいチップ端面該当
部周辺だけで設けても良い。１４はチップが配置される
位置を示す。また、サブマウントとしてはＳｉ基板だけ
でなく、ＳｉＣおよびＡｌＮを使用することもできる。
半田４としてＡｕＳｎ半田を用いたが、ＡｕＧｅ半田や
ＡｕＳｉ半田を使用しても差しつかえない。また、本発
明の実施形態１、３でブロック表面には触れなかった
が、金等のメッキ膜が施こされていても差しつかえな
い。さらに、実施形態１で低融点半田(６)としてＩｎＰ
ｂを挙げたが、ＰｂＳｎやＩｎ半田でも差しつかえな
い。また、実施形態２では金膜８と金膜９の熱圧着を示
したが、Ａｌと金等異種物質間の熱圧着、あるいは銀と
銀等の熱圧着を用いても差し付かえない。更に、実施形
態３では応力吸収溝はほぼ全面にストライプ状に形成し
たが、図７に示す様に応力集中が大きいチップ端面該当
部周辺だけで設けても良い。１４はチップが配置される
位置を示す。また、サブマウントとしてはＳｉ基板だけ
でなく、ＳｉＣおよびＡｌＮを使用することもできる。
【００１１】
【発明の効果】以上の説明で明らかなように、本発明の
サブマウントを用いれば、チップとサブマウントとを高
融点半田で接合するので、チップとサブマウントとの間
はブロックからの応力を打ち消す方向に働くサブマウン
トからの応力を小さくなることはなく、しかも、チップ
と放熱ブロックとの間に低融点半田層、塑性変形層また
は応力吸収溝を設けてサブマウントに加わる応力を軽減
することができるので、チップの半田付けには信頼性の
高い高融点半田を使用しても、チップに加わる応力は小
さく、組立を１回の作業で行なうことが可能となる。
サブマウントを用いれば、チップとサブマウントとを高
融点半田で接合するので、チップとサブマウントとの間
はブロックからの応力を打ち消す方向に働くサブマウン
トからの応力を小さくなることはなく、しかも、チップ
と放熱ブロックとの間に低融点半田層、塑性変形層また
は応力吸収溝を設けてサブマウントに加わる応力を軽減
することができるので、チップの半田付けには信頼性の
高い高融点半田を使用しても、チップに加わる応力は小
さく、組立を１回の作業で行なうことが可能となる。
【００１２】特に、上記低融点半田層はＩｎＰｂ、Ｐｂ
Ｓｎからなると、半田自身も柔らかいので、ブロックか
らの応力が低減できて好ましい。
Ｓｎからなると、半田自身も柔らかいので、ブロックか
らの応力が低減できて好ましい。
【００１３】また、特に上記放熱ブロックには上記サブ
マウントとの接着面に上記塑性変形層と熱圧着可能な層
を設ける方が熱圧着を容易にするので好ましい。
マウントとの接着面に上記塑性変形層と熱圧着可能な層
を設ける方が熱圧着を容易にするので好ましい。
【００１４】さらに、上記応力吸収溝がサブマウントの
少なくとも応力集中が起こる部分に一定の間隔をおいて
形成されたストライプ状溝からなると、サブマウントと
ブロックとの接合強度を低減せずに応力の影響を低減し
やすい。
少なくとも応力集中が起こる部分に一定の間隔をおいて
形成されたストライプ状溝からなると、サブマウントと
ブロックとの接合強度を低減せずに応力の影響を低減し
やすい。
【図１】 本発明の一実施の形態に用いるサブマウント
の断面図。
の断面図。
【図２】 上記第１の実施の形態サブマウントを用いた
ダイボンド時の断面図。
ダイボンド時の断面図。
【図３】 本発明の他の実施の形態に用いるサブマウン
トの断面図。
トの断面図。
【図４】 上記第２の実施の形態のサブマウントを用い
たダイボンド時の断面図。
たダイボンド時の断面図。
【図５】 本発明の他の実施の形態に用いるサブマウン
トの断面図。
トの断面図。
【図６】 上記第３の実施の形態のサブマウントを用い
てダイボンドした後のチップ組立断面図。
てダイボンドした後のチップ組立断面図。
【図７】 第３の実施の形態に用いるサブマウントの他
の例を示したサブマウント下面図。
の例を示したサブマウント下面図。
【図８】 従来のチップ組立断面図である。
１ 光デバイスチップ、２ 放熱ブロック、４ ＡｕＳ
ｎ半田、５ サブマウント、６ ＩｎＰｂ半田、７ サ
ブマウント、８、９、１０ 金膜、１１ サブマウン
ト、１２ サブマウント下面の溝。
ｎ半田、５ サブマウント、６ ＩｎＰｂ半田、７ サ
ブマウント、８、９、１０ 金膜、１１ サブマウン
ト、１２ サブマウント下面の溝。
Claims (6)
- 【請求項１】 光デバイス用チップをサブマウントを介
して放熱ブロック上に積層してなる光デバイスであっ
て、 上記サブマウントが上記チップとの接着面には高融点半
田層を、上記ブロック接着面には低融点半田層を備え、
チップ／サブマウント／ブロックの順で重ね合わせ、上
記高融点半田層の融点以上でチップ／サブマウント／ブ
ロックを加圧下半田付けしてなる光デバイスの組立構
造。 - 【請求項２】上記低融点半田層がＩｎＰｂ，ＰｂＳｎま
たはＩｎからなる請求項１記載の組立構造。 - 【請求項３】 光デバイス用チップをサブマウントを介
して放熱ブロック上に積層してなる光デバイスであっ
て、 上記サブマウントが上記チップとの接着面には高融点半
田層を、上記ブロック接着面には塑性変形層を備え、チ
ップ／サブマウント／ブロックの順で重ね合わせ、上記
高融点半田層の融点以上で加圧下チップ／サブマウント
を半田付け、サブマウント／ブロックを熱圧着してなる
光デバイスの組立構造。 - 【請求項４】 上記放熱ブロックが上記サブマウント接
着面に上記塑性変形層と熱圧着可能な層を有する請求項
３記載の組立構造。 - 【請求項５】 光デバイス用チップをサブマウントを介
して高融点半田で放熱ブロック上に積層してなる光デバ
イスであって、 上記サブマウントがブロック接着面には応力吸収方向に
穿設された応力吸収溝を備え、チップ／サブマウント／
ブロックの順で重ね合わせ、上記高融点半田層の融点以
上でチップ／サブマウント／ブロックを加圧下半田付け
し、その上記応力吸収溝内に盛り上がる半田盛上り部が
上記応力吸収溝の底部に達しないように接合してなる光
デバイスの組立構造。 - 【請求項６】 上記応力吸収溝がサブマウントの少なく
とも応力集中が起こる部分に一定の間隔をおいて形成さ
れたストライプ状溝からなる請求項５記載の組立構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1681498A JPH11214791A (ja) | 1998-01-29 | 1998-01-29 | 光デバイスの組立構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1681498A JPH11214791A (ja) | 1998-01-29 | 1998-01-29 | 光デバイスの組立構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214791A true JPH11214791A (ja) | 1999-08-06 |
Family
ID=11926647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1681498A Pending JPH11214791A (ja) | 1998-01-29 | 1998-01-29 | 光デバイスの組立構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214791A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299744A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体レーザアセンブリ |
| JP2004349294A (ja) * | 2003-05-20 | 2004-12-09 | Hitachi Ltd | 半導体レーザモジュール |
| US7247514B2 (en) | 2003-04-11 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| JP2008210844A (ja) * | 2007-02-23 | 2008-09-11 | Mitsubishi Electric Corp | 光半導体装置の製造方法 |
| WO2020031944A1 (ja) | 2018-08-09 | 2020-02-13 | パナソニックＩｐマネジメント株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
-
1998
- 1998-01-29 JP JP1681498A patent/JPH11214791A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299744A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体レーザアセンブリ |
| US7247514B2 (en) | 2003-04-11 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| JP2004349294A (ja) * | 2003-05-20 | 2004-12-09 | Hitachi Ltd | 半導体レーザモジュール |
| JP2008210844A (ja) * | 2007-02-23 | 2008-09-11 | Mitsubishi Electric Corp | 光半導体装置の製造方法 |
| WO2020031944A1 (ja) | 2018-08-09 | 2020-02-13 | パナソニックＩｐマネジメント株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8963321B2 (en) | Semiconductor device including cladded base plate | |
| JP5572678B2 (ja) | クラッド型ベースプレートを含む半導体装置 | |
| US6954034B2 (en) | Semiconductor light-emitting device | |
| JP2001168442A (ja) | 半導体レーザ素子の製造方法、配設基板および支持基板 | |
| US20090294789A1 (en) | Light emitting device and method of manufacturing light emitting device | |
| JP2006344743A (ja) | 半導体レーザ装置 | |
| JP2002158391A (ja) | 光半導体気密封止容器及び光半導体モジュール並びに光ファイバー増幅器 | |
| JP3346971B2 (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JPH11214791A (ja) | 光デバイスの組立構造 | |
| US6920164B2 (en) | Semiconductor laser device | |
| JP3377553B2 (ja) | 半導体レーザ装置 | |
| US20220302072A1 (en) | Semiconductor module comprising a semiconductor and comprising a shaped metal body that is electrically contacted by the semiconductor | |
| JP6667149B1 (ja) | 半導体レーザ光源装置 | |
| JP2006191052A (ja) | 金属カラムを利用した発光素子のフリップチップボンディング構造体 | |
| JP3129249B2 (ja) | 光半導体気密封止容器及び光半導体モジュール | |
| JP2009111065A (ja) | 光半導体装置 | |
| JPH04286177A (ja) | 半導体レーザ用サブマウント | |
| JP4543651B2 (ja) | ヒートシンク並びにヒートシンクを備えた光源装置 | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| US8159835B2 (en) | Laser apparatus | |
| JP3047864B2 (ja) | 光半導体気密封止容器及び光半導体モジュール | |
| WO2023032462A1 (ja) | 半導体装置およびその製造方法 | |
| JPH03218031A (ja) | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 | |
| JPH0846289A (ja) | 半導体レーザの製造方法 | |
| JP2000183440A (ja) | 半導体レーザ素子用ステムおよびその製造方法 |