JP2008210844A - 光半導体装置の製造方法 - Google Patents

光半導体装置の製造方法 Download PDF

Info

Publication number
JP2008210844A
JP2008210844A JP2007043717A JP2007043717A JP2008210844A JP 2008210844 A JP2008210844 A JP 2008210844A JP 2007043717 A JP2007043717 A JP 2007043717A JP 2007043717 A JP2007043717 A JP 2007043717A JP 2008210844 A JP2008210844 A JP 2008210844A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor device
submount
semiconductor element
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007043717A
Other languages
English (en)
Inventor
Hideyuki Tanaka
秀幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007043717A priority Critical patent/JP2008210844A/ja
Publication of JP2008210844A publication Critical patent/JP2008210844A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】ダイボンド後において、AuSn半田層(Auが70重量%)を再活性させると共に、組立応力を緩和し、光半導体素子の偏光特性及びファー・フィールド・パターン特性を改善することができる光半導体装置の製造方法を提供する。
【解決手段】半導体素子3をサブマウント2を介して金属ステム1上に固定した光半導体装置において、上記サブマウント2は、ヒートシンク材21の表面にAuSn半田層(Auが70重量%)23を設け、上記半導体素子3及び上記サブマウント2並びに上記金属ステム1を同時に加熱して上記金属ステム1と一体に固定した後、上記AuSn半田層23の再活性温度近傍の温度でベーキングする製造方法。
【選択図】図1

Description

この発明は、DVD用等の光半導体装置の製造方法、特に光半導体装置の組立時における応力を緩和させる製造方法に関するものである。
図1は、一般的な光半導体装置の構成を示す部品図、図2は、図1に示す部品のうちサブマウントの詳細構造を示す側断面図である。
光半導体装置は図1に示すように、金属ブロックからなるステム1の上面に、ヒートシンク材からなるサブマウント2及び光半導体素子3を重ねて一体に固定して構成されている。
ステム1はガラス封止された例えばFe-Ni-Coからなる金属リードを有し、表面にNi/Auメッキが施された例えばCu,Fe等の放熱性の良い金属ブロックによって構成されている。また、サブマウント2は図2に示すように、例えばAlN,SiCからなるヒートシンク材21の両面に、Ti/Pt/Au等の金属電極22を形成し、更に金属電極22の上下面にAuSn半田層(Auが70重量%)23を設けた構成とされている。
更に、図示していないが、上記ステム1の金属リードと外部回路とを接続するAuワイヤが設けられ、光半導体素子3には気密を保持するためにガラス窓を有する金属キャップが設けられる場合もある。
光半導体素子3とサブマウント2とは金属ステム1上に重ねて載置された状態で、約340℃の高温のヒートブロック上で同時に加熱され、AuSn半田層(Auが70重量%)23を溶融させて一体的に固定される。(例えば特許文献1参照)。
特開平11−214791号公報
従来の光半導体装置の製造方法は上記のようにされているが、光半導体素子3の母材である化合物半導体の熱膨張率に比してサブマウント2のヒートシンク材21の熱膨張率が数倍大きいため、光半導体素子3とヒートシンク材21とをAuSn半田層23によってダイボンドして固定する際には、AuSn半田層の融点と室温間の温度差にもとづく光半導体素子とヒートシンク材との伸縮の差に起因する応力が生じ、光半導体素子に不均一な応力が作用して光半導体装置の特性劣化につながるという問題点がある。
従来は、このような組立時の応力を緩和するために、ダイボンド後に150℃±10℃の温度で高温ベーキングすることがあった。しかし、このような温度でのベーキングはAuSn半田層(Auが70重量%)の融点(280℃)の再活性温度(融点の2/3=186℃)に達していないため、応力緩和効果が希薄で、光半導体素子の偏光比や偏光角等の偏光特性及びファー・フィールド・パターン特性(放射光の強さを活性層に対して水平方向と垂直方向で測定した強度分布)が変動したり、ばらつきが大きくなり、歩留まりが悪化するという問題点があった。
この発明は上記のような問題点に対処するためになされたもので、ダイボンド後においてAuSn半田層(Auが70重量%)を再活性させると共に、組立応力を緩和し、光半導体素子の偏光特性及びファー・フィールド・パターン特性を改善することができる光半導体装置の製造方法を提供することを目的とする。
この発明に係る光半導体装置の製造方法は、半導体素子をサブマウントを介して金属ステム上に固定した光半導体装置において、上記サブマウントは、ヒートシンク材の表面にAuSn半田層(Auが70重量%)を設け、上記半導体素子及び上記サブマウント並びに上記金属ステムを同時に加熱して上記金属ステムと一体に固定した後、上記AuSn半田層の再活性温度近傍の温度でベーキングするものである。
この発明に係る光半導体装置の製造方法は上記のように構成されているため、ダイボンド後においてAuSn半田層(Auが70重量%)を再活性させると共に、組立応力を緩和し、光半導体素子の偏光比や偏光角等の偏光特性及びファー・フィールド・パターン特性を改善することができる。
実施の形態1.
以下、この発明の実施の形態1による製造方法について説明する。この実施の形態における光半導体装置の構成については図1、図2に示すものと同様であるため、図1、図2を援用して図示及び説明を省略する。
実施の形態1による製造方法の特徴は、ダイボンド後におけるベーキングをAuSn半田層(Auが70重量%)の再活性温度の近傍温度、即ちAuSn半田の融点(280℃)の2/3である186℃近傍の温度で行なうものである。具体的には180℃±10℃とすることを特徴とする。
この数値を見出すまでの実験データを表1に示し、その数値をグラフ化したものを図3に示す。
Figure 2008210844
表1及び図3において、Aは光半導体素子の偏光比を示し、Bは偏光角を示す。
また、Cは角度ずれパワー変動であり、水平ビームの角度ずれ変化量を示す。Dはθ//パワー変動であり、出力電流に対してθ角内で変動するレーザ出力値の割合を示す。
偏光比Aは数値が大きい程、良好であり、設計上は200を目途としている。また、偏光角Bは数値が小さい程、良好であり、設計上は0を目途としている。角度ずれパワー変動Cは数値が小さい程、良好であり、設計上は0を目途としている。また、θ//パワー変動Dも数値が小さい程、良好であり、設計上は0を目途としている。
表1及び図3のグラフから明らかなように、A、B、C、Dの全ての特性において、最良値を示したベーキング温度は180℃である。
この温度に対し、高温槽環境を考慮して180℃±10℃のベーキング温度を設定し、このベーキング温度で実験を行った結果、従来のベーキング温度である150℃±10℃に対して全てのパラメータ(偏光特性、ファー・フィールド・パターン特性)で改善傾向が確認された。また、平均歩留まりとしても、0.7〜1.7%の改善が確認された。
一般的な光半導体装置の構成を示す部品図である。 図1に示す部品のうち、サブマウントの詳細構造を示す側断面図である。 表1の数値をグラフ化したものである。
符号の説明
1 ステム、 2 サブマウント、 3 光半導体素子、 21 ヒートシンク材、
22 金属電極、 23 AuSn半田層(Auが70重量%)。

Claims (2)

  1. 半導体素子をサブマウントを介して金属ステム上に固定した光半導体装置において、上記サブマウントは、ヒートシンク材の表面にAuSn半田層(Auが70重量%)を設け、上記半導体素子及び上記サブマウント並びに上記金属ステムを同時に加熱して上記金属ステムと一体に固定した後、上記AuSn半田層の再活性温度近傍の温度でベーキングすることを特徴とする光半導体装置の製造方法。
  2. 上記ベーキングの温度を180℃±10℃としたことを特徴とする請求項1記載の光半導体装置の製造方法。
JP2007043717A 2007-02-23 2007-02-23 光半導体装置の製造方法 Pending JP2008210844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007043717A JP2008210844A (ja) 2007-02-23 2007-02-23 光半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043717A JP2008210844A (ja) 2007-02-23 2007-02-23 光半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008210844A true JP2008210844A (ja) 2008-09-11

Family

ID=39786929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043717A Pending JP2008210844A (ja) 2007-02-23 2007-02-23 光半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008210844A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108784A (ja) * 1981-12-23 1983-06-28 Hitachi Ltd 半導体レ−ザ装置の製造方法
JPH11214791A (ja) * 1998-01-29 1999-08-06 Mitsubishi Electric Corp 光デバイスの組立構造
JP2002217480A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体レーザ装置の実装方法
JP2003282607A (ja) * 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd 半導体チップの実装方法および半導体レーザ装置
JP2006177828A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 放射線計測装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108784A (ja) * 1981-12-23 1983-06-28 Hitachi Ltd 半導体レ−ザ装置の製造方法
JPH11214791A (ja) * 1998-01-29 1999-08-06 Mitsubishi Electric Corp 光デバイスの組立構造
JP2002217480A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体レーザ装置の実装方法
JP2003282607A (ja) * 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd 半導体チップの実装方法および半導体レーザ装置
JP2006177828A (ja) * 2004-12-24 2006-07-06 Hitachi Ltd 放射線計測装置の製造方法

Similar Documents

Publication Publication Date Title
JP6484588B2 (ja) 発光装置及び発光装置用パッケージ
JP7000545B2 (ja) 半導体モジュールの製造方法
US9077138B2 (en) Semiconductor laser device
WO2012042685A1 (ja) 半導体発光装置及び光源装置
JP5092157B2 (ja) 熱電モジュール
JPWO2016125635A1 (ja) 窒化珪素回路基板およびそれを用いた電子部品モジュール
WO2013161892A1 (ja) 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
JP2022009833A (ja) 発光装置
JP2005277206A (ja) 熱電変換装置
JP2007103542A (ja) 半導体レーザ用サブマウントおよび半導体レーザ装置
JP6395530B2 (ja) 半導体装置
KR101277202B1 (ko) 메탈 베이스 및 그 제조 방법과 이를 이용한 소자 패키지
JP2008210844A (ja) 光半導体装置の製造方法
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP2021184501A (ja) レーザ装置
JP6242328B2 (ja) 半導体装置
JP2016166807A (ja) 通電試験方法
JP5609473B2 (ja) 半導体装置とその製造方法
JP2011222707A (ja) 電力用半導体装置
JP2009212161A (ja) 光通信用半導体素子収納パッケージ
WO2013118800A1 (ja) 半導体装置
JP2013258376A (ja) 半導体装置
JP2005259851A (ja) 半導体レーザ装置
JP5532147B1 (ja) 半導体装置及びその製造方法
JP2015082527A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306