JP2013258376A - 半導体装置 - Google Patents

Abstract

【課題】本発明は、上部電極と下部電極のショートを抑制できる半導体装置を提供することを目的とする。
【解決手段】基板１０と、該基板の上に貫通孔１２ａを有するように金属で形成された下部電極１２と、該下部電極１２の上に形成された第１誘電体膜１４ａと、該第１誘電体膜１４ａと接続されるように該貫通孔１２ａにおける該下部電極１２の側面に形成された第２誘電体膜１４ｂとを有する誘電体膜１４と、該第１誘電体膜１４ａの上に形成された第１金属膜１６ａと、該第１金属膜１６ａと接続されるように該第２誘電体膜１４ｂの側面に形成された第２金属膜１６ｂとを有する上部電極１６と、一端部分１８ａが該貫通孔１２ａの中に配置されつつ該第２金属膜１６ｂの側面に接するエアブリッジ１８と、を備える。
【選択図】図１

Description

本発明は、例えばマイクロ波集積回路などに用いられるＭＩＭキャパシタが形成された半導体装置に関する。

特許文献１には、下部電極、誘電体膜、及び上部電極を有するＭＩＭキャパシタが開示されている。このＭＩＭキャパシタの配線にはエアブリッジが用いられている。エアブリッジの一端は上部電極の上面に接続されている。

特開平８−８４０２号公報

エアブリッジは、例えばリフロー加熱等の熱ストレスによって膨張しその後収縮する。エアブリッジの膨張や収縮により、エアブリッジ直下の領域に局所的な応力が生じる。そのため特許文献１に開示のＭＩＭキャパシタのうちエアブリッジの直下部分では誘電体膜が劣化する問題があった。誘電体膜の劣化により上部電極と下部電極がショートする問題があった。

本発明は、上述のような課題を解決するためになされたもので、上部電極と下部電極のショートを抑制できる半導体装置を提供することを目的とする。

本願の発明に係る半導体装置は、基板と、該基板の上に貫通孔を有するように金属で形成された下部電極と、該下部電極の上に形成された第１誘電体膜と、該第１誘電体膜と接続されるように該貫通孔における該下部電極の側面に形成された第２誘電体膜とを有する誘電体膜と、該第１誘電体膜の上に形成された第１金属膜と、該第１金属膜と接続されるように該第２誘電体膜の側面に形成された第２金属膜とを有する上部電極と、一端部分が該貫通孔の中に配置されつつ該第２金属膜の側面に接するエアブリッジと、を備えたことを特徴とする。

本発明によれば、下部電極に貫通孔を形成し、エアブリッジを当該貫通孔の中に配置するので、上部電極と下部電極のショートを抑制できる。

本発明の実施の形態に係る半導体装置の断面図である。 下部電極の斜視図である。 図１に示す半導体装置の平面図である。 比較例の半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の変形例を示す断面図である。

実施の形態．
図１は、本発明の実施の形態に係る半導体装置の断面図である。この半導体装置は、例えばＧａＡｓで形成された基板１０を備えている。基板１０の上には例えばＡｕなどの金属で下部電極１２が形成されている。図２は、下部電極の斜視図である。下部電極１２は貫通孔１２ａを有している。

図１の説明に戻る。下部電極１２の上には第１誘電体膜１４ａが形成されている。さらに、貫通孔１２ａにおける下部電極１２の側面には第２誘電体膜１４ｂが形成されている。貫通孔１２ａに露出した基板上には第３誘電体膜１４ｃが形成されている。第１誘電体膜１４ａと第２誘電体膜１４ｂ、及び第２誘電体膜１４ｂと第３誘電体膜１４ｃはそれぞれ接続されている。第１誘電体膜１４ａ、第２誘電体膜１４ｂ、及び第３誘電体膜１４ｃをまとめて誘電体膜１４と称する。誘電体膜１４は例えばシリコン窒化膜で形成されている。

第１誘電体膜１４ａの上には第１金属膜１６ａが形成されている。さらに、第２誘電体膜１４ｂの側面には第２金属膜１６ｂが形成されている。第３誘電体膜１４ｃの上には第３金属膜１６ｃが形成されている。第１金属膜１６ａと第２金属膜１６ｂ、及び第２金属膜１６ｂと第３金属膜１６ｃはそれぞれ接続されている。第１金属膜１６ａ、第２金属膜１６ｂ、及び第３金属膜１６ｃをまとめて上部電極１６と称する。上部電極１６は例えばＡｕで形成されている。このように、下部電極１２、誘電体膜１４、及び上部電極１６でＭＩＭキャパシタが形成されている。

上部電極１６にはエアブリッジ１８が固定されている。エアブリッジ１８は一端部分１８ａと他端部分１８ｂを有している。一端部分１８ａは、貫通孔１２ａの中に配置されつつ第２金属膜１６ｂの側面に接している。一端部分１８ａの直下には第３金属膜１６ｃと第３誘電体膜１４ｃが形成されている。他端部分１８ｂは、基板１０に形成された電極２０に接続されている。

図３は、図１に示す半導体装置の平面図である。下部電極１２は配線の機能も兼ねているので誘電体膜１４で覆われていない部分を有している。また、破線で示す一端部分１８ａは第１金属膜１６ａで囲まれている。そのため、一端部分１８ａの全ての側面は上部電極（第２金属膜１６ｂ）と接している。

ここで、本発明の理解を容易にするために比較例について説明する。図４は、比較例の半導体装置の断面図である。比較例の半導体装置は、貫通孔のない下部電極５０を有している。下部電極５０の上には誘電体膜５２が形成されている。誘電体膜５２の上には上部電極５４が形成されている。エアブリッジ５６の一端部分５６ａは上部電極５４の上に形成されている。エアブリッジ５６の他端部分５６ｂは電極２０の上に形成されている。

比較例の半導体装置では、エアブリッジ５６の一端部分５６ａの直下に上部電極５４、誘電体膜５２、及び下部電極５０からなるＭＩＭキャパシタが形成されている。そのため、一端部分５６ａの直下に生じる応力により一端部分５６ａの直下の誘電体膜５２が劣化し、上部電極５４と下部電極５０がショートするおそれがある。

ところが、本発明の実施の形態に係る半導体装置では、エアブリッジ１８の一端部分１８ａを下部電極１２の貫通孔１２ａの中に配置したので、一端部分１８ａの直下にＭＩＭキャパシタが形成されていない。そのため、一端部分１８ａの直下に生じる応力が上部電極１６と下部電極１２をショートさせることを抑制できる。

しかも、本発明の実施の形態に係る半導体装置の製造方法と図４に示す比較例の半導体装置の製造方法を比較すると、下部電極１２に貫通孔１２ａを設けた点が相違するだけである。つまり、両者間で異なるのは下部電極１２形成用のマスクだけである。従って、比較例のような半導体装置があった場合に、大規模な設計変更を要することなくＭＩＭキャパシタの上部電極と下部電極のショートを抑制できる。

本発明の実施の形態に係る一端部分１８ａの直下には第３金属膜１６ｃと第３誘電体膜１４ｃが形成されているが本発明はこれに限定されない。図５は、本発明の実施の形態に係る半導体装置の変形例を示す断面図である。変形例の半導体装置は、エアブリッジ１８の一端部分１８ａの直下に第３金属膜１６ｃが形成されている。第３金属膜１６ｃの下面に基板１０が接している。そして、一端部分１８ａの直下に誘電体膜は形成されていない。

一端部分１８ａの直下の誘電体膜が劣化すると一端部分１８ａと第３金属膜１６ｃの接続が不安定になると考えられる。しかしながら、比較例の半導体装置によれば一端部分１８ａの直下に第３金属膜１６ｃだけが形成されるので、誘電体膜の劣化自体が発生しない。よって、一端部分１８ａと第３金属膜１６ｃの接続を安定化できる。

なお、別の比較例として、一端部分１８ａが直接基板１０に接するようにしてもよい。その他、本発明の範囲を逸脱しない範囲で様々な変形が可能である。例えば、本発明の実施の形態で挙げた材料は適宜変更可能である。

１０ 基板、 １２ 下部電極、 １２ａ 貫通孔、 １４ 誘電体膜、 １４ａ 第１誘電体膜、 １４ｂ 第２誘電体膜、 １４ｃ 第３誘電体膜、 １６ 上部電極、 １６ａ 第１金属膜、 １６ｂ 第２金属膜、 １６ｃ 第３金属膜、 １８ エアブリッジ、 １８ａ 一端部分、 １８ｂ 他端部分、 ２０ 電極

Claims (3)

1. 基板と、
   前記基板の上に貫通孔を有するように金属で形成された下部電極と、
   前記下部電極の上に形成された第１誘電体膜と、前記第１誘電体膜と接続されるように前記貫通孔における前記下部電極の側面に形成された第２誘電体膜とを有する誘電体膜と、
   前記第１誘電体膜の上に形成された第１金属膜と、前記第１金属膜と接続されるように前記第２誘電体膜の側面に形成された第２金属膜とを有する上部電極と、
   一端部分が前記貫通孔の中に配置されつつ前記第２金属膜の側面に接するエアブリッジと、を備えたことを特徴とする半導体装置。
2. 前記一端部分の直下に、前記第２金属膜と接するように形成された第３金属膜を備えたことを特徴とする請求項１に記載の半導体装置。
3. 前記第３金属膜の下面に前記基板が接することを特徴とする請求項２に記載の半導体装置。

Images