CN102810523A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102810523A
CN102810523A CN2012101725926A CN201210172592A CN102810523A CN 102810523 A CN102810523 A CN 102810523A CN 2012101725926 A CN2012101725926 A CN 2012101725926A CN 201210172592 A CN201210172592 A CN 201210172592A CN 102810523 A CN102810523 A CN 102810523A
Authority
CN
China
Prior art keywords
metal film
semiconductor device
surface electrode
film
execution mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101725926A
Other languages
English (en)
Other versions
CN102810523B (zh
Inventor
中野诚也
友松佳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102810523A publication Critical patent/CN102810523A/zh
Application granted granted Critical
Publication of CN102810523B publication Critical patent/CN102810523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本发明的目的在于提供一种半导体装置，能够防止紧邻金属膜的端部下方的表面电极由于金属膜的端部的应力而受到损伤。本发明的半导体装置的特征在于，具备：衬底（24）；表面电极（26），在该衬底（24）之上用包含铝的材料形成；金属膜（28），在该表面电极（26）之上用能够进行焊接的材料形成；端部固定膜（30），该表面电极（26）之上的部分和与该金属膜（28）的端部重叠的重叠部分（30a）一体地形成，固定该金属膜（28）的端部。

Description

半导体装置
技术领域
本发明涉及用于例如大功率的开关等的半导体装置。
背景技术
在专利文献1中公开了具有在半导体衬底表面用铝形成的表面电极的半导体装置。在表面电极上形成有金属膜。导线焊接于金属膜。
专利文献1：日本特开2009-076703号公报。
由于表面电极和金属膜的紧贴性高，所以，若对半导体装置施加热应力，则应力集中于金属膜的端部。存在由于金属膜的端部的应力而使紧邻金属膜的端部下方的表面电极受到损伤的情况。若表面电极受到损伤，则不能够确保半导体装置的可靠性。
发明内容
本发明是为了解决上述那样的课题而提出的，其目的在于提供一种能够防止表面电极的损伤的半导体装置。
本发明提供一种半导体装置，其特征在于，具备：衬底；表面电极，在该衬底之上用包含铝的材料形成；金属膜，在该表面电极之上用能够进行焊接的材料形成；端部固定膜，该表面电极之上的部分和与该金属膜的端部重叠的重叠部分一体地形成，固定该金属膜的端部。
本发明提供另一半导体装置，其特征在于，具备：衬底；表面电极，在该衬底之上用包含铝的材料形成；保护膜，形成在该表面电极之上；金属膜，用能够进行焊接的材料一体地形成该表面电极之上的部分和上搭地形成在该保护膜的端部之上的上搭部分而成。
根据本发明，能够减少金属膜的端部的应力，所以，能够确保半导体装置的可靠性。
附图说明
图1是本发明的实施方式1的半导体装置的剖面图。
图2是本发明的实施方式2的半导体装置的剖面图。
图3是示出本发明的实施方式2的半导体装置的变形例的剖面图。
图4是本发明的实施方式3的半导体装置的平面图。
图5A是本发明的实施方式4的半导体装置的平面图。
图5B是本发明的实施方式4的半导体装置的剖面图。
具体实施方式
实施方式1
图1是本发明的实施方式1的半导体装置的剖面图。半导体装置10具备外延层12。在外延层12的表面侧形成有基极层（base layer）14。以贯通基极层14的方式形成有多晶硅栅极16。多晶硅栅极16被栅极氧化膜18覆盖。多晶硅栅极16与栅极20连接。在外延层12的背面侧形成有集电极层22。将上述的结构整体称为衬底24。
在衬底24之上用包含铝95%以上的材料形成有表面电极26。在表面电极26之上用能够进行焊接的材料形成有金属膜28。金属膜28由铝以外的多种金属形成。在表面电极26之上，还形成有以聚酰亚胺为材料的端部固定膜30。端部固定膜30是表面电极26之上的部分和与金属膜28的端部重叠的重叠部分30a一体地形成的结构。端部固定膜30是为了对金属膜28的端部进行固定而形成的。
根据本发明的实施方式1的半导体装置10，金属膜28的端部被端部固定膜30的重叠部分30a覆盖。因此，能够用重叠部分30a固定金属膜28的端部，能够减少由于热应力而在金属膜28的端部所产生的应力。若能够减少金属膜28的端部的应力，则能够防止紧邻金属膜28的端部下方的表面电极26的损伤，提高半导体装置10的可靠性。
本发明的实施方式1的半导体装置能够进行各种变形。例如，虽然端部固定膜30用聚酰亚胺形成，但是，也可以用氮化膜等形成。表面电极26用包含铝的材料形成即可，不限定于包含铝95%以上的材料。
实施方式2
图2是本发明的实施方式2的半导体装置的剖面图。对与实施方式1的半导体装置相同的部分标注相同的附图标记并省略说明。
本发明的实施方式2的半导体装置具备在表面电极26之上形成的保护膜40。保护膜40用氮化膜形成。在表面电极26之上还形成有金属膜42。金属膜42是用能够进行焊接的材料一体地形成表面电极26之上的部分和上搭地形成在保护膜40的端部之上的上搭部分42a的结构。
但是，与表面电极26和金属膜42的紧贴性相比，金属膜42和保护膜40的紧贴性低。因此，能够使由于热应力而产生的金属膜42的应力集中到金属膜42和保护膜40的接合部。具体地说，能够使金属膜42的应力在图2的箭头方向(从衬底24朝向上搭部分42a的方向)放出。因此，能够防止在紧邻金属膜42的端部下方的表面电极26的损伤，提高半导体装置的可靠性。
并且，在本发明的实施方式2的半导体装置中，用氮化膜形成保护膜40，但是，也可以用例如聚酰亚胺膜形成。
图3是示出本发明的实施方式2的半导体装置的变形例的剖面图。变形例的半导体装置的特征在于，具备用聚酰亚胺形成的端部固定膜44。端部固定膜44是一体地形成保护膜40之上的部分和重叠在上搭部分42a之上的重叠部分44a的结构。端部固定膜44是为了对金属膜42的端部进行固定而形成的。
根据变形例的半导体装置，能够使金属膜42的应力集中到金属膜42和保护膜40的接合部，并且，能够利用重叠部分44a固定金属膜42的上搭部分42a。因此，能够提高防止表面电极26的损伤的效果。
并且，用聚酰亚胺形成保护膜40、用氮化膜形成端部固定膜44也可以。此外，也可以用氮化膜形成保护膜40和端部固定膜44，也可以用聚酰亚胺形成这些。
实施方式3
图4是本发明的实施方式3的半导体装置的平面图。本发明的实施方式3的半导体装置基本上与实施方式1的半导体装置相同，但是，其特征在于金属膜的形状和端部固定膜的重叠部分。
金属膜28以具有角部的形状形成在衬底24之上。在图4中，以粗线表示形成有金属膜28的部分。端部固定膜30的重叠部分30a仅形成在金属膜28的角部之上。
在以具有角部的形状形成有金属膜的情况下，由热应力引起的应力容易集中在该角部。因此，在本发明的实施方式3的半导体装置中，使端部固定膜30的重叠部分30a形成在金属膜28的角部上，由此，对金属膜28的角部进行固定。因此，能够抑制金属膜28的角部的应力的集中。此外，重叠部分30a仅形成在金属膜28的角部，所以，为了进行焊接，能够使金属膜28的宽的区域露出到外部。
本发明的实施方式3的半导体装置的特征在于，用端部固定膜30覆盖金属膜28的角部。因此，如果金属膜的形状是具有角部的形状，则不特别限定。
除了上述结构之外，若将本发明的实施方式2的保护膜以与金属膜28接触的方式形成在端部固定膜30和表面电极26之间，则能够进一步提高使表面电极26的损伤减少的效果。并且，本发明的实施方式3的半导体装置至少能够进行与本发明的实施方式1以及2的半导体装置相同程度的变形。
实施方式4
图5A是本发明的实施方式4的半导体装置的平面图。图5B是本发明的实施方式4的半导体装置的剖面图。本发明的实施方式4的半导体装置基本上与参照图3进行了说明的半导体装置相同，但是，其特征在于金属膜的形状。
金属膜42具有在衬底24之上呈圆弧状地形成的部分。金属膜42呈圆弧状地形成，由此，上搭部分42a也呈圆弧状地形成。在上搭部分42a之上形成的重叠部分44a也呈圆弧状地形成。
根据本发明的实施方式4的半导体装置，金属膜42呈圆弧状地形成，所以，能够将由于热应力而在金属膜42产生的应力向保护膜40或端部固定膜44分散。因此，能够防止紧邻金属膜42的端部下方的表面电极26的损伤，能够提高半导体装置的可靠性。
金属膜的形状如果是包含圆弧状的部分的形状，则不特别限定。此外，即使以包含圆弧状的部分的形状形成图1、2或4的半导体装置的金属膜，也得到使金属膜的应力分散的效果。并且，本发明的实施方式4的半导体装置至少能够进行与本发明的实施方式1以及2的半导体装置相同程度的变形。
附图标记的说明：
10 半导体装置
24 衬底
26 表面电极
28 金属膜
30 端部固定膜
30a 重叠部分
40 保护膜
42 金属膜
42a 上搭部分。

Claims (6)

1.一种半导体装置，其特征在于，具备：
衬底；
表面电极，在所述衬底之上用包含铝的材料形成；
金属膜，在所述表面电极之上用能够进行焊接的材料形成；以及
端部固定膜，所述表面电极之上的部分和与所述金属膜的端部重叠的重叠部分一体地形成，固定所述金属膜的端部。
2.一种半导体装置，其特征在于，具备：
衬底；
表面电极，在所述衬底之上用包含铝的材料形成；
保护膜，形成在所述表面电极之上；以及
金属膜，用能够进行焊接的材料一体地形成所述表面电极之上的部分和上搭地形成在所述保护膜的端部之上的上搭部分而成。
3.根据权利要求2所述的半导体装置，其特征在于，具备：
端部固定膜，所述保护膜之上的部分和重叠在所述上搭部分之上的重叠部分一体地形成，固定所述金属膜的端部。
4.根据权利要求2所述的半导体装置，其特征在于，
所述保护膜用聚酰亚胺膜或氮化膜形成。
5.根据权利要求1或3所述的半导体装置，其特征在于，
所述金属膜以具有角部的形状形成在所述衬底上，
所述重叠部分形成在所述金属膜的角部之上。
6.根据权利要求1至4的任意一项所述的半导体装置，其特征在于，
所述金属膜具有在所述衬底上呈圆弧状地形成的部分。
CN201210172592.6A 2011-05-31 2012-05-30 半导体装置 Active CN102810523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-122135 2011-05-31
JP2011122135A JP5855361B2 (ja) 2011-05-31 2011-05-31 半導体装置

Publications (2)

Publication Number Publication Date
CN102810523A true CN102810523A (zh) 2012-12-05
CN102810523B CN102810523B (zh) 2016-07-06

Family

ID=47173540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210172592.6A Active CN102810523B (zh) 2011-05-31 2012-05-30 半导体装置

Country Status (4)

Country Link
US (1) US8791568B2 (zh)
JP (1) JP5855361B2 (zh)
CN (1) CN102810523B (zh)
DE (1) DE102012208246B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653390B2 (en) 2012-09-04 2017-05-16 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114973B4 (de) * 2014-10-15 2020-10-01 Infineon Technologies Ag Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben
CN108369912B (zh) 2015-12-14 2021-08-06 三菱电机株式会社 半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188153A (ja) * 1983-04-08 1984-10-25 Hitachi Ltd 多層配線を有する電子回路装置の製造方法
JPH03284847A (ja) * 1990-03-30 1991-12-16 Matsushita Electron Corp 半導体装置
CN1734755A (zh) * 2004-03-11 2006-02-15 国际整流器公司 用于源安装封装的可焊接的顶部金属化和钝化

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
JPS6072253A (ja) * 1983-09-28 1985-04-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6228760Y2 (zh) * 1986-02-27 1987-07-23
JPH0212950A (ja) 1988-06-30 1990-01-17 Toshiba Corp 半導体装置
JPH03153048A (ja) 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
JPH04286343A (ja) * 1991-03-15 1992-10-12 Sumitomo Electric Ind Ltd 半導体装置のボンディング構造およびその製造方法
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
JPH0653270A (ja) * 1991-09-13 1994-02-25 Hitachi Ltd 半導体装置
JP2916326B2 (ja) 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
JP2000299342A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd バンプ電極及びその製造方法
JP3387083B2 (ja) * 1999-08-27 2003-03-17 日本電気株式会社 半導体装置及びその製造方法
DE10106564B4 (de) 2001-02-13 2006-04-20 Promos Technologies, Inc. Bondierungsanschlussflächenanordnung
JP3661695B2 (ja) * 2003-07-11 2005-06-15 株式会社デンソー 半導体装置
JP2005072203A (ja) * 2003-08-22 2005-03-17 Seiko Epson Corp 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2006049427A (ja) 2004-08-02 2006-02-16 Nec Electronics Corp 半導体装置の製造方法
JP2007258596A (ja) * 2006-03-24 2007-10-04 Fujifilm Corp 半導体素子の製造方法及び半導体素子
JP4812673B2 (ja) * 2007-03-28 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5214936B2 (ja) 2007-09-21 2013-06-19 富士電機株式会社 半導体装置
JP2009200067A (ja) * 2008-02-19 2009-09-03 Panasonic Corp 半導体チップおよび半導体装置
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
WO2011004469A1 (ja) * 2009-07-08 2011-01-13 トヨタ自動車株式会社 半導体装置とその製造方法
JP2011122135A (ja) 2009-10-07 2011-06-23 Adeka Corp 脂肪酸メチルエステル用低温流動性向上剤

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188153A (ja) * 1983-04-08 1984-10-25 Hitachi Ltd 多層配線を有する電子回路装置の製造方法
JPH03284847A (ja) * 1990-03-30 1991-12-16 Matsushita Electron Corp 半導体装置
CN1734755A (zh) * 2004-03-11 2006-02-15 国际整流器公司 用于源安装封装的可焊接的顶部金属化和钝化

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653390B2 (en) 2012-09-04 2017-05-16 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
US9911705B2 (en) 2012-09-04 2018-03-06 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
DE102012208246B4 (de) 2017-04-06
DE102012208246A1 (de) 2012-12-06
JP2012253058A (ja) 2012-12-20
JP5855361B2 (ja) 2016-02-09
US8791568B2 (en) 2014-07-29
CN102810523B (zh) 2016-07-06
US20120306079A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
JP6897141B2 (ja) 半導体装置とその製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2013033812A5 (zh)
JP2017063136A (ja) 半導体装置
JP2016143804A (ja) 半導体装置
JP2019016738A (ja) 半導体装置
US10658273B2 (en) Semiconductor device and manufacturing method thereof
CN102810523A (zh) 半导体装置
KR101734712B1 (ko) 파워모듈
US20180212028A1 (en) Semiconductor device and method of manufacturing the same
JP2015092609A5 (zh)
JP2019216189A (ja) 半導体装置
JP5777319B2 (ja) 半導体装置
JP2016058595A (ja) 半導体装置
US20190164913A1 (en) Semiconductor device
JP6218856B2 (ja) 電力変換装置
JP2006261293A (ja) 半導体装置および該半導体装置用絶縁基板
CN103828041B (zh) 半导体装置
JP2018046126A (ja) 半導体装置
US9553067B2 (en) Semiconductor device
JP7495225B2 (ja) 半導体装置
US20210050286A1 (en) Lead frame wiring structure and semiconductor module
JP5785122B2 (ja) 半導体装置の製造方法
JP6108997B2 (ja) 配線カバー
US20200266130A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant