JP2007258596A - 半導体素子の製造方法及び半導体素子 - Google Patents

半導体素子の製造方法及び半導体素子 Download PDF

Info

Publication number
JP2007258596A
JP2007258596A JP2006083918A JP2006083918A JP2007258596A JP 2007258596 A JP2007258596 A JP 2007258596A JP 2006083918 A JP2006083918 A JP 2006083918A JP 2006083918 A JP2006083918 A JP 2006083918A JP 2007258596 A JP2007258596 A JP 2007258596A
Authority
JP
Japan
Prior art keywords
electrode pad
opening
manufacturing
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006083918A
Other languages
English (en)
Inventor
Hiroaki Takao
浩昭 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006083918A priority Critical patent/JP2007258596A/ja
Publication of JP2007258596A publication Critical patent/JP2007258596A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Abstract

【課題】素子の信頼性を向上させることが可能な半導体素子の製造方法を提供する。
【解決手段】電極パッドを有する半導体素子の製造方法であって、シリコン基板１上方に第１の電極パッド３及び第２の電極パッド５を形成する工程と、第２の電極パッド５表面を覆うパッシベーション膜６を形成する工程と、パッシベーション膜６に開口を形成して第２の電極パッド５を露出させる電極パッド露出工程とを含み、電極パッド露出工程では、平面形状が多角形の角を丸めた形状のマスクを用いて前記開口を形成する。
【選択図】図１

Description

本発明は、電極パッドを有する半導体素子の製造方法に関する。
電極パッドを有する半導体素子では、電極パッドを覆うパッシベーション膜を形成した後、パッシベーション膜に開口を形成して、電極パッドを露出させる工程が必要となる（特許文献１〜３参照）。このパッシベーション膜に形成する開口の平面形状は、四角形であるのが一般的である。
特開平１１−１２６７７６号公報 特開平５−１０９７３１号公報 特開平６−１５１４２８号公報
固体撮像素子のように、電極パッドを露出させた後に、カラーフィルタやマイクロレンズ等を形成する工程が必要な場合、電極パッド形成後の後工程で電極パッドの露出面上に成膜されたレジスト等の有機材料をアッシングによって除去する必要がある。図５に示すように、電極パッドの露出面１０１の平面形状が四角形であると、この四角形の四隅にある有機材料１０７がアッシングによって除去されにくくなり、これが残渣となってしまう。電極パッドの露出面に有機材料の残渣があると、ボンディング不良の原因となり、素子の信頼性が低下するという問題がある。
本発明は、上記事情に鑑みてなされたものであり、素子の信頼性を向上させることが可能な半導体素子の製造方法を提供することを目的とする。
本発明の半導体素子の製造方法は、電極パッドを有する半導体素子の製造方法であって、基板上方に前記電極パッドを形成する電極パッド形成工程と、前記電極パッド表面を覆うパッシベーション膜を形成するパッシベーション膜形成工程と、前記パッシベーション膜に開口を形成して前記電極パッドを露出させる電極パッド露出工程とを含み、前記電極パッド露出工程では、平面形状が多角形の角を丸めた形状のマスクを用いて前記開口を形成する。
本発明の半導体素子の製造方法は、前記電極パッドが、層間絶縁膜を介して複数の電極パッドを積層した複数層構造であり、最上層の電極パッドが前記基板に対して傾斜する傾斜面を有し、前記電極パッド露出工程では、平面視において、前記傾斜面と前記開口の周縁とが重なるように、前記開口を形成する。
本発明の半導体素子の製造方法は、前記半導体素子が固体撮像素子を含む。
本発明の半導体素子は、前記製造方法によって形成されたものである。
本発明によれば、素子の信頼性を向上させることが可能な半導体素子の製造方法を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態を説明するための半導体素子の製造工程を示す図であり、半導体素子の電極パッド近傍の断面模式図を示している。
本発明の実施形態を説明するための半導体素子は、次のようにして製造する。
シリコン基板１上にフィールド酸化膜２を形成した後、ポリシリコン等の電極材料をスパッタ法等によって成膜し、成膜した電極材料をフォトリソグラフィ法等によってパターニングして第１の電極パッド３を形成する（図１（ａ））。
次に、フィールド酸化膜２及び第１の電極パッド３上にＳｉＯ２等の絶縁材料を成膜して層間絶縁膜４を形成し、フォトリソグラフィ法等によって層間絶縁膜４にコンタクトホールを形成して、第１の電極パッド３の一部を露出させる（図１（ｂ））。
次に、層間絶縁膜４及び第１の電極パッド３の露出面上に、アルミニウム等の電極材料をスパッタ法等によって成膜し、成膜した電極材料をフォトリソグラフィ法等によってパターニングして第２の電極パッド５を形成する（図１（ｃ））。
次に、層間絶縁膜４及び第２の電極パッド５上にＰ−ＳｉＮ等の絶縁材料を成膜してパッシベーション膜６を形成し、フォトリソグラフィ法等によってパッシベーション膜６の一部に開口Ｋを形成して、第２の電極パッド５の一部を露出させる（図１（ｄ））。
本実施形態の半導体素子の製造方法の特徴は、開口Ｋの平面形状が四角形ではなく、図２に示すように、四角形の角を丸めた形状となっていることである。この開口Ｋの形状は、フォトリソグラフィ法の露光時に用いるマスクの開口形状と実質的に同じである。図２において点線で示した部分が、開口Ｋと縦と横の長さが同一で且つその形状が四角形となっている従来の開口形状を示しており、開口Ｋは、四角形の開口の四隅を丸めた形状となっていることが分かる。開口Ｋを、図２に示すように角を丸めた形状にすることで、図５に示すような残渣１０７の発生を抑制することができ、素子の信頼性を向上させることができる。尚、ここでは、開口Ｋを四角形の角を丸めた形状としたが、四角形に限らず、三角形や五角形等の多角形の角を丸めた形状であっても、同様の効果を得ることができる。
尚、開口Ｋの角の丸め度合いは、残渣抑制効果と電極パッドの大きさとを考慮して、最適な度合いとすれば良い。残渣抑制効果を十分に得ながら、電極パッドの大きさを確保するためには、開口Ｋの角の丸め度合いを次のような範囲とすることが好ましい。例えば、第２の電極パッド５の露出面の縦横の長さをそれぞれ１００μｍとしたい場合には、図３に示すように、四角形の４角を、半径が２５μｍ（第２の電極パッド５の露出面の縦横の長さの１／４）〜５０μｍ（第２の電極パッド５の露出面の縦横の長さの１／２）の円の一部となるように丸めた形状が好ましい。最も理想的なのは、開口Ｋの形状が、図３に示した半径５０μｍの円となる場合である。
図１（ｄ）に示すように、平面視において、第２の電極パッド５の表面のうちシリコン基板１に平行な面に開口Ｋの周縁が重なるように開口Ｋを形成すると、第２の電極パッド５の露出面の端部と、パッシベーション膜６とのなす角度は９０度となり、この隅に入った有機材料がアッシングによって除去しにくくなる可能性がある。このような事態を防ぐため、図４に示すように、平面視において、第２の電極パッド５の表面のうちシリコン基板１に対して傾斜している傾斜面と開口Ｋの周縁とが重なるように開口Ｋを形成することが好ましい。このような方法によれば、第２の電極パッド５の露出面の端部と、パッシベーション膜６とのなす角度を大きくすることができるため、アッシングによって有機材料を除去しやすくすることができる。電極パッドを複数層構造とする場合には、図１に示したように、複数層の電極パッド間に層間絶縁膜を形成する必要があるため、最上層の電極パッドの表面には、シリコン基板に対して傾斜した傾斜面が必ず存在する。このため、この方法は、電極パッドを複数層構造にした場合に有効な方法である。
尚、以上の説明では、複数層構造の電極パッドを有する半導体素子の製造方法を例にしたが、電極パッドが単層構造であっても、その電極パッド上に形成されたパッシベーション膜に形成する開口を、図２に示すような角を丸めた開口Ｋとすることで、有機材料の残渣の発生を抑制することができる。又、上述した製造方法は、電極パッドを露出させた後に、レジスト等の有機材料を成膜する工程を有する半導体素子において有効となる。このような半導体素子としては固体撮像素子が挙げられる。
本発明の実施形態を説明するための半導体素子の製造工程を示す図 本発明の実施形態を説明するための半導体素子のパッシベーション膜に形成する開口形状を示す図 本発明の実施形態を説明するための半導体素子のパッシベーション膜に形成する開口の角の丸め度合いの最適範囲を説明するための図 本発明の実施形態を説明するための半導体素子の製造工程の変形例を示す図 従来の半導体素子の電極パッドの露出面を示す図
符号の説明
１ シリコン基板
２ フィールド酸化膜
３ 第１の電極パッド
４ 層間絶縁膜
５ 第２の電極パッド
６ パッシベーション膜
Ｋ 開口

Claims (4)

  1. 電極パッドを有する半導体素子の製造方法であって、
    基板上方に前記電極パッドを形成する電極パッド形成工程と、
    前記電極パッド表面を覆うパッシベーション膜を形成するパッシベーション膜形成工程と、
    前記パッシベーション膜に開口を形成して前記電極パッドを露出させる電極パッド露出工程とを含み、
    前記電極パッド露出工程では、平面形状が多角形の角を丸めた形状のマスクを用いて前記開口を形成する半導体素子の製造方法。
  2. 請求項１記載の半導体素子の製造方法であって、
    前記電極パッドが、層間絶縁膜を介して複数の電極パッドを積層した複数層構造であり、最上層の電極パッドが前記基板に対して傾斜する傾斜面を有し、
    前記電極パッド露出工程では、平面視において、前記傾斜面と前記開口の周縁とが重なるように、前記開口を形成する半導体素子の製造方法。
  3. 請求項１又は２記載の半導体素子の製造方法であって、
    前記半導体素子が固体撮像素子を含む半導体素子の製造方法。
  4. 請求項１〜３のいずれか記載の製造方法によって形成された半導体素子。
JP2006083918A 2006-03-24 2006-03-24 半導体素子の製造方法及び半導体素子 Abandoned JP2007258596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006083918A JP2007258596A (ja) 2006-03-24 2006-03-24 半導体素子の製造方法及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083918A JP2007258596A (ja) 2006-03-24 2006-03-24 半導体素子の製造方法及び半導体素子

Publications (1)

Publication Number Publication Date
JP2007258596A true JP2007258596A (ja) 2007-10-04

Family

ID=38632508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083918A Abandoned JP2007258596A (ja) 2006-03-24 2006-03-24 半導体素子の製造方法及び半導体素子

Country Status (1)

Country Link
JP (1) JP2007258596A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012208246B4 (de) * 2011-05-31 2017-04-06 Mitsubishi Electric Corp. Halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194345A (ja) * 1982-05-07 1983-11-12 Hitachi Ltd 半導体装置
JPS60183439U (ja) * 1984-05-16 1985-12-05 日本電気株式会社 集積回路
JPH03153048A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
JPH09181113A (ja) * 1995-12-22 1997-07-11 Sony Corp 半導体装置の製造方法
JP2004079774A (ja) * 2002-08-19 2004-03-11 Denso Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194345A (ja) * 1982-05-07 1983-11-12 Hitachi Ltd 半導体装置
JPS60183439U (ja) * 1984-05-16 1985-12-05 日本電気株式会社 集積回路
JPH03153048A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
JPH09181113A (ja) * 1995-12-22 1997-07-11 Sony Corp 半導体装置の製造方法
JP2004079774A (ja) * 2002-08-19 2004-03-11 Denso Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012208246B4 (de) * 2011-05-31 2017-04-06 Mitsubishi Electric Corp. Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP2010272714A (ja) 半導体装置及びその製造方法
JP2009081351A (ja) 半導体装置及びその製造方法
JP2010021293A (ja) 半導体装置および半導体装置の製造方法
JP6120075B2 (ja) 固体撮像装置および固体撮像装置の製造方法。
US20130335590A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
JP2006351761A (ja) 固体撮像素子及びその製造方法
JP2006339408A (ja) 半導体装置及びその製造方法
US10424537B2 (en) Device with pillar-shaped components
JP2005285853A (ja) 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP2007258596A (ja) 半導体素子の製造方法及び半導体素子
JP6178561B2 (ja) 固体撮像装置の製造方法
JP2006202865A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2006294991A (ja) 固体撮像装置及びその製造方法
JP2007214178A (ja) 半導体装置およびその製造方法
JP6486137B2 (ja) 半導体装置の製造方法
JP2013065618A (ja) 半導体装置の製造方法
JP5331618B2 (ja) 半導体装置の製造方法
JP2011171597A (ja) 半導体装置及び半導体装置の製造方法
JP2011049321A (ja) 半導体装置及びその製造方法
JP2015046453A (ja) 光電変換装置の製造方法
JP2009290229A (ja) 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法
JP6362373B2 (ja) 光電変換装置の製造方法
US9553217B2 (en) Method of manufacturing semiconductor device and structure with trenches in passivation film
JP6307851B2 (ja) ステンシルマスク及びその製造方法
US8901743B2 (en) Fabrication of semiconductor device including chemical mechanical polishing

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20101220