JPH09181113A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09181113A
JPH09181113A JP35047495A JP35047495A JPH09181113A JP H09181113 A JPH09181113 A JP H09181113A JP 35047495 A JP35047495 A JP 35047495A JP 35047495 A JP35047495 A JP 35047495A JP H09181113 A JPH09181113 A JP H09181113A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
scribe
pad portion
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35047495A
Other languages
English (en)
Inventor
Soichiro Tanaka
荘一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35047495A priority Critical patent/JPH09181113A/ja
Publication of JPH09181113A publication Critical patent/JPH09181113A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Abstract

(57)【要約】 【課題】 パッド部における第１層目の導電層を形成し
た後の製造工程に起因するチャージアップを防止して、
信頼性の高い半導体装置を製造する。 【解決手段】 パッド部２３を越えてスクライブ部２２
まで第１層目のＡｌ層２４を延在させてスクライブ部２
２に接続させる。そして、表面保護膜に開口を形成する
と同時に、パッド部２３とスクライブ部２２との間に開
口３１ａを形成した後、開口３１ａから露出しているＡ
ｌ層２４を切断する。このため、パッド部２３でＡｌ層
２４、２６、２８が荷電粒子に曝されても、Ａｌ層２４
を介して荷電粒子をスクライブ部２２の半導体ウェハへ
流すことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願の発明は、ワイヤボンデ
ィングのための引出し部分であるパッド部を有する半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】図２は、本願の発明の一従来例で製造し
た３層Ａｌ配線構造の半導体装置を示しており、この半
導体装置が半導体ウェハから半導体チップに分割される
前の状態を示している。この一従来例では、半導体ウェ
ハ上のチップ部１１同士の間にスクライブ部１２を形成
し、チップ部１１の周辺のパッド部１３まで、チップ部
１１の内部から第１層目のＡｌ層１４を延在させる。
【０００３】その後、Ａｌ層１４を層間絶縁膜１５で覆
い、パッド部１３のＡｌ層１４に達する開口１５ａ等を
層間絶縁膜１５に形成する。そして、開口１５ａを介し
てＡｌ層１４等に接続する第２層目のＡｌ層１６を層間
絶縁膜１５上に形成し、Ａｌ層１６を層間絶縁膜１７で
覆う。
【０００４】その後、パッド部１３のＡｌ層１６に達す
る開口１７ａ等を層間絶縁膜１７に形成し、開口１７ａ
を介してＡｌ層１６等に接続する第３層目のＡｌ層１８
を層間絶縁膜１７上に形成する。そして、Ａｌ層１８を
表面保護膜１９で覆い、パッド部１３のＡｌ層１８に達
する開口１９ａを表面保護膜１９に形成する。
【０００５】
【発明が解決しようとする課題】ところが、上述の一従
来例では、Ａｌ層１４を形成した後、開口１５ａ、１７
ａ、１９ａを形成するためのＲＩＥやＡｌ層１６、１８
のスパッタリング等によって、チャージアップが生じ
て、Ａｌ層１４、１６、１８が電気的に接続されている
チップ部１１の内部におけるゲート電極（図示せず）等
の微細パターンに電荷が移動していた。
【０００６】しかも、パッド部１３は面積が大きいの
で、Ａｌ層１４、１６、１８が電気的に接続されている
微細パターンの面積に対するパッド部１３の面積の比率
であるアンテナ比が大きく、チャージアップで生じた電
荷が微細パターンに移動することによる効果が大きい。
このため、ゲート絶縁膜が静電破壊されたり、トランジ
スタの特性等に異常が生じたりして、上述の一従来例で
は、必ずしも信頼性の高い半導体装置を製造することが
できなかった。
【０００７】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、スクライブ部に接続するパターンでパッド
部における第１層目の導電層を形成する工程と、前記パ
ッド部における開口を表面保護膜に形成した後に、前記
パッド部と前記スクライブ部との間で前記第１層目の導
電層を切断する工程とを具備することを特徴としてい
る。
【０００８】請求項２の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、前記開口を形成
すると同時に前記パッド部と前記スクライブ部との間で
前記第１層目の導電層を露出させる工程を具備すること
を特徴としている。
【０００９】請求項３の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、前記パッド部と
前記スクライブ部との間における前記第１層目の導電層
の幅を前記パッド部における前記第１層目の導電層の幅
よりも狭くすることを特徴としている。
【００１０】請求項１の半導体装置の製造方法では、パ
ッド部における第１層目の導電層を当初はスクライブ部
に接続するパターンで形成しているので、その後に、荷
電粒子を用いる製造工程を実行して、パッド部で導電層
が荷電粒子に曝されても、第１層目の導電層を介して荷
電粒子をスクライブ部の半導体基板へ流すことができ
る。
【００１１】このため、パッド部は面積が大きくて、パ
ッド部の導電層は荷電粒子に曝される面積が大きいにも
拘らず、パッド部における第１層目の導電層を形成した
後の製造工程に起因するチャージアップを防止して、チ
ップ内部の損傷を防止することができる。
【００１２】しかも、最終的には、パッド部とスクライ
ブ部との間で第１層目の導電層を切断しているので、製
造後の半導体装置の動作にこの第１層目の導電層が悪影
響を及ぼすことはない。
【００１３】請求項２の半導体装置の製造方法では、パ
ッド部における開口を形成すると同時にパッド部とスク
ライブ部との間で第１層目の導電層を露出させているの
で、この第１層目の導電層をパッド部とスクライブ部と
の間で切断するために増加する工程が少ない。
【００１４】請求項３の半導体装置の製造方法では、パ
ッド部とスクライブ部との間における第１層目の導電層
の幅をパッド部における幅よりも狭くしているので、こ
の第１層目の導電層を容易に切断することができる。
【００１５】
【発明の実施の形態】以下、３層Ａｌ配線構造の半導体
装置の製造に適用した本願の発明の一具体例を、図１を
参照しながら説明する。図１は、この半導体装置が半導
体ウェハから半導体チップに分割される前の状態を示し
ている。本具体例でも、図１（ａ）に示す様に、半導体
ウェハ上のチップ部２１同士の間にスクライブ部２２を
形成するまでは、図２に示した一従来例と実質的に同様
の工程を実行する。
【００１６】しかし、本具体例では、その後、チップ部
２１の周辺のパッド部２３を越えてスクライブ部２２ま
で、チップ部２１の内部から第１層目のＡｌ層２４を延
在させて、このＡｌ層２４をスクライブ部２２に電気的
に接続させる。但し、Ａｌ層２４のうちでパッド部２３
からスクライブ部２２まで延在させる部分の線幅は、数
μｍ程度と細くする。
【００１７】その後、Ａｌ層２４を層間絶縁膜（図示せ
ず）で覆い、パッド部１３のＡｌ層２４に達する開口
（図示せず）等を層間絶縁膜に形成する。そして、開口
を介してＡｌ層２４等に接続する第２層目のＡｌ層２６
を層間絶縁膜上に形成し、Ａｌ層２６を層間絶縁膜（図
示せず）で覆う。
【００１８】その後、パッド部２３のＡｌ層２６に達す
る開口（図示せず）等を層間絶縁膜に形成し、開口を介
してＡｌ層２６等に接続する第３層目のＡｌ層２８を層
間絶縁膜上に形成する。そして、Ａｌ層２８を表面保護
膜（図示せず）で覆うが、Ａｌ層２４を層間絶縁膜で覆
う工程からＡｌ層２８を表面保護膜で覆う工程までも、
図２に示した一従来例と実質的に同様である。
【００１９】本具体例では、その後、パッド部２３のＡ
ｌ層２８に達する開口（図示せず）を表面保護膜に形成
すると同時に、図１（ｂ）に示す様にパッド部２３とス
クライブ部２２との間のＡｌ層２４を露出させる数μｍ
2 の開口３１ａを表面保護膜及び層間絶縁膜に形成す
る。そして、開口３１ａから露出しているＡｌ層２４の
みをレーザの照射等によってエッチングして、パッド部
２３とスクライブ部２２との間でＡｌ層２４を切断す
る。
【００２０】以上の様な具体例の実行に際して半導体ウ
ェハを接地しておけば、Ａｌ層２４を形成した後、層間
絶縁膜及び表面保護膜に開口を形成するためのＲＩＥや
Ａｌ層２６、２８のスパッタリング等を行って、パッド
部２３でＡｌ層２４、２６、２８が荷電粒子に曝されて
も、Ａｌ層２４を介して荷電粒子をスクライブ部２２の
半導体ウェハへ流して、チャージアップを防止すること
ができる。
【００２１】なお、以上の具体例は３層Ａｌ配線構造の
半導体装置の製造に本願の発明を適用したものである
が、３層以外のＡｌ配線構造の半導体装置の製造にも本
願の発明を適用することができる。例えば、１層Ａｌ配
線構造の半導体装置の製造に際しても、パッド部の表面
保護膜に開口を形成するためのＲＩＥに起因するチャー
ジアップを防止することができる。また、パッド部にお
ける配線としてＡｌ層以外の配線を用いることもでき
る。
【００２２】
【発明の効果】請求項１の半導体装置の製造方法では、
製造後の半導体装置の動作に悪影響を及ぼすことなく、
パッド部における第１層目の導電層を形成した後の製造
工程に起因するチャージアップを防止して、チップ内部
の損傷を防止することができるので、信頼性の高い半導
体装置を製造することができる。
【００２３】請求項２の半導体装置の製造方法では、パ
ッド部における第１層目の導電層をパッド部とスクライ
ブ部との間で切断するために増加する工程が少ないの
で、製造コストを抑制しつつ信頼性の高い半導体装置を
製造することができる。
【００２４】請求項３の半導体装置の製造方法では、パ
ッド部における第１層目の導電層をパッド部とスクライ
ブ部との間で容易に切断することができるので、製造コ
ストを更に抑制しつつ信頼性の高い半導体装置を製造す
ることができる。
【図面の簡単な説明】
【図１】本願の発明の一具体例を示しており、（ａ）は
製造途中の半導体装置の平面図、（ｂ）は製造後の半導
体装置における要部の拡大平面図である。
【図２】本願の発明の一従来例を示しており、（ａ）は
製造後の半導体装置の平面図、（ｂ）は（ａ）のＢ−Ｂ
線に沿う位置における拡大断面図である。
【符号の説明】
２２ スクライブ部 ２３ パッド部 ２４ Ａｌ層 ３１ａ 開口

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 スクライブ部に接続するパターンでパッ
    ド部における第１層目の導電層を形成する工程と、 前記パッド部における開口を表面保護膜に形成した後
    に、前記パッド部と前記スクライブ部との間で前記第１
    層目の導電層を切断する工程とを具備することを特徴と
    する半導体装置の製造方法。
  2. 【請求項２】 前記開口を形成すると同時に前記パッド
    部と前記スクライブ部との間で前記第１層目の導電層を
    露出させる工程を具備することを特徴とする請求項１記
    載の半導体装置の製造方法。
  3. 【請求項３】 前記パッド部と前記スクライブ部との間
    における前記第１層目の導電層の幅を前記パッド部にお
    ける前記第１層目の導電層の幅よりも狭くすることを特
    徴とする請求項１記載の半導体装置の製造方法。
JP35047495A 1995-12-22 1995-12-22 半導体装置の製造方法 Pending JPH09181113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35047495A JPH09181113A (ja) 1995-12-22 1995-12-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35047495A JPH09181113A (ja) 1995-12-22 1995-12-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09181113A true JPH09181113A (ja) 1997-07-11

Family

ID=18410743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35047495A Pending JPH09181113A (ja) 1995-12-22 1995-12-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09181113A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258596A (ja) * 2006-03-24 2007-10-04 Fujifilm Corp 半導体素子の製造方法及び半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258596A (ja) * 2006-03-24 2007-10-04 Fujifilm Corp 半導体素子の製造方法及び半導体素子

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
US5309025A (en) Semiconductor bond pad structure and method
JPS5851425B2 (ja) ハンドウタイソウチ
JPH07183325A (ja) 円形の被露出領域を有するボンディング・パッドとその方法
JP3600544B2 (ja) 半導体装置の製造方法
US5776801A (en) Leadframe having contact pads defined by a polymer insulating film
CN107230671A (zh) 半导体集成电路芯片以及半导体集成电路晶片
JPH09181113A (ja) 半導体装置の製造方法
JP2522837B2 (ja) ウエハ・スケ―ル半導体装置
JP3856426B2 (ja) 半導体装置及びその製造方法
JP3038904B2 (ja) 半導体集積回路
JPH0430471A (ja) 半導体装置及びその製造方法
JP2810945B2 (ja) 集積回路用電極パッド及びその製造方法
JPH0287526A (ja) 半導体装置の製造方法
JPH07321127A (ja) 化合物半導体装置及びその製造方法
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPH0465540B2 (ja)
JPH0234928A (ja) 半導体装置の製造方法
JPH0794548A (ja) 半導体装置及びその製造方法
KR100224716B1 (ko) 반도체장치의 제조방법
KR100219412B1 (ko) 이중패드 구조를 갖는 반도체 장치 및 그 제조방법
JPH0462855A (ja) 半導体装置およびその製造方法
JPH02177451A (ja) 半導体集積回路装置
JPH0922921A (ja) 半導体装置