JPH0465540B2 - - Google Patents
Info
- Publication number
- JPH0465540B2 JPH0465540B2 JP10757883A JP10757883A JPH0465540B2 JP H0465540 B2 JPH0465540 B2 JP H0465540B2 JP 10757883 A JP10757883 A JP 10757883A JP 10757883 A JP10757883 A JP 10757883A JP H0465540 B2 JPH0465540 B2 JP H0465540B2
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- wiring
- insulating film
- air bridge
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(技術分野)
本発明は、半導体基板上にトランジスタ、抵抗
コイル、コンデンサ等の電子部品を形成し相互に
接続したいわゆる集積回路の製造技術および構造
に関するものである。
コイル、コンデンサ等の電子部品を形成し相互に
接続したいわゆる集積回路の製造技術および構造
に関するものである。
(背景技術)
集積回路の動作速度を高速化し、かつ低消費電
力化を図るには素子の微細化回路の高集積度化が
必須である。これに伴ない各部品及びそれらを相
互に接続するための配線が近接し、さらに配線間
の交叉部が増加することになる。
力化を図るには素子の微細化回路の高集積度化が
必須である。これに伴ない各部品及びそれらを相
互に接続するための配線が近接し、さらに配線間
の交叉部が増加することになる。
その結果、とくに配線容量が増加し、動作速度
の低減につながる。これを防ぐために有効な配線
間の絶縁法が必要となる。
の低減につながる。これを防ぐために有効な配線
間の絶縁法が必要となる。
このような目的に対する有効な手段にエアブリ
ツジ法がある。これは集積回路内において、下側
の金属配線と上側の金属配線とが交叉する場合に
両者間に絶縁膜を介さず、上側の配線金属が立体
交叉する多層配線技術である。この方法の特徴は
2種の配線は比誘電率の最も小さい空気で絶縁さ
れいるため他の任意の絶縁膜を用いる場合に比し
て両配線間の容量が最も小さくなることにある。
このため回路内の配線容量が低減され集積回路の
動作速度が改善される。しかしながらエアブリツ
ジは構造上上層配線が中空に浮いた状態にあり、
エアブリツジ形成後は表面に接触することができ
なくなる。このため、以後の工程において、以下
のような様々な技術的問題点制約が生じる。
ツジ法がある。これは集積回路内において、下側
の金属配線と上側の金属配線とが交叉する場合に
両者間に絶縁膜を介さず、上側の配線金属が立体
交叉する多層配線技術である。この方法の特徴は
2種の配線は比誘電率の最も小さい空気で絶縁さ
れいるため他の任意の絶縁膜を用いる場合に比し
て両配線間の容量が最も小さくなることにある。
このため回路内の配線容量が低減され集積回路の
動作速度が改善される。しかしながらエアブリツ
ジは構造上上層配線が中空に浮いた状態にあり、
エアブリツジ形成後は表面に接触することができ
なくなる。このため、以後の工程において、以下
のような様々な技術的問題点制約が生じる。
すなわち、
(1) 高周波特性向上のため基板厚さを裏面から薄
くする場合、化学エツチングに必要な保護膜の
形成が必要である。一方機械的研摩によつて基
板を薄くする場合基板表面に接触する必要があ
る。
くする場合、化学エツチングに必要な保護膜の
形成が必要である。一方機械的研摩によつて基
板を薄くする場合基板表面に接触する必要があ
る。
(2) 基板上に多数繰り返して形成された半導体装
置を分離しチツプ化するスクライブ、セパレー
トの工程では表面に破片や汚れが付着したり傷
を付けたりすることを防ぐために裏面から加工
処理を施すことが多く、必然的に表面に接触す
ることになる。
置を分離しチツプ化するスクライブ、セパレー
トの工程では表面に破片や汚れが付着したり傷
を付けたりすることを防ぐために裏面から加工
処理を施すことが多く、必然的に表面に接触す
ることになる。
(3) チツプ化した半導体装置を一つずつパツケー
ジへ装着するボンデイング工程ではコレツトや
真空ピンセツトにてチツプ表面側を吸着するこ
とになる。
ジへ装着するボンデイング工程ではコレツトや
真空ピンセツトにてチツプ表面側を吸着するこ
とになる。
(4) 最終的に集積回路に保護膜を形成する場合、
外部へ電気的接続をとり出すため保護膜に開口
部を設ける。ここで通常のコンタクト露光によ
るホトリソグラフイを適用する場合、基板表面
はホトマスクに強く密着されることになる。
外部へ電気的接続をとり出すため保護膜に開口
部を設ける。ここで通常のコンタクト露光によ
るホトリソグラフイを適用する場合、基板表面
はホトマスクに強く密着されることになる。
またエアブリツジをもつ回路は段差が大きく
エアブリツジ形成後に表面全体に均一に保護膜
を形成することは困難である。
エアブリツジ形成後に表面全体に均一に保護膜
を形成することは困難である。
以上の工程または取扱いはエアブリツジを保護
するという点からは実施できないものであり、上
述と同等の工程を実施するためには煩雑な工程を
附加することになる。この場合半導体装置の生産
性、歩留りが著しく悪化するという問題点が生じ
る。
するという点からは実施できないものであり、上
述と同等の工程を実施するためには煩雑な工程を
附加することになる。この場合半導体装置の生産
性、歩留りが著しく悪化するという問題点が生じ
る。
一方、エアブリツジ自身構造的に弱いものであ
り僅かの外力によつても上層配線が切れたり、下
層配線と接触することが多く歩留りが低いという
問題がある。また、配線間の接触を防ぐため上層
配線をできるだけ高い位置に形成することが多く
段差切れの危険がある。
り僅かの外力によつても上層配線が切れたり、下
層配線と接触することが多く歩留りが低いという
問題がある。また、配線間の接触を防ぐため上層
配線をできるだけ高い位置に形成することが多く
段差切れの危険がある。
(発明の概要)
本発明は、エアブリツジを用いて第1層配線と
交差する第2層配線を形成する多層配線方法にお
いて、第1層配線1を形成した後、この第1層配
線1と第2層配線の交差部周辺にレジスト膜2を
形成する工程と(第1図a)、集積回路10の全
面を絶縁膜3で被覆する工程と(同図b)、第2
層配線形成部に位置する絶縁膜3を残して上記交
差部周辺に位置する絶縁膜3を除去することによ
り、レジスト膜2の一部を露出させ、かつ第1層
配線1から第2層配線4への接続部5上に位置す
る絶縁膜3を除去する工程と(同図c)、第2層
配線形成部の絶縁膜3上及び第2層配線4への接
続部5の第1層配線1上に開口を有するレジスト
パターンを形成し、第2層配線用の配線層を形成
する工程と、リフトオフ法でレジストパターンを
除去することにより不要な配線層を除去し、この
レジストパターンを除去する過程で、レジスト膜
2を除去してエアブリツジを形成する工程とを備
える(同図d)。
交差する第2層配線を形成する多層配線方法にお
いて、第1層配線1を形成した後、この第1層配
線1と第2層配線の交差部周辺にレジスト膜2を
形成する工程と(第1図a)、集積回路10の全
面を絶縁膜3で被覆する工程と(同図b)、第2
層配線形成部に位置する絶縁膜3を残して上記交
差部周辺に位置する絶縁膜3を除去することによ
り、レジスト膜2の一部を露出させ、かつ第1層
配線1から第2層配線4への接続部5上に位置す
る絶縁膜3を除去する工程と(同図c)、第2層
配線形成部の絶縁膜3上及び第2層配線4への接
続部5の第1層配線1上に開口を有するレジスト
パターンを形成し、第2層配線用の配線層を形成
する工程と、リフトオフ法でレジストパターンを
除去することにより不要な配線層を除去し、この
レジストパターンを除去する過程で、レジスト膜
2を除去してエアブリツジを形成する工程とを備
える(同図d)。
(発明の開示)
本発明は、上記従来技術の問題点を解決する新
しい半導体デバイス構造を提供するものである。
しい半導体デバイス構造を提供するものである。
以下一実施例を図に即して説明する。以下の実
施例において、第1層配線として下層の配線金
属、絶縁膜として窒化シリコン膜、第2配線とし
て上層配線を使用する。
施例において、第1層配線として下層の配線金
属、絶縁膜として窒化シリコン膜、第2配線とし
て上層配線を使用する。
第1図は、1実施例を説明するための製作工程
図である。まず、通常のフオトリソグラフイとリ
フトオフ法によつて下層の配線金属1を集積回路
10上に形成した後、回転塗布法で2.0μm厚のフ
オトレジストを塗りフオトリソグラフイでエアブ
リツジを形成する交叉部及びその周辺領域にの
み、レジスト2を残す。この後、200℃の温度で
ベークする。この時の温度はレジストが軟化する
温度より十分高いため、レジストが流れ表面張力
によつて半球状の形状となる(第1図a)。
図である。まず、通常のフオトリソグラフイとリ
フトオフ法によつて下層の配線金属1を集積回路
10上に形成した後、回転塗布法で2.0μm厚のフ
オトレジストを塗りフオトリソグラフイでエアブ
リツジを形成する交叉部及びその周辺領域にの
み、レジスト2を残す。この後、200℃の温度で
ベークする。この時の温度はレジストが軟化する
温度より十分高いため、レジストが流れ表面張力
によつて半球状の形状となる(第1図a)。
次にプラズマCVD法で厚さ0.3μmの窒化シリコ
ン膜3を保護膜として形成する(第1図b)。そ
の後、上層、下層配線の接続部5と集積回路のパ
ツドの部分および上層配線部分を除くエアブリツ
ジ周辺部の3つの領域以外にレジストパターンを
形成し、これをマスクとしてCF4ガスプラズマに
て窒化シリコン膜3をエツチングする。次いで下
層配線と同等の方法により上層配線を形成する
(第1図c)。絶縁膜3の断面は軟化して殆んど円
に近い状態であるため上層配線が絶縁膜3の段差
部で断線するいわゆる断差切れが解消できる。
ン膜3を保護膜として形成する(第1図b)。そ
の後、上層、下層配線の接続部5と集積回路のパ
ツドの部分および上層配線部分を除くエアブリツ
ジ周辺部の3つの領域以外にレジストパターンを
形成し、これをマスクとしてCF4ガスプラズマに
て窒化シリコン膜3をエツチングする。次いで下
層配線と同等の方法により上層配線を形成する
(第1図c)。絶縁膜3の断面は軟化して殆んど円
に近い状態であるため上層配線が絶縁膜3の段差
部で断線するいわゆる断差切れが解消できる。
続いて酸素ガスのプラズマエツチングによりエ
アブリツジ構造のフオトレジスト膜2を除去し、
エアブリツジとする(第1図d)。
アブリツジ構造のフオトレジスト膜2を除去し、
エアブリツジとする(第1図d)。
なお、絶縁膜は窒化膜に何ら制限されるもので
はなく、例えば十分強度を有するものであれば、
ポリイミド樹脂などの有機樹脂膜、酸化シリコ
ン、酸化アルミナ等の無機化合物膜を用いること
もできる。
はなく、例えば十分強度を有するものであれば、
ポリイミド樹脂などの有機樹脂膜、酸化シリコ
ン、酸化アルミナ等の無機化合物膜を用いること
もできる。
(発明の効果)
本発明では、上層、下層の配線の接続部以外が
絶縁膜で保護された状態でエアブリツジを形成す
るものであり、上層配線の強度不足を窒化膜で支
持補強して、配線間の短絡を防ぐことができる。
絶縁膜で保護された状態でエアブリツジを形成す
るものであり、上層配線の強度不足を窒化膜で支
持補強して、配線間の短絡を防ぐことができる。
さらに、段差切れをもなくすることができるた
めエアブリツジの歩留り、信頼性が飛躍的に向上
するものである。
めエアブリツジの歩留り、信頼性が飛躍的に向上
するものである。
第1図a,b,c及びdは、本発明の実施例の
1つを説明するためのものである。 1…下地配線、2…エアブリツジ形成用レジス
トパターン、3…窒化膜、4…上層配線、5…上
下配線接触部分、10…集積回路。
1つを説明するためのものである。 1…下地配線、2…エアブリツジ形成用レジス
トパターン、3…窒化膜、4…上層配線、5…上
下配線接触部分、10…集積回路。
Claims (1)
- 【特許請求の範囲】 1 エアブリツジを用いて第1層配線と交差する
第2層配線を形成する多層配線方法において、 前記第1層配線を形成した後、前記第1層配線
と前記第2層配線の交差部周辺にレジスト膜を形
成する工程と、 全面を絶縁膜で被覆する工程と、 第2層配線形成部に位置する前記絶縁膜を残し
て前記交差部周辺に位置する絶縁膜を除去するこ
とにより、前記レジスト膜の一部を露出させ、か
つ前記第1層配線から前記第2層配線への接続部
上に位置する絶縁膜を除去する工程と、 前記第2層配線形成部の前記絶縁膜上及び前記
第2層配線への接続部の前記第1層配線上に開口
を有するレジストパターンを形成し、前記第2層
配線用の配線層を形成する工程と、 リフトオフ法で前記レジストパターンを除去す
ることにより不要な配線層を除去し、このレジス
トパターンを除去する過程で、前記レジスト膜を
除去してエアブリツジを形成する工程と、 を備える多層配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10757883A JPS59232445A (ja) | 1983-06-15 | 1983-06-15 | 多層配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10757883A JPS59232445A (ja) | 1983-06-15 | 1983-06-15 | 多層配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59232445A JPS59232445A (ja) | 1984-12-27 |
JPH0465540B2 true JPH0465540B2 (ja) | 1992-10-20 |
Family
ID=14462718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10757883A Granted JPS59232445A (ja) | 1983-06-15 | 1983-06-15 | 多層配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59232445A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01189939A (ja) * | 1988-01-26 | 1989-07-31 | Nec Corp | 半導体集積回路 |
JP2703773B2 (ja) * | 1988-04-14 | 1998-01-26 | シャープ株式会社 | 半導体装置の製造方法 |
CN110970359B (zh) * | 2019-11-27 | 2022-06-14 | 福建省福联集成电路有限公司 | 一种具有支撑架的空气桥及制作方法 |
-
1983
- 1983-06-15 JP JP10757883A patent/JPS59232445A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59232445A (ja) | 1984-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
US6566232B1 (en) | Method of fabricating semiconductor device | |
TW202333313A (zh) | 在封裝基板上的直接接合 | |
USRE40887E1 (en) | Semiconductor chip with redistribution metal layer | |
KR0178134B1 (ko) | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 | |
JPH07183325A (ja) | 円形の被露出領域を有するボンディング・パッドとその方法 | |
JP2001274315A (ja) | 半導体装置及びその製造方法 | |
JP2021150601A (ja) | 半導体ウェハおよびその製造方法 | |
US7648902B2 (en) | Manufacturing method of redistribution circuit structure | |
KR100712517B1 (ko) | 에어 갭 구조를 갖는 반도체 소자의 인터포저 | |
US7393774B2 (en) | Method of fabricating microconnectors | |
JPH0465540B2 (ja) | ||
JP2003197850A (ja) | 半導体装置及びその製造方法 | |
JPS59155947A (ja) | 多層配線方法 | |
KR20010102317A (ko) | 반도체 칩 제조 방법 | |
JP2001189424A (ja) | 半導体装置およびその製造方法 | |
JPS59152647A (ja) | 多層配線方法 | |
JPS59152648A (ja) | 多層配線方法 | |
CN111627857A (zh) | 封装方法及封装结构 | |
US20060024944A1 (en) | Metal pad of semiconductor device and method for bonding the metal pad | |
KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
JPS59149098A (ja) | 半導体装置 | |
KR100864430B1 (ko) | 듀얼 반도체 소자를 가진 양면 기판의 제조 방법들 및그것에 의해 제조된 양면 기판들 | |
KR100702120B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그의 형성 방법 | |
CN117766511A (zh) | 熔丝结构及其制备方法、半导体集成电路及其制备方法 |